[go: up one dir, main page]

CN104900533B - 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 - Google Patents

薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 Download PDF

Info

Publication number
CN104900533B
CN104900533B CN201510171034.1A CN201510171034A CN104900533B CN 104900533 B CN104900533 B CN 104900533B CN 201510171034 A CN201510171034 A CN 201510171034A CN 104900533 B CN104900533 B CN 104900533B
Authority
CN
China
Prior art keywords
photoresist
layer
barrier layer
etching barrier
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510171034.1A
Other languages
English (en)
Other versions
CN104900533A (zh
Inventor
王珂
王久石
吕志军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510171034.1A priority Critical patent/CN104900533B/zh
Publication of CN104900533A publication Critical patent/CN104900533A/zh
Application granted granted Critical
Publication of CN104900533B publication Critical patent/CN104900533B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管、阵列基板、制备方法、显示面板和显示装置，该薄膜晶体管的制备方法包括：形成氧化物有源层；形成刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。本发明中，采用能够吸附氢原子的导电材料形成刻蚀阻挡层，即使使用化学沉积方法沉积刻蚀阻挡层，沉积过程中引入的氢原子也会被刻蚀阻挡层吸附，避免引入的氢原子与氧化物半导体中的氧原子结合，从而提高氧化物薄膜晶体管的稳定性和信赖性。

Description

薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、阵列基板、制备方法、显示面板和显示装置。
背景技术
目前，具有氧化物有源层的薄膜晶体管因其高稳定性和高信赖性，已经逐渐应用于大尺寸、高画质、低功耗平板显示产品。在氧化物薄膜晶体管制备过程中，为了防止在形成源漏电极时的刻蚀工艺对氧化物有源层造成损伤，需要在有源层和源漏电极之间形成ESL(刻蚀阻挡层)，目前的ESL层材料多为氧化硅，并采用化学气相沉积(PECVD)方法沉积而成，在沉积氧化硅过程中，会引入少量的H(氢原子)，而H会与氧化物半导体中的O(氧原子)结合，导致氧化物半导体呈现导体趋势，降低了其稳定性和信赖性。同时，相比较与BCE(背沟道刻蚀)结构的薄膜晶体管，ESL结构的薄膜晶体管会增加一道mask(掩膜)工艺以用于形成连接源漏电极和有源层的过孔，不利于成本的降低。
发明内容
有鉴于此，本发明提供一种薄膜晶体管、阵列基板、制备方法、显示面板和显示装置，用以解决现有的氧化物薄膜晶体管的稳定性和信赖性不高，工艺复杂的问题。
为解决上述技术问题，本发明提供一种薄膜晶体管的制备方法，包括：
形成氧化物有源层；
形成刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，通过一次构图工艺形成刻蚀阻挡层和源漏电极。
优选地，所述通过一次构图工艺形成刻蚀阻挡层和源漏电极的步骤包括：
形成刻蚀阻挡材料薄膜和源漏金属薄膜；
在所述源漏金属薄膜上涂覆光刻胶；
采用半色调或者灰色调掩膜板对所述光刻胶进行曝光显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源漏电极图形区域，所述光刻胶半保留区域对应源漏电极之间的间隙区域，所述光刻胶完全去除区域对应其他区域；
采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域的源漏金属薄膜和刻蚀阻挡材料薄膜；
采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
采用刻蚀工艺刻蚀掉所述光刻胶半保留区域的源漏金属薄膜；
将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层；
剥离剩余的光刻胶，形成刻蚀阻挡层和源漏电极的图形。
优选地，所述刻蚀阻挡材料为石墨烯，所述绝缘材料为石墨烷。
优选地，所述将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层的步骤具体为：
对所述光刻胶半保留区域的石墨烯薄膜进行可逆加氢处理，将所述光刻胶半保留区域的石墨烯转换为石墨烷。
本发明还提供一种薄膜晶体管阵列基板的制备方法，包括：
形成氧化物有源层；
形成刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用透明导电材料形成。
优选地，所述通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极的步骤包括：
形成刻蚀阻挡材料薄膜和源漏金属薄膜；
在所述源漏金属薄膜上涂覆光刻胶；
采用半色调或者灰色调对所述光刻胶进行曝光显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源漏电极图形区域，所述光刻胶半保留区域对应源漏电极之前的间隙区域和像素电极图形区域，所述光刻胶完全去除区域对应其他区域；
采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域的源漏金属薄膜和刻蚀阻挡材料薄膜；
采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
采用刻蚀工艺刻蚀掉所述光刻胶半保留区域的源漏金属薄膜；
将所述源漏电极之间的间隙区域的透明导电材料层转换为绝缘材料层；
剥离剩余的光刻胶，形成刻蚀阻挡层、源漏电极和像素电极的图形。
优选地，所述刻蚀阻挡材料为石墨烯，所述绝缘材料为石墨烷。
优选地，所述将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层的步骤具体为：
对所述光刻胶半保留区域的石墨烯薄膜进行可逆加氢处理，将所述光刻胶半保留区域的石墨烯转换为石墨烷。
本发明还提供一种薄膜晶体管，包括衬底基板以及设置于衬底基板上的栅电极、栅绝缘层、氧化物有源层、刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，所述刻蚀阻挡层采用的材料为石墨烯。
优选地，所述薄膜晶体管还包括：
与所述刻蚀阻挡层同层设置，且位于所述源漏电极之间的间隙区域的石墨烷层。
本发明还提供一种薄膜晶体管阵列基板，包括衬底基板以及设置于衬底基板上的栅电极、栅绝缘层、氧化物有源层、刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，所述刻蚀阻挡层采用的材料为透明导电材料，所述像素电极与所述刻蚀阻挡层同层同材料设置。
优选地，所述刻蚀阻挡层采用的材料为石墨烯。
优选地，所述薄膜晶体管阵列基板还包括：
与所述刻蚀阻挡层同层设置，且位于所述源漏电极之间的间隙区域的石墨烷层。
本发明还提供一种显示面板，包括上述薄膜晶体管阵列基板。
本发明还提供一种显示装置，包括上述显示面板。
本发明的上述技术方案的有益效果如下：
改变现有的刻蚀阻挡层的材料，采用能够吸附氢原子的导电材料形成刻蚀阻挡层，即使使用化学沉积方法沉积本发明实施例的刻蚀阻挡层，沉积过程中引入的氢原子也会被本发明实施例的刻蚀阻挡层吸附，避免引入的氢原子与氧化物半导体中的氧原子结合，从而提高氧化物薄膜晶体管的稳定性和信赖性。
此外，本发明实施例中的刻蚀阻挡层为导电材料，因而，不需要在刻蚀阻挡层上刻蚀用于连接源漏电极和有源层的过孔，从而节省了一道掩膜工艺，降低了生产成本。
进一步的，由于刻蚀阻挡层为导电材料，本发明实施例的薄膜晶体管类似于BCE结构，从而可以缩短源漏电极之间的沟道，提高了薄膜晶体管的性能。
附图说明
图1A至图1K为本发明实施例的薄膜晶体管的制备方法的流程示意图；
图2A至图2G为本发明实施例的薄膜晶体管阵列基板的制备方法的流程示意图；
图3为本发明实施例的薄膜晶体管的结构示意图；
图4为本发明一实施例的薄膜晶体管阵列基板的结构示意图；
图5为本发明另一实施例的薄膜晶体管阵列基板的结构示意图。
具体实施方式
为解决现有的氧化硅材料的刻蚀阻挡层在采用化学气相沉积方法沉积时，会引入少量的H，而H会与氧化物半导体中的O结合，导致氧化物半导体呈现导体趋势，稳定性和信赖性降低的问题，本发明提供一种薄膜晶体管的制备方法，包括以下步骤：
步骤S101：形成氧化物有源层；
所述氧化物半导体可以为IGZO(铟镓锌氧化物)或ITZO(铟锡锌氧化物)等氧化物半导体。
步骤S102：形成刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
本发明实施例中，改变现有的刻蚀阻挡层的材料，采用能够吸附氢原子的导电材料形成刻蚀阻挡层，即使使用化学沉积方法沉积本发明实施例的刻蚀阻挡层，沉积过程中引入的氢原子也会被本发明实施例的刻蚀阻挡层吸附，避免引入的氢原子与氧化物半导体中的氧原子结合，从而提高氧化物薄膜晶体管的稳定性和信赖性。
此外，本发明实施例中的刻蚀阻挡层为导电材料，因而，不需要在刻蚀阻挡层上刻蚀用于连接源漏电极和有源层的过孔，从而节省了一道掩膜工艺，降低了生产成本。
进一步的，由于刻蚀阻挡层为导电材料，本发明实施例的薄膜晶体管类似于BCE结构，从而可以缩短源漏电极之间的沟道，提高了薄膜晶体管的性能。
优选地，所述刻蚀阻挡层可以采用石墨烯材料形成，石墨烯是一种二维碳材料，其具有吸附氢原子的特性，且具有良好的导电性能。此外，石墨烯电阻较低，具有较高的电子迁移率，有利于提高薄膜晶体管的性能。另外，本发明实施例中的刻蚀阻挡层可以采用单层石墨烯材料制成，以减小薄膜晶体管的厚度。
当然，所述刻蚀阻挡层还可以采用其他能够吸附氢原子的导电材料形成，例如碳纳米管等。
为了进一步减少工艺流程，优选地，本发明实施例中，可以通过一次构图工艺形成刻蚀阻挡层和源漏电极。
下面对通过一次构图工艺形成刻蚀阻挡层和源漏电极的具体实现方法进行详细说明。
优选地，所述通过一次构图工艺形成刻蚀阻挡层和源漏电极的步骤包括：
步骤S201：形成刻蚀阻挡材料薄膜和源漏金属薄膜；
步骤S202：在所述源漏金属薄膜上涂覆光刻胶；
步骤S203：采用半色调或者灰色调掩膜板对所述光刻胶进行曝光显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源漏电极图形区域，所述光刻胶半保留区域对应源漏电极之间的间隙区域，所述光刻胶完全去除区域对应其他区域；
步骤S204：采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域的源漏金属薄膜和刻蚀阻挡材料薄膜；
步骤S205：采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
步骤S206：采用刻蚀工艺刻蚀掉所述光刻胶半保留区域的源漏金属薄膜；
步骤S207：将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层；
步骤S208：剥离剩余的光刻胶，形成刻蚀阻挡层和源漏电极的图形。
上述步骤S207中，将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层，该绝缘层材料能够对源漏电极之间的氧化物有源层进行保护，且不会影响薄膜晶体管的工作。
当刻蚀阻挡层的材料为石墨烯时，该绝缘材料为石墨烷，石墨烷同样具有吸附氢原子的特性。
当刻蚀阻挡层材料为石墨烯时，将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层的步骤具体可以为：对所述光刻胶半保留区域的石墨烯薄膜进行可逆加氢处理，将所述光刻胶半保留区域的石墨烯转换为石墨烷。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
请参考图1A至图1K，本发明实施例的薄膜晶体管的制备方法包括以下步骤：
步骤S301：请参考图1A，在衬底基板11上形成栅电极12；
具体的，可采用沉积方法形成一层栅金属薄膜，栅金属可以为Mo、W、Al、Cu等金属，厚度在200-300nm左右，然后进行光刻工艺形成栅电极12。
步骤S302：请参考图1B，在栅电极12上形成栅极绝缘层13；
具体的，可采用化学气相沉积方法(PECVD)形成栅极绝缘层13，栅极绝缘层13可以为单层结构或多层结构，例如SiO2单层结构，SiNx/SiO2双层结构，SiON/SiO2双层结构，或者SiNx/SiON/SiO2三层结构。优选地，栅极绝缘层13与有源层直接接触层为SiO2层，因为SiO2中H含量比较小，可以有效的提高氧化物有源层的特性。栅极绝缘层13的厚度可以为150-300nm。
步骤S303：请参考图1C，在栅极绝缘层13上形成氧化物有源层14；
具体的，可使用溅射(Sputter)设备沉积40-50nm厚度的氧化物半导体薄膜，之后使用光刻工艺形成有源层14的图形。
步骤S304：请参考图1D，在氧化物有源层14上形成石墨烯薄膜15和源漏金属薄膜16；
具体的，可使用气相沉积法或SiC(碳化硅)热分解法先形成一层单层石墨烯薄膜15，优选地，采用SiC热分解法，原因在于SiC热分解法不会引入氢原子。
然后，再沉积源漏金属薄膜16，源漏金属可以为Mo、W、Al、Cu等金属，厚度在200-300nm左右。
步骤S305：请参考图1E，在所述源漏金属薄膜16上涂覆光刻胶21；
步骤S306：请参考图1F，采用半色调掩膜板(half tone Mask)或者灰色调掩膜板对所述光刻胶21进行曝光显影，形成光刻胶完全保留区域211、光刻胶半保留区域212和光刻胶完全去除区域213，其中，所述光刻胶完全保留区域211对应源漏电极图形区域，所述光刻胶半保留区域212对应源漏电极之间的间隙区域(即沟道区域)，所述光刻胶完全去除区域213对应其他区域；
步骤S307：请参考图1G，采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域213的源漏金属薄膜和石墨烯薄膜；
具体的，可采用是湿法刻蚀工艺刻蚀源漏金属薄膜，然后使用干法刻蚀工艺刻蚀石墨烯薄膜，干刻气氛可以为氧气。
步骤S308：请参考图1H，采用灰化工艺去除所述光刻胶半保留区域212的光刻胶；
步骤S309：请参考图1I，采用刻蚀工艺刻蚀掉所述光刻胶半保留区域212的源漏金属薄膜；
具体的，可采用是湿法刻蚀工艺刻蚀源漏金属薄膜，当然，也可以采用干法刻蚀工艺刻蚀，以降低对源漏电极之间的氧化物有源层(沟道)的损伤。
步骤S310：请参考图1J，将所述光刻胶半保留区域212的石墨烯薄膜转换为石墨烷层152；
具体的，可采用可逆加氢处理将石墨烯加工成石墨烷。
步骤S311：请参考图1K，剥离剩余的光刻胶，形成刻蚀阻挡层151、源电极161和漏电极162的图形。
本发明实施例中，石墨烯具有吸附氢气的作用，可以有效吸附氧化物有源层中的氢原子，提高了薄膜晶体管的稳定性和信赖性。并且，采用一次沟通工艺形成刻蚀阻挡层和源漏电极，可以减少一道mask工艺，降低了生产成本。此外，本发明实施例的薄膜晶体管类似于BCE结构的薄膜晶体管，可以缩短沟道的宽度，提高薄膜晶体管的性能。
本发明实施例还提供一种薄膜晶体管阵列基板的制备方法，包括以下步骤：
步骤S401：形成氧化物有源层；
步骤S402：形成刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
本发明实施例中，改变现有的刻蚀阻挡层的材料，采用能够吸附氢原子的导电材料形成刻蚀阻挡层，即使使用化学沉积方法沉积本发明实施例的刻蚀阻挡层，沉积过程中引入的氢原子也会被本发明实施例的刻蚀阻挡层吸附，避免引入的氢原子与氧化物半导体中的氧原子结合，从而提高氧化物薄膜晶体管的稳定性和信赖性。
此外，本发明实施例中的刻蚀阻挡层为导电材料，因而，不需要在刻蚀阻挡层上刻蚀用于连接源漏电极和有源层的过孔，从而节省了一道掩膜工艺，降低了生产成本。
进一步的，由于刻蚀阻挡层为导电材料，本发明实施例的薄膜晶体管类似于BCE结构，从而可以缩短源漏电极之间的沟道，提高了薄膜晶体管的性能。
优选地，所述刻蚀阻挡层可以采用石墨烯材料形成，石墨烯是一种二维碳材料，其具有吸附氢原子的特性，且具有良好的导电性能。此外，石墨烯电阻较低，具有较高的电子迁移率，有利于提高薄膜晶体管的性能。另外，本发明实施例中的刻蚀阻挡层可以采用单层石墨烯制成，以减小薄膜晶体管的厚度。
当然，所述刻蚀阻挡层还可以采用其他能够吸附氢原子的导电材料形成，例如碳纳米管等。
为了进一步减少工艺流程，优选地，本发明实施例中的刻蚀阻挡层采用透明导电材料形成，此时，可通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极。
下面对通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极的具体实现方法进行详细说明。
优选地，所述通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极的步骤包括：
步骤S501：形成刻蚀阻挡材料薄膜和源漏金属薄膜；
步骤S502：在所述源漏金属薄膜上涂覆光刻胶；
步骤S503：采用半色调或者灰色调对所述光刻胶进行曝光显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源漏电极图形区域，所述光刻胶半保留区域对应源漏电极之前的间隙区域和像素电极图形区域，所述光刻胶完全去除区域对应其他区域；
步骤S504：采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域的源漏金属薄膜和刻蚀阻挡材料薄膜；
步骤S505：采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
步骤S506：采用刻蚀工艺刻蚀掉所述光刻胶半保留区域的源漏金属薄膜；
步骤S507：将所述源漏电极之间的间隙区域的透明导电材料层转换为绝缘材料层；
步骤S508：剥离剩余的光刻胶，形成刻蚀阻挡层、源漏电极和像素电极的图形。
上述步骤S507中，将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层，该绝缘层材料能够对源漏电极之间的氧化物有源层进行保护，且不会影响薄膜晶体管的工作。
上述实施例中，通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极，可以节省两道mask工艺。
当然，在本发明的其他实施例中，也可以仅通过一次构图工艺形成刻蚀阻挡层和源漏电极，不同时形成像素电极，像素电极在钝化层之后再形成。
当刻蚀阻挡层的材料为石墨烯时，转换为的绝缘材料为石墨烷，石墨烷同样具有吸附氢原子的特性。
当刻蚀阻挡层材料为石墨烯时，将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层的步骤具体可以为：对所述光刻胶半保留区域的石墨烯薄膜进行可逆加氢处理，将所述光刻胶半保留区域的石墨烯转换为石墨烷。
请参考图2A至图2G，本发明实施例的薄膜晶体管阵列基板的制备方法包括以下步骤：
步骤S601：在衬底基板11上形成栅电极12；请参考图1A；
具体的，可采用沉积方法形成一层栅金属薄膜，栅金属可以为Mo、W、Al、Cu等金属，厚度在200-300nm左右，然后进行光刻工艺形成栅电极12。
步骤S602：在栅电极12上形成栅极绝缘层13；请参考图1B，
具体的，可采用化学气相沉积方法(PECVD)形成栅极绝缘层13，栅极绝缘层13可以为单层结构或多层结构，例如SiO2单层结构，SiNx/SiO2双层结构，SiON/SiO2双层结构，或者SiNx/SiON/SiO2三层结构。优选地，栅极绝缘层13与有源层直接接触层为SiO2层，因为SiO2中H含量比较小，可以有效的提高氧化物有源层的特性。栅极绝缘层13的厚度可以为150-300nm。
步骤S603：在栅极绝缘层13上形成氧化物有源层14；请参考图1C，
具体的，可使用溅射(Sputter)设备沉积40-50nm厚度的氧化物半导体薄膜，之后使用光刻工艺形成有源层14的图形。
步骤S604：在氧化物有源层14上形成石墨烯薄膜15和源漏金属薄膜16；请参考图1D，
具体的，可使用气相沉积法或SiC(碳化硅)热分解法先形成一层单层石墨烯薄膜15，优选地，采用SiC热分解法，原因在于SiC热分解法不会引入氢原子。
然后，再沉积源漏金属薄膜16，源漏金属可以为Mo、W、Al、Cu等金属，厚度在200-300nm左右。
步骤S605：在所述源漏金属薄膜16上涂覆光刻胶21；请参考图1E；
步骤S606：请参考图2A，采用半色调掩膜板(half tone Mask)或者灰色调掩膜板对所述光刻胶21进行曝光显影，形成光刻胶完全保留区域211、光刻胶半保留区域212和光刻胶完全去除区域213，其中，所述光刻胶完全保留区域211对应源漏电极图形区域，所述光刻胶半保留区域212对应源漏电极之间的间隙区域(即沟道区域)和像素电极图形区域，所述光刻胶完全去除区域213对应其他区域；
步骤S607：请参考图2B，采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域213的源漏金属薄膜和石墨烯薄膜；
具体的，可采用是湿法刻蚀工艺刻蚀源漏金属薄膜，然后使用干法刻蚀工艺刻蚀石墨烯薄膜，干刻气氛可以为氧气。
步骤S608：请参考图2C，采用灰化工艺去除所述光刻胶半保留区域212的光刻胶；
步骤S609：请参考图2D，采用刻蚀工艺刻蚀掉所述光刻胶半保留区域212的源漏金属薄膜；
具体的，可采用是湿法刻蚀工艺刻蚀源漏金属薄膜，当然，也可以采用干法刻蚀工艺刻蚀，以降低对源漏电极之间的氧化物有源层(沟道)的损伤。
步骤S610：请参考图2E，将所述源漏电极之间的间隙区域的石墨烯薄膜转换为石墨烷层152；
具体的，可采用可逆加氢处理将石墨烯加工成石墨烷。
步骤S611：请参考图2F，剥离剩余的光刻胶，形成刻蚀阻挡层151、像素电极153和源电极161、漏电极162的图形。
步骤S612：请参考图2G，形成钝化层17。
为了提高氧化物薄膜晶体管的稳定性，优选地，在阵列基板完成后进行最终退火处理，退火温度不得高于钝化层材料(通常为树脂)的后烘温度，一般在200-250℃之间。
本发明实施例中，石墨烯具有吸附氢气的作用，可以有效吸附氧化物有源层中的氢原子，提高了薄膜晶体管的稳定性和信赖性。并且，采用一次沟通工艺形成刻蚀阻挡层、像素电极和源漏电极，可以减少mask工艺，降低了生产成本。此外，本发明实施例的薄膜晶体管类似于BCE结构的薄膜晶体管，可以缩短沟道的宽度，提高薄膜晶体管的性能。
本发明还提供一种薄膜晶体管，包括衬底基板以及设置于衬底基板上的栅电极、栅绝缘层、氧化物有源层、刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，所述刻蚀阻挡层采用的材料为石墨烯。
优选地，为保护源漏电极之间的沟道区域，所述薄膜晶体管还包括：与所述刻蚀阻挡层同层设置，且位于所述源漏电极之间的间隙区域的石墨烷层。
请参考图3，图3为本发明实施例的薄膜晶体管的结构示意图，所述薄膜晶体管包括：包括衬底基板11以及设置于衬底基板11上的栅电极12、栅绝缘层13、氧化物有源层14、刻蚀阻挡层151、绝缘材料层153、源电极161和漏电极162，所述刻蚀阻挡层151采用能够吸附氢原子的导电材料形成，所述绝缘材料层153与所述刻蚀阻挡层151同层设置，且位于源电极161和漏电极162之间的间隙区域。
本发明还提供一种薄膜晶体管阵列基板，包括衬底基板以及设置于衬底基板上的栅电极、栅绝缘层、氧化物有源层、刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，所述刻蚀阻挡层采用的材料为透明导电材料，所述像素电极与所述刻蚀阻挡层同层同材料设置。
优选地，所述刻蚀阻挡层采用的材料为石墨烯。
优选地，为保护源漏电极之间的沟道区域，所述薄膜晶体管阵列基板还包括：与所述刻蚀阻挡层同层设置，且位于所述源漏电极之间的间隙区域的石墨烷层。
请参考图4，图4为本发明实施例的薄膜晶体管阵列基板的结构示意图，所述薄膜晶体管阵列基板包括：包括衬底基板11以及设置于衬底基板11上的栅电极12、栅绝缘层13、氧化物有源层14、刻蚀阻挡层151、绝缘材料层152、像素电极153、源电极161、漏电极162和钝化层17，所述刻蚀阻挡层151采用能够吸附氢原子的透明导电材料形成，所述绝缘材料层152与所述刻蚀阻挡层151同层设置，且位于源电极161和漏电极162之间的间隙区域。像素电极153与所述刻蚀阻挡层151同层同材料设置。
请参考图5，图5为本发明实施例的薄膜晶体管阵列基板的结构示意图，所述薄膜晶体管阵列基板包括：包括衬底基板11以及设置于衬底基板11上的栅电极12、栅绝缘层13、氧化物有源层14、刻蚀阻挡层151、绝缘材料层152、源电极161、漏电极162、钝化层17和像素电极18，所述刻蚀阻挡层151采用能够吸附氢原子的导电材料形成，所述绝缘材料层152与所述刻蚀阻挡层151同层设置，且位于源电极161和漏电极162之间的间隙区域。
本发明还提供一种显示面板，包括上述薄膜晶体管阵列基板。
本发明还提供一种显示装置，包括上述显示面板。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种薄膜晶体管阵列基板的制备方法，其特征在于，包括：
形成氧化物有源层；
形成刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成；
通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用透明导电材料形成，所述像素电极与所述刻蚀阻挡层同层同材料设置。
2.根据权利要求1所述的制备方法，其特征在于，所述通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极的步骤包括：
形成刻蚀阻挡材料薄膜和源漏金属薄膜；
在所述源漏金属薄膜上涂覆光刻胶；
采用半色调或者灰色调对所述光刻胶进行曝光显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源漏电极图形区域，所述光刻胶半保留区域对应源漏电极之前的间隙区域和像素电极图形区域，所述光刻胶完全去除区域对应其他区域；
采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域的源漏金属薄膜和刻蚀阻挡材料薄膜；
采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
采用刻蚀工艺刻蚀掉所述光刻胶半保留区域的源漏金属薄膜；
将所述源漏电极之间的间隙区域的透明导电材料层转换为绝缘材料层；
剥离剩余的光刻胶，形成刻蚀阻挡层、源漏电极和像素电极的图形。
3.根据权利要求2所述的制备方法，其特征在于，所述刻蚀阻挡材料为石墨烯，所述绝缘材料为石墨烷。
4.根据权利要求3所述的制备方法，其特征在于，所述将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层的步骤具体为：
对所述光刻胶半保留区域的石墨烯薄膜进行可逆加氢处理，将所述光刻胶半保留区域的石墨烯转换为石墨烷。
5.一种薄膜晶体管阵列基板，包括衬底基板以及设置于衬底基板上的栅电极、栅绝缘层、氧化物有源层、刻蚀阻挡层、像素电极和源漏电极，其特征在于，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成，所述刻蚀阻挡层、像素电极和源漏电极通过一次构图工艺形成，所述刻蚀阻挡层采用的材料为透明导电材料，所述像素电极与所述刻蚀阻挡层同层同材料设置。
6.根据权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述刻蚀阻挡层采用的材料为石墨烯。
7.根据权利要求6所述的薄膜晶体管阵列基板，其特征在于，还包括：
与所述刻蚀阻挡层同层设置，且位于所述源漏电极之间的间隙区域的石墨烷层。
8.一种显示面板，其特征在于，包括如权利要求5-7任一项所述的薄膜晶体管阵列基板。
9.一种显示装置，其特征在于，包括如权利要求8所述的显示面板。
CN201510171034.1A 2015-04-13 2015-04-13 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 Expired - Fee Related CN104900533B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510171034.1A CN104900533B (zh) 2015-04-13 2015-04-13 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510171034.1A CN104900533B (zh) 2015-04-13 2015-04-13 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN104900533A CN104900533A (zh) 2015-09-09
CN104900533B true CN104900533B (zh) 2018-12-18

Family

ID=54033125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510171034.1A Expired - Fee Related CN104900533B (zh) 2015-04-13 2015-04-13 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN104900533B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977164A (zh) 2016-06-28 2016-09-28 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN106876281B (zh) * 2017-04-27 2020-12-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN107170835B (zh) * 2017-07-07 2020-08-21 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和阵列基板
CN107393934B (zh) * 2017-08-14 2020-02-21 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN109449086B (zh) * 2018-11-08 2021-01-15 中山大学 薄膜晶体管及其制备方法、显示器设备
CN112357878B (zh) * 2020-11-23 2024-04-19 华东师范大学 一种二维材料电子器件及其制备方法和应用
CN114975482A (zh) * 2022-05-19 2022-08-30 广州华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104317162A (zh) * 2014-11-03 2015-01-28 重庆墨希科技有限公司 一种石墨烯的化学图形化方法
CN104409515A (zh) * 2014-11-26 2015-03-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN104485363A (zh) * 2014-12-30 2015-04-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624473B1 (en) * 1999-03-10 2003-09-23 Matsushita Electric Industrial Co., Ltd. Thin-film transistor, panel, and methods for producing them

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104317162A (zh) * 2014-11-03 2015-01-28 重庆墨希科技有限公司 一种石墨烯的化学图形化方法
CN104409515A (zh) * 2014-11-26 2015-03-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN104485363A (zh) * 2014-12-30 2015-04-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Also Published As

Publication number Publication date
CN104900533A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
CN104900533B (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN102751240B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN110010626B (zh) 显示基板及其制作方法、显示装置
CN104681627B (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
CN103021939B (zh) 一种阵列基板及其制造方法、显示装置
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
JP2015529012A (ja) アレイ基板の製造方法、アレイ基板及び表示装置
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN105097948A (zh) 薄膜晶体管、阵列基板及其制作方法、显示面板和装置
CN103985639B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN105140131A (zh) 氧化物薄膜晶体管的制备方法
CN103700665A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN102881598B (zh) 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
CN104617152A (zh) 氧化物薄膜晶体管及其制作方法
JP2017520914A (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN106449667A (zh) 阵列基板及其制作方法、显示装置
CN104851910A (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN104392928A (zh) 薄膜晶体管的制造方法
CN104505405A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN111244110B (zh) 一种显示面板以及电子装置
CN104362180B (zh) 一种薄膜晶体管及其制作方法、显示基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181218