CN104869003A - 供电设备和方法 - Google Patents

Abstract

本发明实施例涉及一种供电设备。该供电设备包括：电源模块，逻辑器件，PSE芯片模块，控制信号叠加器以及开关电路；电源模块的输出电源告警信号的输出端与逻辑器件的输入端相连接；电源模块具有多个电源，在多个电源中的至少一个故障时向逻辑器件输出电源告警信号；根据电源告警信号，逻辑器件获取电源模块的电源故障情况对应的供电表，供电表中包括PD的通电或者断电情况，将关于通电或者断电情况的第一信号发送至控制信号叠加器的第一输入端；控制信号叠加器根据第一信号与PSE芯片模块发送的通电或断电情况的第二信号相叠加，并将叠加结果输出至开关电路；开关电路根据叠加结果，控制电源模块对PD的供电。

Description

供电设备和方法

技术领域

本发明涉及电路领域，尤其涉及一种供电设备和方法。

背景技术

随着以太网供电（英文：Power over Ethernet，缩写：PoE）技术的发展，终端用户对受电设备（英文：powered device，缩写：PD）的依赖越来越大。PoE技术包括功率管理的环节。功率管理是指面对电源故障，根据PD的优先等级和功耗，管理PD设备的上电（英文：power on）和下电（英文：power off），以降低故障影响。

一类供电设备（英文：power sourcing equipment,缩写：PSE）通过软件实现对PD的上电和下电。这类供电设备通过写PSE芯片寄存器的方式，对PD下电，通常PSE芯片只支持内部整合电路（英文：Inter-IntegratedCircuit，缩写：IIC）总线，IIC总线速率低，优先级不高，采用这种方式下电，速度慢，执行整个流程花费的时间长。当多个电源中的一部分故障时，由于对部分优先级低的PD控制下电的过程花费的时间，剩余工作电源会因处于过流状态，进而引起保护，导致本机及所有PD下电。

发明内容

本发明实施例提供了一种供电设备，解决了部分电源故障可能造成所有PD下电的问题。

第一方面，本发明实施例提供了一种供电设备，所述设备包括：电源模块，逻辑器件，PSE芯片模块，控制信号叠加器以及开关电路；

所述电源模块的输出电源告警信号的输出端与所述逻辑器件的输入端相连接，所述逻辑器件的输出端和所述控制信号叠加器的第一输入端相连接，所述PSE芯片模块和所述控制信号叠加器的第二输入端相连接，所述控制信号叠加器的输出端与所述开关电路相连接；

所述电源模块具有多个电源，在所述多个电源中的至少一个故障时向逻辑器件输出电源告警信号；根据所述电源告警信号，所述逻辑器件获取所述电源模块的电源故障情况对应的供电表，所述供电表中包括PD的通电或者断电情况，将关于所述通电或者断电情况的第一信号发送至控制信号叠加器的第一输入端；所述控制信号叠加器根据所述逻辑器件发送的通电或者断电情况的第一信号与PSE芯片模块发送的通电或断电情况的第二信号相叠加，并将叠加结果输出至开关电路；所述开关电路根据所述叠加结果，控制电源模块对PD的供电。

结合第一方面，在第一方面的第一种可能的实现方式中，所述供电表的数量是多个，每一个所述供电表和所述电源模块的电源故障情况集合中的一个对应，所述每一个供电表包括多个端口号和所述多个端口号中的每一个端口号对应的PD的通电或者断电情况。

结合第一方面或第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述供电设备还包括处理器，所述供电表,由处理器发送给所述逻辑器件；或者

所述供电表由逻辑器件计算生成。

结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，所述控制信号叠加器是与门。

结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式，在第一方面的第四种可能的实现方式中，所述开关电路是MOSFET，JFET和BJT中的一个或多个。

结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式，在第一方面的第五种可能的实现方式中，所述设备包括多个网口连接器，所述网口连接器的数量和所述逻辑器件的端口数量相同，所述网口连接器的数量和所述开关电路的数量相同，所述网口连接器的数量和所述PSE芯片模块中所有PSE芯片的输出端的数量之和相同，所述网口连接器的数量和所述控制信号叠加器的数量相同。

第二方面，本发明实施例提供了一种供电方法，应用于供电设备，所述供电设备包括：电源模块，逻辑器件，PSE芯片模块，控制信号叠加器以及开关电路，所述方法包括：

电源模块的输出电源告警信号的输出端与逻辑器件的输入端相连接，所述逻辑器件的输出端和控制信号叠加器的第一输入端相连接，PSE芯片模块和所述控制信号叠加器的第二输入端相连接，所述控制信号叠加器的输出端与所述开关电路相连接；

所述电源模块具有多个电源，在所述多个电源中的至少一个故障时向逻辑器件输出电源告警信号；根据所述电源告警信号，所述逻辑器件获取所述电源模块的电源故障情况对应的供电表，所述供电表中包括PD的通电或者断电情况，将关于所述通电或者断电情况的第一信号发送至控制信号叠加器的第一输入端；所述控制信号叠加器根据所述逻辑器件发送的通电或者断电情况的第一信号与PSE芯片模块发送的通电或断电情况的第二信号相叠加，并将叠加结果输出至开关电路；所述开关电路根据所述叠加结果，控制电源模块对PD的供电。

结合第二方面，在第二方面的第一种可能的实现方式中，所述供电设备还包括处理器，所述方法还包括：

处理器获取PoE电源功率及PD功率，根据每一种所述电源故障情况对应的PoE电源功率以及PD的功率和各PD优先级，确定每一种所述电源故障情况对应的PD的通电或者断电情况，并生成多张供电表，处理器将所述多张供电表发送给逻辑器件；或者

处理器根据各PD优先级和各PD与各端口的对应关系得到各端口的优先级，将每一种所述电源故障情况对应的PoE电源功率、PD的功率、端口号及各端口的优先级发送给逻辑器件，逻辑器件根据所述每一种所述电源故障情况对应的PoE电源功率、PD的功率、端口号及各端口的优先级确定每一种所述电源故障情况对应的PD的通电或者断电情况，并生成多张供电表。

结合第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，所述处理器获取PoE电源功率具体包括：

处理器通过发送查询指令给电源模块中的各个电源获取PoE电源功率，或者处理器读取NVM中预设的PoE电源功率。

结合第二方面的第一种可能的实现方式，在第二方面的第三种可能的实现方式中，所述处理器获取端口号及端口优先级具体包括：

用户预先配置好端口优先级，将所述优先级存储于供电设备中，处理器通过逻辑器件在布局时的走线和逻辑代码来实现端口号识别；以及

用户将PD的优先级信息存储在PD中，PD与PSE通讯时，PSE获取到所述PD内存储的优先级。

因此，通过本发明实施例提供的供电设备和方法，当PSE设备的系统电源功率不足时，对优先级高的PD设备保证优先供电，按照优先级的从低到高，对PD下电。一方面避免PSE的部分电源故障导致全网下电，另一方面，当系统只能满足部分PD的功率要求时，保证优先级高的PD的供电需求。

附图说明

图1为本发明实施例提供的供电设备结构图；

图2为本发明图1所示实施例的一种实现；

图3a为本发明实施例提供的电源X和电源Y正常时的供电表；

图3b为本发明实施例提供的电源X正常、电源Y故障时的供电表；

图3c为本发明实施例提供的电源X故障、电源Y正常时的供电表；

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

下面以图1为例详细说明本发明实施例提供的供电设备，图1为本发明实施例提供的供电设备的结构图。

如图1所示，该供电设备包括供电处理电路，该供电处理电路包括电源模块110、逻辑器件120、PSE芯片模块130、控制信号叠加器140及开关电路150。

其中，电源模块110的输出电源告警信号的输出端与逻辑器件120的输入端相连接，逻辑器件120的输出端与控制信号叠加器140的第一输入端相连接，PSE芯片模块130与控制信号叠加器140的第二输入端相连接，控制信号叠加器140的输出端与开关电路150的输入端相连接。电源模块110包括多个电源。电源模块110在这多个电源中的至少一个故障的情况下向逻辑器件120输出电源告警信号。具体的，这多个电源中的各个电源在自身故障的情况下向逻辑器件120输出独立的电源告警信号。或者，电源模块110向逻辑器件120输出整合的电源告警信号，该整合的电源告警信号包括这多个电源中的各个电源的是否故障的信息。逻辑器件120用于根据电源告警信号（独立的电源告警信号或者整合的电源告警信号）确定各PD的通电或者断电情况，并且将关于各PD的通电或者断电情况的第一信号发送到控制信号叠加器140的第一输入端，该逻辑器件120发送的关于各PD通电或者断电情况的第一信号中，可以以第一通电信号表示PD通电，以第一断电信号表示PD断电。PSE芯片模块130在PoE中包括一个或多个PSE芯片，PSE芯片是被设计用于满足以太网供电协议的要求的芯片。PSE芯片可以提供以下功能：检测PD、对PD分级、过流保护等。PSE芯片模块130，将各PD的通电或者断电情况的第二信号发送到控制信号叠加器140的第二输入端，该PSE芯片模块130发送的关于各PD的通电或者断电情况的第二信号中，可以以第二通电信号表示PD通电，以第二断电信号表示PD断电。控制信号叠加器140用于把逻辑器件120发送的关于各PD通电或者断电情况的第一信号及PSE芯片模块130发送的关于各PD的通电或者断电情况的第二信号相叠加，并将叠加得到的各PD的通电或者断电情况的第三信号发送到开关电路150的输入端。各PD的通电或者断电情况的第三信号中，可以以第三通电信号表示PD通电，以第三断电信号表示PD断电。具体的，第一通电信号和第二通电信号叠加为第三通电信号，第一断电信号和第二通电信号叠加为第三断电信号，第一断电信号和第二通电信号叠加为第三断电信号，第一断电信号和第二断电信号叠加为第三断电信号。例如，当逻辑器件120和PSE芯片模块130具有3路输出时，逻辑器件120的3路输出依次为第一PD通电或者断电情况的第一信号A1，第二PD通电或者断电情况的第一信号A2，第三PD通电或者断电情况的第一信号A3，PSE芯片模块130的3路输出依次为第一PD的通电或者断电情况的第二信号B1，第二PD的通电或者断电情况的第二信号B2，第三PD的通电或者断电情况的第二信号B3。将逻辑器件120和PSE芯片模块130的3路输出叠加，即A1和B1叠加,A2和B2叠加,A3和B3叠加。以A1和B1叠加为例，当A1为第一通电信号，B1为第二通电信号时，控制信号叠加器140输出的第一PD通电或者断电情况的第三信号为第三通电信号。类似的，当A1为第一通电信号，B1为第二断电信号时，控制信号叠加器140输出第三断电信号，当A1为第一断电信号，B1为第二通电信号时，控制信号叠加器140输出第三断电信号，为A1为第一断电信号，B1为第二断电信号时，控制信号叠加器140输出第三断电信号。A2和B2叠加,A3和B3叠加的叠加结果与A1和B1叠加类似。开关电路150用于根据控制信号叠加器140发送的各PD的通电或者断电情况的第三信号，在某个PD的第三信号为第三通电信号的情况下，接通电源模块110对该PD的供电，在该PD的第三信号为第三断电信号的情况下，切断电源模块110对该PD的供电。

进一步地，工作过程如下：

处理器根据电源模块110中的电源的数量和电源模块110中的多个电源中各个电源的PoE电源功率，生成多个供电表，并将多个供电表置入逻辑器件120中，或者处理器将生成供电表的相关参数（例如，PoE供电功率、PD功率、端口号及端口优先级）发送给逻辑器件120，由逻辑器件120生成多个供电表。供电表是和电源模块110的各电源故障情况对应的表，各供电表中包括PD的通电或断电情况。电源模块110的电源故障情况是指电源模块110中的多个电源的电源故障情况的集合。多个电源中的任意一个电源的电源故障情况有两个可能的值，即正常和故障。例如，电源模块110中包括两个电源，这两个电源为电源A和电源B。如果用1表示电源故障情况的值为正常，用0表示电源故障情况的值为故障，则电源模块110的电源故障情况{电源A，电源B}有四个，即{0，0}，{0，1}，{1，0}和{1，1}。如果电源A和电源B都故障，即电源模块110的电源故障情况为{0，0}，则所有PD都得不到供电，因此可以不生成和电源模块110的电源故障情况为所有电源都故障，即{0，0}，对应的供电表。因而，如果电源模块110中的多个电源的数量为n，供电表的数量一般为2ⁿ或2ⁿ-1。多个供电表是逻辑器件120中的多个表，每个供电表包括2项内容，即多个端口号和多个端口号中每一个端口的通电或者断电情况，每一个端口的通电情况可以以“ON”表示，每一个端口的断电情况可以以“OFF”表示，其中一个端口对应一个PD，通过PD接入端口后，PSE芯片模块130中各PSE芯片对PD的检测功能可以确定PD和端口的对应关系，多个供电表分别和电源模块110的每一种电源故障情况对应。供电表在逻辑器件接收电源告警信号之前，由处理器预先设置在逻辑器件120中。逻辑器件120接收到电源告警信号，并根据该电源告警信号确定电源模块110当前的电源故障情况，确定与该故障电源情况对应的供电表，根据该供电表中端口的通电或者断电情况，在端口为通电情况时，向端口发送第一通电信号，在端口为断电情况时，向端口发送第一断电信号。多个电源中的各个电源在自身故障下向逻辑器件120输出独立的电源告警信号，或者电源模块110向逻辑器件120输出整合的电源告警信号，此时，逻辑器件120确定与电源告警信号对应的供电表，并向该被确定的供电表中预先计算的端口的断电情况对应的端口发送第一断电信号，向端口的通电情况对应的端口发送第一通电信号，该逻辑器件120发送的第一通电信号或者第一断电信号输入至控制信号叠加器140的第一输入端，PSE芯片模块130发送的第二通电信号或者第二断电信号输入至控制信号叠加器140的第二输入端，其中，当逻辑器件120输出第一断电信号或者PSE芯片模块130输出第二断电信号时，控制信号叠加器140输出第三断电信号，当逻辑器件120输出第一通电信号，PSE芯片模块130输出第二通电信号时，控制信号叠加器140输出第三通电信号，控制信号叠加器140将该第三通电信号或者第三断电信号发送给开关电路150。开关电路150根据控制信号叠加器140发送的第三通电信号，接通电源模块110对PD的供电，或者根据控制信号叠加器140发送的第三断电信号，切断电源模块110对PD的供电。

其中，逻辑器件可以是专用集成电路（英文：application-specificintegrated circuit，缩写：ASIC）或者可编程逻辑器件（英文：programmablelogic device,缩写：PLD）。该PLD可以是复杂可编程逻辑器件（英文：complexprogrammable logic device,缩写：CPLD），现场可编程逻辑门阵列（英文：field-programmable gate array，缩写：FPGA），通用阵列逻辑（英文：genericarray logic,缩写：GAL）或其组合。开关电路150可以是金属氧化层半导体场效应管（英文：metal–oxide–semiconductor field-effect transistor，缩写：MOSFET）或者结型场效应管（英文：junction gate field-effecttransistor，缩写：JFET）或者双极性结型晶体管（英文：bipolar junctiontransistor，缩写：BJT）等。PSE芯片模块130是在PoE中被设计用于满足IEEE802.3协议要求的PSE，PSE芯片模块130包括一个或多个PSE芯片，例如：PSE芯片模块130支持8个PoE端口，该PSE芯片模块130可以由2个4通道的PSE芯片组成，可以由8个1通道的PSE芯片组成，也可以由1个8通道的PSE芯片组成。PSE芯片可以是美信集成产品（英文：Maxim Integrated）的MAX5965或者MAX5971或者MAX5980等，也可以是德州仪器（英文：TexasInstruments）的TPS23851或者TPS23861等，还可以是凌力尔特（英文：LinearTechnology）的LTC4259或者LTC4263或者LTC4270或者LTC4266或者LTC4274等。

图2为本发明图1所示实施例的一种实现。在图2中，逻辑器件是CPLD，控制信号叠加器是与门，开关电路是MOSFET，PSE芯片模块包括2个单通道的PSE芯片，第一PSE芯片和第二PSE芯片，电源模块包括两个电源，这两个电源分别是第一电源和第二电源。如图2所示，该供电处理电路包括：第一电源201、第二电源202、CPLD203、第一PSE芯片204、第二PSE芯片205，第一与门206、第二与门207，第一MOSFET208、第二MOSFET209、第一网口连接器210、第二网口连接器211。

其中，电源模块包括第一电源201、第二电源202。第一电源201的第一输出端和第二电源202的第一输出端都连接到CPLD203，第一电源201的第一输出端和第二电源202的第一输出端都为电源告警信号的输出端。在第一电源201故障的情况下，第一电源201的第一输出端输出电源告警信号。在第二电源202故障的情况下，第二电源202的第一输出端输出电源告警信号。电源模块中的多个电源各自的电源告警信号可以是相同类型的信号，也可以是不同类型的信号。第一电源201和第二电源202的第二输出端为-48V电源，第一电源201和第二电源202的第三输出端为-48V的回流（英文：Return,缩写：RTN）路径。第一电源201和第二电源202并联，第一电源201的第一输出端连接至CPLD203的第一输入端，第二电源202的第一输出端连接至CPLD203的第二输入端。第一电源201的第二输出端和第二电源202的第二输出端一起连接至第一MOSFET208和第二MOSFET209的源极，第一电源201的第三输出端和第二电源202的第三输出端一起连接至第一网口连接器210的输入端和第二网口连接器211的输入端。

CPLD203的第一输出端连接至第一与门206的第一输入端，CPLD203的第二输出端连接至第二与门207的第一输入端；第一PSE芯片204的第一输出端连接至第一与门206的第二输入端，第二PSE芯片205的第一输出端连接至第二与门207的第二输入端，第一与门206的输出端连接至第一MOSFET208的栅极，第二与门207的输出端连接至第二MOSFET209的栅极；第一MOSFET208的漏极连接至第一网口连接器210，第二MOSFET209的漏极连接至第二网口连接器211。

其中，第一PD212和第二PD213可以通过网线分别连接至第一网口连接器210和第二网口连接器211，网口连接器可以是8位8触点（英文：8position8contact，缩写：8P8C）的模块化接口（英文：modular jack）插座，即RJ-45插座，其中RJ是指注册的插座（英文：registered jack）的缩写。

进一步地，工作过程如下：

处理器根据第一电源201和第二电源202的PoE电源功率，生成3个供电表，并将该3个供电表置入CPLD203中，或者处理器将生成供电表的相关参数发送给CPLD203，由CPLD203生成3个供电表。3个供电表分别和第一电源201故障、第二电源正常，以及第一电源正常、第二电源故障，以及第一电源正常、第二电源正常相对应。在CPLD203接收到独立的或整合的电源告警信号,并确定该独立的或整合的电源告警信号对应的故障电源的情况下，查询CPLD203中预先设置的供电表，并确定该故障电源对应的供电表，快速关断供电表中预先计算的PoE电源不能供电的PD。在第一电源201或者第二电源202发生故障时，该故障的电源向CPLD203发送告警信号，此时，CPLD203确定故障电源对应的供电表，并向该被确定的供电表中PoE电源不能供电的PD对应的第一与门206或者第二与门207发送第一断电信号，此时，以第一通电信号是高电平，第一断电信号是低电平为例，该CPLD203输出2路输出，第一路发送低电平或者高电平至第一与门206的第一输入端，第二路发送低电平或者高电平至第二与门207的第一输入端，第一PSE芯片204和第二PSE芯片205发送第二通电信号或者第二断电信号，以第二通电信号是高电平，第二断电信号是低电平为例，该第一PSE芯片204发送的高电平或低电平到第一与门206的第二输入端，该第二PSE205发送的高电平或低电平到第二与门207的第二输入端，第一与门206将CPLD203第一路发送的高电平或者低电平与第一PSE芯片204发送的高电平或者低电平相叠加，第二与门207把CPLD203发送的第二路高电平或者低电平与第二PSE芯片205发送的高电平或者低电平相叠加，以“1”为高电平，“0”为低电平为例，第一与门206的输入有4种情况，即{1，1}，{1，0}，{0，1}，{0，0}，第二与门207的输入有4种情况，即{1，1}，{1，0}，{0，1}，{0，0}，第一与门206和第二与门207将叠加后的信号发送到第一MOSFET208的栅极和第二MOSFET209的栅极，第一MOSFET208和第二MOSFET209根据叠加后的信号，导通或者截止第一MOSFET208和第二MOSFET209。其中，当第一与门206的输出为高电平的情况下，第一MOSFET208导通（英文：active），第一与门206的输出为低电平的情况下，第一MOSFET208截止（英文：cutoff）。第二与门207的输出为高电平的情况下，第二MOSFET209导通，第二与门207的输出为低电平的情况下，第二MOSFET209截止。在第一MOSFET208或者第二MOSFET209截止时，第一网口连接器210得不到来自PoE电源的电流，停止向其下的第一PD212供电;在第二MOSFET209截止时，第二网口连接器211得不到来自PoE电源的电流，停止向第二PD213供电。

图3a-3c为本发明实施例提供的CPLD中供电表。图3a中，电源X和电源Y均正常供电。图3b中，电源Y发生故障，仅电源X供电。图3c中，电源X发生故障，仅电源Y供电。

创建供电表的过程可以包括：

处理器计算出供电表，将该供电表发送给逻辑器件。

具体地，处理器获取PoE电源功率及PD功率，当系统中有n个电源时，处理器可以通过发送查询指令给n个电源来获取PoE电源功率。或者，处理器也可以读取非易失性存储器（英文：non-volatile memory缩写：NVM）中预先设置的n个电源的PoE电源功率。这种情况下，在包括该供电处理电路的设备出厂时，NVM中存储有该设备中各个电源的PoE电源功率。PSE芯片对PD分级，确定PD的功率等级，处理器获取该包括PD功率的PD功率等级信息。或者，PSE芯片通过报文通讯获取PD功率等级信息，处理器获取该包括PD功率的PD功率等级信息。根据提前获取的端口号，端口优先级，处理器计算当电源模块中有n个电源，n个电源中至少一个电源故障时，电源模块中的PoE电源可以支持的PD以及对应的端口号，以n是2为例，电源模块中有2个电源，电源X和电源Y,电源X的PoE电源功率为W₁，电源Y的PoE电源功率为W₂。如果用1表示电源X和电源Y中的任意一个电源的电源故障情况的值为正常，用0表示电源X和电源Y中的任意一个电源的电源故障情况的值为故障，则电源模块的电源故障情况{电源X，电源Y}有四个，即{0，0}，{0，1}，{1，0}和{1，1}。如果电源X和电源Y都故障，即电源模块的电源故障情况为{0，0}，则所有PD都得不到供电，因此可以不生成和电源模块的电源故障情况为所有电源都故障，即{0，0}，对应的供电表。如果电源X和电源Y都正常，即电源模块的电源故障情况为{1，1}，此时总的PoE电源功率为W₁+W₂，根据该总的PoE电源功率W₁+W₂，各PD的功率等级信息和各PD的优先级，确定该总的PoE电源功率W₁+W₂可以供电的PD和不能供电的PD。例如，PD优先级从高到低依次为：3端口、2端口、1端口、4端口……N-y端口、N-x端口、N端口(x和y为小于N的任一整数)，3端口、2端口、1端口、4端口……N-y端口对应的PD的功率之和小于W₁+W₂，并且3端口、2端口、1端口、4端口……N-y端口、N-x端口对应的PD的功率之和大于W₁+W₂，则该PoE电源功率W₁+W₂可以给端口号为3端口、2端口、1端口、4端口……N-y端口对应的PD供电，在供电表中将3端口、2端口、1端口、4端口……N-y端口的通电情况以“ON”表示，该PoE电源功率W₁+W₂不能给端口号为N-x端口……N端口对应的PD供电，在供电表中将N-x端口……N端口的断电情况以“OFF”表示，则可以生成如图3a所示的供电表；如果电源X正常，电源Y故障，即电源模块的电源故障情况为{1，0}，此时总的PoE电源功率为W₁，根据该总的PoE电源功率W₁，各PD的功率等级信息和各PD的优先级，确定PoE电源功率W₁可以供电的PD和不能供电的PD。例如，3端口和2端口对应的PD的功率之和小于W₁，并且3端口、2端口和1端口对应的PD的功率之和大于W₁，则该PoE电源功率W₁可以给端口号为3端口、2端口对应的PD供电，在供电表中将3端口、2端口的通电情况以“ON”表示，该PoE电源功率W₁不能给1端口、4端口……N-y端口、N-x端口、N端口对应的PD供电，在供电表中将1端口、4端口……N-y端口、N-x端口、N端口的断电情况以“OFF”表示，可以生成如图3b所示的供电表；如果电源X故障，电源Y正常，即电源模块的故障情况为{0，1}，此时总的PoE电源功率为W₂，根据该总的PoE电源功率W₂，各PD的功率等级信息和各PD的优先级，确定PoE电源功率W₂可以供电的PD和不能供电的PD。例如，3端口、2端口和1端口对应的PD的功率之和小于W₂，并且3端口、2端口、1端口和4端口对应的PD的功率之和大于W₂，则该PoE电源功率W₂可以给端口号为3端口、2端口、1端口对应的PD供电，在供电表中将3端口、2端口、1端口的通电情况以“ON”表示,该PoE电源功率W₂不能给4端口……N-y端口、N-x端口、N端口对应的PD供电，在供电表中将4端口……N-y端口、N-x端口、N端口的断电情况以“OFF”表示，则可以生成如图3c所示的供电表，处理器将上述供电表发送给逻辑器件。

创建供电表的过程还可以包括：

处理器将生成供电表的相关参数发送给逻辑器件，逻辑器件计算出供电表。

处理器在获取PoE电源功率以及PD功率后，将该PoE电源功率以及PD功率发送给逻辑器件，同时将端口号以及端口优先级发送给逻辑器件，逻辑器件根据接收到的上述参数信息，计算出供电表。

上述两种生成供电表的过程中，处理器可以通过以下两种方式获取端口号及端口优先级：

1）用户预先配置好端口优先级，将该包括端口优先级的优先级信息存储在包括该供电处理电路的设备中，例如，优先级信息中指示1-5端口优先级最高，6-15端口优先级中等，16-20端口优先级最低。处理器可以通过逻辑器件在布局时的走线和逻辑代码来实现端口号识别。

2）用户将PD的优先级信息存储在PD中，该PD接入端口时，PD与PSE通讯，使PSE获取到该PD内存储的优先级信息。其中，PD可以使用链路层发现协议（英文：Link Layer Discovery Protocol，缩写：LLDP）向PSE发送优先级。

因此，通过应用本发明实施例提供的供电设备和方法，电源模块的输出电源告警信号的输出端与逻辑器件的输入端相连接，逻辑器件的输出端和控制信号叠加器的第一输入端相连接，PSE芯片模块和控制信号叠加器的第二输入端相连接，控制信号叠加器的输出端与开关电路相连接；电源模块具有多个电源，在多个电源中的至少一个故障时向逻辑器件输出电源告警信号；根据电源告警信号，逻辑器件获取电源模块的电源故障情况对应的供电表，供电表中包括PD的通电或者断电情况，将关于通电或者断电情况的第一信号发送至控制信号叠加器的第一输入端；控制信号叠加器根据逻辑器件发送的通电或者断电情况的第一信号与PSE芯片模块发送的通电或断电情况的第二信号相叠加，并将叠加结果输出至开关电路；开关电路根据叠加结果，控制电源模块对PD的供电，实现了当PSE设备的系统电源功率不足时，对优先级高的PD设备保证优先供电，按照优先级的从低到高，对PD下电。一方面避免PSE的部分电源故障导致全网下电，另一方面，当系统只能满足部分PD的功率要求时，保证优先级高的PD的供电需求。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种供电设备，其特征在于，所述设备包括：电源模块，逻辑器件，PSE芯片模块，控制信号叠加器以及开关电路；

所述电源模块的输出电源告警信号的输出端与所述逻辑器件的输入端相连接，所述逻辑器件的输出端和所述控制信号叠加器的第一输入端相连接，所述PSE芯片模块和所述控制信号叠加器的第二输入端相连接，所述控制信号叠加器的输出端与所述开关电路相连接；

所述电源模块具有多个电源，在所述多个电源中的至少一个故障时向逻辑器件输出电源告警信号；根据所述电源告警信号，所述逻辑器件获取所述电源模块的电源故障情况对应的供电表，所述供电表中包括受电设备PD的通电或者断电情况，将关于所述通电或者断电情况的第一信号发送至控制信号叠加器的第一输入端；所述控制信号叠加器根据所述逻辑器件发送的通电或者断电情况的第一信号与PSE芯片模块发送的通电或断电情况的第二信号相叠加，并将叠加结果输出至开关电路；所述开关电路根据所述叠加结果，控制电源模块对PD的供电。

2.如权利要求1所述的供电设备，其特征在于，所述供电表的数量是多个，每一个所述供电表和所述电源模块的电源故障情况集合中的一个对应，所述每一个供电表包括多个端口号和所述多个端口号中的每一个端口号对应的PD的通电或者断电情况。

3.如权利要求1或2所述的供电设备，其特征在于，所述供电设备还包括处理器，所述供电表,由处理器发送给所述逻辑器件；或者

所述供电表由逻辑器件计算生成。

4.如权利要求1至3中任意一项所述的供电设备，其特征在于，所述控制信号叠加器是与门。

5.如权利要求1至4中任意一项所述的供电设备，其特征在于，所述开关电路是金属氧化层半导体场效应管MOSFET，结型场效应管JFET和双极性结型晶体管BJT中的一个或多个。

6.如权利要求1至5中任意一项所述的供电设备，其特征在于，所述设备包括多个网口连接器，所述网口连接器的数量和所述逻辑器件的端口数量相同，所述网口连接器的数量和所述开关电路的数量相同，所述网口连接器的数量和所述PSE芯片模块中所有PSE芯片的输出端的数量之和相同，所述网口连接器的数量和所述控制信号叠加器的数量相同。

7.一种供电方法，应用于供电设备，所述供电设备包括：电源模块，逻辑器件，PSE芯片模块，控制信号叠加器以及开关电路，其特征在于，所述方法包括：

电源模块的输出电源告警信号的输出端与逻辑器件的输入端相连接，所述逻辑器件的输出端和控制信号叠加器的第一输入端相连接，PSE芯片模块和所述控制信号叠加器的第二输入端相连接，所述控制信号叠加器的输出端与所述开关电路相连接；

所述电源模块具有多个电源，在所述多个电源中的至少一个故障时向逻辑器件输出电源告警信号；根据所述电源告警信号，所述逻辑器件获取所述电源模块的电源故障情况对应的供电表，所述供电表中包括PD的通电或者断电情况，将关于所述通电或者断电情况的第一信号发送至控制信号叠加器的第一输入端；所述控制信号叠加器根据所述逻辑器件发送的通电或者断电情况的第一信号与PSE芯片模块发送的通电或断电情况的第二信号相叠加，并将叠加结果输出至开关电路；所述开关电路根据所述叠加结果，控制电源模块对PD的供电。

8.如权利要求7所述的供电方法，其特征在于，所述供电设备还包括处理器，所述方法还包括：

处理器获取PoE电源功率及PD功率，根据每一种所述电源故障情况对应的PoE电源功率以及PD的功率和各PD优先级，确定每一种所述电源故障情况对应的PD的通电或者断电情况，并生成多张供电表，处理器将所述多张供电表发送给逻辑器件；或者

处理器根据各PD优先级和各PD与各端口的对应关系得到各端口的优先级，将每一种所述电源故障情况对应的PoE电源功率、PD的功率、端口号及各端口的优先级发送给逻辑器件，逻辑器件根据所述每一种所述电源故障情况对应的PoE电源功率、PD的功率、端口号及各端口的优先级确定每一种所述电源故障情况对应的PD的通电或者断电情况，并生成多张供电表。

9.如权利要求8所述的供电方法，其特征在于，所述处理器获取PoE电源功率具体包括：

处理器通过发送查询指令给电源模块中的各个电源获取PoE电源功率，或者处理器读取非易失性存储器NVM中预设的PoE电源功率。

10.如权利要求8所述的供电方法，其特征在于，所述处理器获取端口号及端口优先级具体包括：

用户预先配置好端口优先级，将所述优先级存储于供电设备中，处理器通过逻辑器件在布局时的走线和逻辑代码来实现端口号识别；以及

用户将PD的优先级信息存储在PD中，PD与PSE通讯时，PSE获取到所述PD内存储的优先级。