[go: up one dir, main page]

CN104867939A - 像素单元及其制备方法、阵列基板和显示装置 - Google Patents

像素单元及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN104867939A
CN104867939A CN201510173322.0A CN201510173322A CN104867939A CN 104867939 A CN104867939 A CN 104867939A CN 201510173322 A CN201510173322 A CN 201510173322A CN 104867939 A CN104867939 A CN 104867939A
Authority
CN
China
Prior art keywords
layer
gate
film transistor
padded
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510173322.0A
Other languages
English (en)
Inventor
尹小斌
陈传宝
孙东领
王立森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510173322.0A priority Critical patent/CN104867939A/zh
Publication of CN104867939A publication Critical patent/CN104867939A/zh
Priority to PCT/CN2015/088509 priority patent/WO2016165264A1/zh
Priority to US15/105,032 priority patent/US10332917B2/en
Priority to EP15866400.3A priority patent/EP3270416A4/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种像素单元及其制备方法、阵列基板和显示装置。该像素单元包括：薄膜晶体管；绝缘层，形成于薄膜晶体管的上方，该绝缘层的预设位置形成过孔，以露出下方的薄膜晶体管的漏极；像素电极，形成于绝缘层的上方，其与薄膜晶体管的漏极在过孔处电性连接；以及第一垫高层和/或第二垫高层，形成于过孔的下方，将过孔垫高。本发明通过在有机膜过孔底部增加垫高层来降低过孔的坡度，同时，垫高层可以由工艺过程中未被刻蚀的栅极金属层和/或有源层构成，不会增加任何生产成本和工艺难度。

Description

像素单元及其制备方法、阵列基板和显示装置
技术领域
本发明涉及液晶显示领域，尤其涉及一种像素单元及其制备方法、阵列基板和显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT LCD)的基本结构包括：阵列基板和对向基板。其中，阵列基板和对向基板之间充满液晶层，通过对盒工艺形成液晶盒(Cell)结构。
在阵列基板的衬底基板10上分布着若干个像素单元。图1为现有技术阵列基板上像素单元的剖面示意图。请参照图1，每一个像素单元包括：薄膜晶体管(TFT)20、像素电极41和公共电极43。
该薄膜晶体管20包括：栅极21、形成于栅极21上方的栅绝缘层22、形成于栅绝缘层22上方的有源层23，以及形成于有源层23上方的源极24和漏极25。一般情况下，栅极绝缘层22由SiNx材料制备。像素电极41和公共电极43一般由ITO材料制备，两者之间由钝化层42隔开。
像素电极41和漏极25之间，采用有机膜(Organic layer)30做绝缘层。采用有机膜绝缘层，好处在于其绝缘性能较无机绝缘层(一般由SiNx材料制备)更好，且其容易形成较厚的膜层。一般情况下，SiNx绝缘层的厚度一般在0.2～0.6μm，而有机膜绝缘层的厚度可以达到2μm。漏极25和像素电极41之间绝缘层的厚度越大，源极/漏极(24、25)和像素电极41之间的距离越大，形成的耦合电容(Cpd)更小，显示的画面品质会更好。
为了使像素电极41与薄膜晶体管的漏极25电性连接，需要在有机膜绝缘层上形成过孔(Organic Via Hole)50。但是，由于有机膜绝缘层厚度较大，导致过孔50的深度深(可达2μm)，坡度大，容易出现过孔侧面搭接的导电材料断裂的情况。此外，过孔50的深度深、平坦度差，也会产生Rubbing Mura(通过棍去摩擦取向膜，mura[灰阶]不良)的情况。此外，当采用较大厚度的无机绝缘层时，同样会出现上述情况。
为了避免上述情况，现有技术采用直接降低过孔坡度的办法。图2为现有技术阵列基板上降低过孔坡度后的像素单元的结构示意图。请参照图2，通过工艺条件控制过孔坡度，可以缓解上述情况。但是，在过孔深度一定的前提下，要减小过孔坡度，就需要增加过孔尺寸，这需要过孔处空间尺寸足够大才行。实际上由于像素单元排列紧密，过孔空间尺寸有限，该降低过孔坡度的方法很难实现。
发明内容
(一)要解决的技术问题
鉴于上述技术问题，本发明提供了一种像素单元及其制备方法、阵列基板和显示装置，以低成本、高可行性地实现过孔坡度的降低。
(二)技术方案
根据本发明的一个方面，提供了一种像素单元。该像素单元包括：薄膜晶体管；绝缘层，形成于薄膜晶体管的上方，该绝缘层的预设位置形成过孔，以露出下方的薄膜晶体管的漏极；像素电极，形成于绝缘层的上方，其与薄膜晶体管的漏极在过孔处电性连接；以及第一垫高层和/或第二垫高层，形成于过孔的下方，将过孔垫高。
根据本发明的另一个方面，还提供了一种像素单元的制备方法。该制备方法包括：制作薄膜晶体管，其中，在与预设过孔位置相对应区域形成第一垫高层和/或第二垫高层；在薄膜晶体管上方形成绝缘层，在该绝缘层的预设过孔位置加工过孔，以露出下方的薄膜晶体管的漏极，第一垫高层和/或第二垫高层将过孔垫高；在绝缘层的上方制作像素电极，与薄膜晶体管的漏极在过孔处电性连接；其中，第一垫高层与薄膜晶体管的栅极同时形成且两者不电性连接，第二垫高层与薄膜晶体管的有源层同时形成且两者不电性连接。
根据本发明的再一个方面，还提供了一种阵列基板。该阵列基板包括：衬底基板；栅线，形成于衬底基板上；以及数据线，形成于衬底基板上，与栅线大体垂直；其中，由栅线和数据线之间限定出若干个像素区域，每个像素区域至少包含一上述的像素单元。
根据本发明的又一个方面，还提供了一种显示装置。该显示装置包括：上述的阵列基板。
(三)有益效果
从上述技术方案可以看出，本发明像素单元及其制备方法、阵列基板和显示装置具有以下有益效果：
(1)通过在有机膜过孔底部增加垫高层来降低过孔的坡度，降低像素电极与漏极搭接时导电材料断裂的风险；
(2)垫高层由工艺过程中未被刻蚀的栅极金属层和/或有源层构成，不会增加任何生产成本和工艺难度。
附图说明
图1为现有技术阵列基板上像素单元的剖面示意图；
图2为现有技术阵列基板上降低过孔坡度后的像素单元的结构示意图；
图3为根据本发明第一实施例像素单元的结构示意图；
图4为根据本发明第二实施例像素单元制备方法的流程图；
图5为根据本发明第三实施例阵列基板的俯视图。
【主要元件】
1-栅线；        2-数据线；
10-玻璃基板；
20-薄膜晶体管；
21-栅极；       22-栅绝缘层；
23-有源层；     24-源极；
25-漏极；
30-有机膜绝缘层；
41-像素电极；   43-公共电极
42-钝化层；
50-过孔；
51-第一垫高层； 52-第二垫高层。
具体实施方式
本发明通过在过孔底部增加垫高层来降低过孔的深度和坡度，进而降低像素电极与漏极搭接时导电材料断裂的风险，该垫高层由工艺过程中未被刻蚀的栅极金属层和/或有源层构成，不会增加任何生产成本和工艺难度。
以下结合具体实施例，并参照附图，对本发明进一步详细说明。需要说明的是，在附图或说明书描述中，附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。
一、第一实施例
在本实施例中，提供了一种像素单元。下面参照图3来详细说明本实施例像素单元的结构。需要明确的是，本实施例中定义的像素单元，并不包括栅线和数据线。该像素单元，在适当地设置栅线和数据线之后，可以用于形成普通的阵列基板，或者形成双栅型(Dual-gate)阵列基板。
图3为根据本发明第一实施例像素单元的结构示意图。请参照图3，本实施例像素单元包括：薄膜晶体管20、像素电极41和公共电极43。
该薄膜晶体管20为底栅型场效应晶体管，包括：栅极21、形成于栅极21上方的栅绝缘层22、形成于栅绝缘层22上方的有源层23，以及形成于有源层23上方的源极24和漏极25。其中，漏极延伸至预设的过孔位置的下方。
在薄膜晶体管20的上方，制备有机膜绝缘层30。像素电极41和公共电极43制备于有机膜绝缘层30上方，两者之间由钝化层42隔开。其中，像素电极41和/或公共电极43为透明电极，可以是ITO或IZO等透明导电材料的单层膜，或者为ITO或IZO等透明导电材料组成的复合膜。
在薄膜晶体管20和像素电极41之间的有机膜绝缘层30上，形成有过孔50。该过孔50呈倒圆台形状，其沿深度方向径向尺寸逐渐减小。像素电极41通过形成于过孔侧壁的导电材料跨接至薄膜晶体管的漏极(25)。
请参照图3，为了降低过孔的深度，在漏极和像素电极连接区域和栅绝缘层22之间，还包括：第一垫高层51和第二垫高层52。其中，该第一垫高层为在制备栅极过程中，在过孔位置的下方保留下来的栅极材料。并且，该第一垫高层51仅起到垫高的作用，与栅极21不电性连接。该第二垫高层52为在制备有源层过程中，在过孔位置的下方保留下来的有源层材料。同样，该第二垫高层仅起到垫高的作用，同样与有源层23不电性连接。
其中，第一垫高层51和第二垫高层52的形状可以根据需要进行设计，其可以为方形、圆形、椭圆形等等，只要在相应掩模板上设计上对应形状的图案即可。并且，第一垫高层51和第二垫高层52的形状可以相同，也可以不同。关于栅极21和有源层23的材料，可以在现有技术中进行合理选择，此处不再赘述。
需要特别注意的是，请参照图3，在栅绝缘层22和第二垫高层52之间形成有台阶，这是由于第一垫高层51和第二垫高层52形状相同，且第一垫高层51的径向尺寸大于第二垫高层52的径向尺寸所导致的，如此设计，可以缓解漏极的陡峭程度，避免其断线。
通过增加第一垫高层51和第二垫高层52，过孔底部膜层总厚度增加，过孔深度减小了，实际深度减小的大小与栅极材料层和有源层材料层总厚度相当。一般情况下，栅极材料层的厚度约0.35μm，有源层材料层的厚度约0.2μm，故过孔的深度可由2μm减小到1.45μm。由于过孔50的深度减小，过孔跨接处坡度相应减小，能有效降低像素电极与漏极搭接时断裂风险，也可以改善Array基板平坦度，减轻Rubbing Mura。
需要说明的是，本实施例中，为了尽可能减小过孔深度，本实施例在过孔50的下方同时增加了第一垫高层和第二垫高层。而在本发明其他实施例中，可以仅增加第一垫高层或第二垫高层，同样能够减小过孔的深度，只是过孔深度减小的幅度较小，但同样能够实现本发明。
此外，本领域技术人员应当了解，除了通过增加与栅极同时形成和第一点高程和与有源层同时形成的第二垫高层之外，还可以在过孔的下方单独制备垫高层，同样能够实现将过孔垫高，降低像素电极和漏极搭接时断裂风险的目的，其一并在本发明的保护范围之内。
二、第二实施例
在本实施例中，提供了实施例一所述像素单元的制备方法。图4为根据本发明第二实施例像素单元制备方法的流程图。请参照图3和图4，本实施例像素单元制备方法包括：
步骤A：在衬底基板上形成栅极21，以及与预设过孔位置相对应区域的第一垫高层51；
该步骤A具体包括：
子步骤A1：在衬底基板10上形成栅极材料层；
子步骤A2：由栅极材料层，通过构图工艺在预设栅极位置形成栅极21，在与预设过孔位置相对应区域的第一垫高层51；
在本子步骤中，构图工艺具体包括：
子分步骤A2a：在栅极材料层上形成光刻胶；
子分步骤A2b：采用栅极掩模板(Gate Mask)对光刻胶进行曝光、显影，使栅极位置和预设过孔位置相对应区域的光刻胶被保留；
该子分步骤中，使用的栅极掩模板与常规的栅极掩模板不一样。在常规的栅极掩模板中，曝光显影后，仅是栅极位置的光刻胶被保留。而本实施例采用的栅极掩模板中，曝光显影后，栅极位置和预设过孔位置相对应区域的光刻胶均被保留。
子分步骤A2c：以保留的光刻胶为掩模，对栅极材料层进行刻蚀，由于具有光刻胶保护，栅极位置和预设过孔位置相对应区域的栅极材料被保留，栅极位置的栅极材料构成栅极21，而预设过孔位置相对应区域的栅极材料构成第一垫高层51。并且，第一垫高层51与栅极21之间没有电性连接。
子分步骤A2d：去除剩余的光刻胶。
需要说明的是，本步骤中，除了栅极位置和预设过孔位置相对应区域之外，栅线、扇出区域等位置的栅极材料也会被保留，本领域技术人员应当非常清楚其原理和相应的工艺，此处不再赘述。
步骤B：在栅极21的上方形成栅极绝缘层22；
该形成栅极绝缘层的步骤与现有技术中相应的步骤一致，此处不再详细说明。
步骤C：在栅极绝缘层22上形成有源层23，以及与预设过孔位置相对应区域的第二垫高层52；
该步骤C具体包括：
子步骤C1：在栅极绝缘层22上沉积有源层材料层；
子步骤C2：由有源层材料层，通过构图工艺在预设有源层位置形成有源层23，在与预设过孔位置相对应区域的第二垫高层52；
在本子步骤中，构图工艺具体包括：
子分步骤C2a：在有源层材料层上形成光刻胶；
子分步骤C2b：采用有源层掩模板(Active Mask)对光刻胶进行曝光、显影，预设有源层位置和预设过孔位置相对应区域的光刻胶被保留；
该子分步骤中，使用的有源层掩模板与常规的有源层掩模板不一样。在常规的有源层掩模板中，曝光显影后，仅是预设有源层位置的光刻胶被保留。而本实施例采用的有源层掩模板中，曝光显影后，有源层位置和预设过孔位置相对应区域位置的光刻胶均被保留。
子分步骤C2c：以保留的光刻胶为掩模，对有源层材料层进行刻蚀，由于具有光刻胶保护，有源层位置和预设过孔位置相对应区域的有源材料被保留，有源层位置的有源材料构成有源层23，而预设过孔位置相对应区域的有源材料构成第二垫高层52，并且，第二垫高层52与有源层23之间没有电性连接；
子分步骤C2d：去除剩余的光刻胶。
步骤D：在有源层23上形成源极24和漏极25，完成薄膜晶体管的制备；
步骤E：形成有机膜绝缘层30，以及在该有机膜绝缘层上加工漏极区域相对应的过孔50；
步骤F：形成像素电极41、钝化层42和公共电极43，其中，像素电极41与漏极25在过孔50处电性连接；
该步骤F具体包括：
子步骤F1：沉积像素电极层；
如前所述，像素电极41可以是ITO或IZO等透明导电材料的单层膜，或者为ITO或IZO等透明导电材料组成的复合膜。而该沉积像素电极层的方法一般为磁控溅射法。
子步骤F2：通过构图工艺保留过孔位置、预设像素电极位置和两者搭接位置的像素电极材料，形成像素电极并实现其与薄膜晶体管20漏极的电性连接；
该构图工艺与子步骤A2和子步骤C2大体相同，此处不再重述。
需要说明的是，为了缓解漏极的陡峭程度，避免其断线，此处，第二垫高层52的径向尺寸小于第一垫高层51的径向尺寸。
由于具有第一垫高层51、栅极绝缘层22、第二垫高层52，过孔被垫高，过孔的深度和坡度减小。一般情况下，栅极材料层的厚度约0.35μm，有源层材料层的厚度约0.2μm，故过孔深度可由2μm减小到1.45μm。因此，像素电极和过孔位置之间的材料与有机膜绝缘层结合力较好，从而降低像素电极与漏极搭接时导电材料断裂的风险。
子步骤F3：形成钝化层42和公共电极43，像素单元制备完成。
本实施例中，通过第一垫高层51和第二垫高层52垫高过孔底部，减小过孔深度和坡度，能有效降低像素电极与漏极搭接时断裂风险，也可以改善阵列基板平坦度，减轻Rubbing Mura。同时，在原工艺流程的基础上，仅需更换两块掩模板-栅极掩模板(Gate Mask)和有源层掩模板(ActiveMask)即可，不用更改其他的工艺流程，不会增加任何生产成本和工艺难度，更易于产业界所接受。
需要特别说明的是，本实施例中，除非特别描述或必须依序发生的步骤，步骤的顺序并无限制于以上所列且可根据需要变化或重新安排。
三、第三实施例
在本实施例中，提供了一种阵列基板。图5为根据本发明第三实施例阵列基板的俯视图。为清楚表述本实施例起见，省略了像素电极上方的钝化层和公共电极。
请参照图5，该阵列基板包括：玻璃基板；栅线1；形成于玻璃基板上；以及数据线2，形成于玻璃基板上，与栅线1大体垂直。其中，由栅线1和数据线2之间限定出若干个像素区域。每个像素区域包括实施例一所述的，如图3所示的像素单元。
在该像素单元中，薄膜晶体管的栅极与所述栅线连接，所述薄膜晶体管的源极与所述数据线连接。
作为本实施例的一种阵列基板，可以为如下阵列基板：在阵列基板上，每行的多个像素单元的上方和下方均设置有栅线，每个像素单元的左侧和右侧均设置有数据线，且每相邻两行的像素单元之间仅设置有一条栅线，每相邻两列像素单元之间设置有一条数据线。与现有技术中普通的阵列基板相比，其不同之处在于，其像素单元为本发明第一实施例所述的像素单元。
作为本实施例的另一种阵列基板，该阵列基板，可以具体为：在阵列基板上，每行的多个像素单元的上方和下方均设置有栅线，且每相邻两行所述像素单元之间设置有两条栅线；在每列像素单元的左侧或右侧设置有数据线，且每相邻两条数据线之间包括两列所述像素单元。此为在ADS显示模式基础上实现Dual-gate结构的阵列基板，其与现有技术中普通的阵列基板相比，其不同之处在于，其像素单元为本发明第一实施例所述的像素单元。
四、第四实施例
在本实施例中，提供了一种显示装置。该显示装置包括：阵列基板；对向基板，与阵列基板对向设置；以及液晶层，填充于阵列基板和对向基板之间。其中，该阵列基板为第三实施例所述的阵列基板，该阵列基板和对向基板其中之一上具有彩膜。
五、第五实施例
在本实施例中，提供了一种阵列基板。该阵列基板与第三实施例阵列基板的区别在于，其是采用OLED技术的阵列基板。具体而言，在像素单元中，公共电极和像素电极之间不是由钝化层隔开，而是具有有机发光层。在公共电极和像素电极提供电压的情况下，该有机发光层可以发出预设色彩和灰度的光。关于过孔的内容，可以参照第一实施例的内容；关于有机发光层的内容，可以参考现有技术的相关文献，此处均不再赘述。
六、第六实施例
在本实施例中，提供了一种显示装置。该显示装置包括：阵列基板，为第五实施例的阵列基板；以及盖板，固定于所述阵列基板的上方。关于盖板的内容，可以参考现有技术的相关文献，此处不再赘述。
至此，已经结合附图对本发明多个实施例进行了详细描述。依据以上描述，本领域技术人员应当对本发明像素单元及其制备方法、阵列基板和显示装置有了清楚的认识。
此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：
(1)对于由SiNx材料制备的绝缘层同样应用于本发明；
(2)在阵列基板中，还可以采用玻璃基板之外的其他透明衬底基板；
(3)除了通过增加与栅极同时形成和第一点高程和与有源层同时形成的第二垫高层之外，还可以在过孔的下方单独制备垫高层；
(4)本文可提供包含特定值的参数的示范，但这些参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应值；
(5)实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本发明的保护范围。
此外，上述实施例中的技术内容可基于设计及可靠度的考虑，彼此混合搭配使用或与混合搭配使用，同样应当在本发明的保护范围之内。
综上所述，本发明在过孔底部增加栅极材料层和有源层材料层做垫高层(独立结构，不与薄膜晶体管的栅极和有源层连接)，垫高过孔底部高度，从而减小有机膜过孔深度，能够有效降低像素电极与漏极搭接时断裂风险，改善阵列基板平坦度，减轻Rubbing Mura。本发明在有效提高产品品质的同时不会增加任何生产成本和工艺难度，具有较好的推广应用价值。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种像素单元，其特征在于，包括：
薄膜晶体管；
绝缘层，形成于所述薄膜晶体管的上方，该绝缘层的预设位置形成过孔，以露出下方的薄膜晶体管的漏极；
像素电极，形成于所述绝缘层的上方，所述像素电极与薄膜晶体管的漏极在所述过孔处电性连接；以及
第一垫高层和/或第二垫高层，形成于所述过孔的下方，将所述过孔垫高。
2.根据权利要求1所述的像素单元，其特征在于，所述薄膜晶体管为底栅型场效应晶体管，包括：
栅极；
形成于所述栅极上方的栅绝缘层；
形成于所述栅绝缘层上方的有源层；以及
形成于所述有源层上方的源极和漏极；
其中，所述第一垫高层为在制备所述栅极过程中，在过孔位置下方保留下来的栅极材料，其与所述栅极不电性连接；所述第二垫高层为在制备所述有源层过程中，在过孔位置下方保留下来的有源层材料，其与所述有源层不电性连接。
3.根据权利要求1所述的像素单元，其特征在于，所述第一垫高层和第二垫高层的形状为以下形状中的一种：方形、圆形和椭圆形。
4.根据权利要求1所述的像素单元，其特征在于，所述第一垫高层和第二垫高层的形状相同或不同。
5.根据权利要求4所述的像素单元，其特征在于，所述第一垫高层和第二垫高层的形状相同，且所述第二垫高层的径向尺寸小于所述第一垫高层的径向尺寸。
6.根据权利要求1所述的像素单元，其特征在于，所述过孔呈倒圆台形状，其沿深度方向径向尺寸逐渐减小；
其中，所述像素电极通过形成于过孔侧壁的导电材料跨接至薄膜晶体管的漏极。
7.根据权利要求1所述的像素单元，其特征在于，所述绝缘层为：有机膜绝缘层或无机绝缘层。
8.一种像素单元的制备方法，其特征在于，包括：
制作薄膜晶体管，其中，在与预设过孔位置相对应区域形成第一垫高层和/或第二垫高层；
在所述薄膜晶体管上方形成绝缘层，在该绝缘层的预设过孔位置加工过孔，以露出下方的薄膜晶体管的漏极，所述第一垫高层和/或第二垫高层将该过孔垫高；
在所述绝缘层的上方制作像素电极，与薄膜晶体管的漏极在所述过孔处电性连接。
9.根据权利要求8所述的制备方法，其特征在于，所述第一垫高层与薄膜晶体管的栅极同时形成且两者不电性连接；第二垫高层与薄膜晶体管的有源层同时形成且两者不电性连接。
10.根据权利要求9所述的制备方法，其特征在于，所述制作薄膜晶体管的步骤包括：
步骤A：在衬底基板上形成栅极和第一垫高层；
步骤B：在所述栅极的上方形成栅极绝缘层；
步骤C：在所述栅极绝缘层上形成有源层和第二垫高层；以及
步骤D：在所述有源层上形成源极和漏极，从而完成薄膜晶体管的制备。
11.根据权利要求10所述的制备方法，所述步骤A包括：
子步骤A1：在衬底基板上形成栅极材料层；以及
子步骤A2：由栅极材料层，通过构图工艺在预设栅极位置形成栅极，在与预设过孔位置相对应区域的第一垫高层。
12.根据权利要求11所述的制备方法，其特征在于，所述子步骤A2包括：
子分步骤A2a：在栅极材料层上形成光刻胶；
子分步骤A2b：采用栅极掩模板对光刻胶进行曝光、显影，使栅极位置和预设过孔位置相对应区域的光刻胶被保留；
子分步骤A2c：以保留的光刻胶为掩模，对栅极材料层进行刻蚀，栅极位置和预设过孔位置相对应区域的栅极材料被保留，其中，栅极位置的栅极材料构成栅极，预设过孔位置相对应区域的栅极材料构成第一垫高层；以及
子分步骤A2d：去除剩余的光刻胶。
13.根据权利要求10所述的制备方法，所述步骤C包括：
子步骤C1：在栅极绝缘层上沉积有源层材料层；以及
子步骤C2：由有源层材料层，通过构图工艺在预设有源层位置形成有源层，在与预设过孔位置相对应区域的第二垫高层。
14.根据权利要求13所述的制备方法，其特征在于，所述子步骤C2包括：
子分步骤C2a：在有源层材料层上形成光刻胶；
子分步骤C2b：采用有源层掩模板对光刻胶进行曝光、显影，预设有源层位置和预设过孔位置相对应区域的光刻胶被保留；
子分步骤C2c：以保留的光刻胶为掩模，对有源层材料层进行刻蚀，有源层位置和预设过孔位置相对应区域的有源材料被保留，有源层位置的有源材料构成有源层，而预设过孔位置相对应区域的有源材料构成第二垫高层；以及
子分步骤C2d：去除剩余的光刻胶。
15.一种阵列基板，其特征在于，包括：
衬底基板；
栅线，形成于所述衬底基板上；以及
数据线，形成于所述衬底基板上，与所述栅线大体垂直；
其中，由所述栅线和数据线之间限定出若干个像素区域，每个像素区域至少包含一权利要求1至7中任一项所述的像素单元。
16.一种显示装置，其特征在于，包括：
阵列基板，其为权利要求15所述的阵列基板。
17.根据权利要求16所述的显示装置，其特征在于，还包括：
对向基板，与所述阵列基板对向设置；以及
液晶层，填充于所述阵列基板和对向基板之间；
其中，所述像素单元还包括：公共电极，制备于所述像素电极的上方，所述公共电极和像素电极之间由钝化层隔开。
18.根据权利要求16所述的显示装置，其特征在于，还包括：
盖板，盖设于所述阵列基板的上方；
其中，所述像素单元还包括：公共电极，制备于所述像素电极的上方，有机发光层位于像素电极和公共电极之间。
CN201510173322.0A 2015-04-13 2015-04-13 像素单元及其制备方法、阵列基板和显示装置 Pending CN104867939A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510173322.0A CN104867939A (zh) 2015-04-13 2015-04-13 像素单元及其制备方法、阵列基板和显示装置
PCT/CN2015/088509 WO2016165264A1 (zh) 2015-04-13 2015-08-31 像素单元及其制备方法、阵列基板和显示装置
US15/105,032 US10332917B2 (en) 2015-04-13 2015-08-31 Pixel unit and method for producing the same, array substrate and display apparatus
EP15866400.3A EP3270416A4 (en) 2015-04-13 2015-08-31 Pixel unit and preparation method therefor, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510173322.0A CN104867939A (zh) 2015-04-13 2015-04-13 像素单元及其制备方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN104867939A true CN104867939A (zh) 2015-08-26

Family

ID=53913656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510173322.0A Pending CN104867939A (zh) 2015-04-13 2015-04-13 像素单元及其制备方法、阵列基板和显示装置

Country Status (4)

Country Link
US (1) US10332917B2 (zh)
EP (1) EP3270416A4 (zh)
CN (1) CN104867939A (zh)
WO (1) WO2016165264A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016165264A1 (zh) * 2015-04-13 2016-10-20 京东方科技集团股份有限公司 像素单元及其制备方法、阵列基板和显示装置
CN106601755A (zh) * 2017-01-10 2017-04-26 北京理工大学 一种避免像素电极open的结构设计及其制备工艺
CN106597769A (zh) * 2016-12-28 2017-04-26 深圳市华星光电技术有限公司 一种阵列基板及其制造方法
CN108121124A (zh) * 2017-12-26 2018-06-05 深圳市华星光电半导体显示技术有限公司 Coa型阵列基板及显示面板
WO2018196403A1 (zh) * 2017-04-25 2018-11-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109213372A (zh) * 2018-08-17 2019-01-15 京东方科技集团股份有限公司 一种触控面板及其制备方法、触控装置
CN110675744A (zh) * 2019-11-11 2020-01-10 昆山国显光电有限公司 显示面板和显示装置
CN110718180A (zh) * 2019-11-15 2020-01-21 京东方科技集团股份有限公司 一种显示基板及其制造方法
CN110797380A (zh) * 2019-11-06 2020-02-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110828485A (zh) * 2019-11-19 2020-02-21 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
WO2020082472A1 (zh) * 2018-10-23 2020-04-30 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
CN112928124A (zh) * 2019-12-06 2021-06-08 群创光电股份有限公司 连接结构及包括其的显示装置
CN113327944A (zh) * 2021-06-02 2021-08-31 福建华佳彩有限公司 一种tft基板及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109656069A (zh) 2017-10-11 2019-04-19 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN113451330B (zh) * 2020-03-25 2024-08-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050019969A1 (en) * 2003-06-16 2005-01-27 Chang Won-Kie Method for manufacturing thin film transistor array panel
CN101408820A (zh) * 2008-11-17 2009-04-15 友达光电股份有限公司 触控显示面板
CN101963729A (zh) * 2010-06-08 2011-02-02 友达光电股份有限公司 显示面板
CN102346340A (zh) * 2010-08-03 2012-02-08 胜华科技股份有限公司 液晶显示面板
CN103107135A (zh) * 2013-02-19 2013-05-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
CN101344697B (zh) * 2008-08-29 2010-04-21 友达光电股份有限公司 像素结构及液晶显示面板
TWI383232B (zh) 2009-03-19 2013-01-21 Au Optronics Corp 薄膜電晶體陣列基板
KR101256545B1 (ko) * 2009-08-05 2013-04-19 엘지디스플레이 주식회사 횡전계 모드 반사투과형 액정표시장치
CN102148195B (zh) * 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2013080261A1 (ja) 2011-11-30 2013-06-06 パナソニック株式会社 表示パネル及び表示パネルの製造方法
TWI479232B (zh) * 2012-06-28 2015-04-01 Innocom Tech Shenzhen Co Ltd 顯示器
CN103048838B (zh) 2012-12-13 2015-04-15 北京京东方光电科技有限公司 一种阵列基板、液晶显示面板及驱动方法
CN104867939A (zh) 2015-04-13 2015-08-26 合肥京东方光电科技有限公司 像素单元及其制备方法、阵列基板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050019969A1 (en) * 2003-06-16 2005-01-27 Chang Won-Kie Method for manufacturing thin film transistor array panel
CN101408820A (zh) * 2008-11-17 2009-04-15 友达光电股份有限公司 触控显示面板
CN101963729A (zh) * 2010-06-08 2011-02-02 友达光电股份有限公司 显示面板
CN102346340A (zh) * 2010-08-03 2012-02-08 胜华科技股份有限公司 液晶显示面板
CN103107135A (zh) * 2013-02-19 2013-05-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332917B2 (en) 2015-04-13 2019-06-25 Boe Technology Croup Co., Ltd. Pixel unit and method for producing the same, array substrate and display apparatus
WO2016165264A1 (zh) * 2015-04-13 2016-10-20 京东方科技集团股份有限公司 像素单元及其制备方法、阵列基板和显示装置
CN106597769A (zh) * 2016-12-28 2017-04-26 深圳市华星光电技术有限公司 一种阵列基板及其制造方法
CN106601755A (zh) * 2017-01-10 2017-04-26 北京理工大学 一种避免像素电极open的结构设计及其制备工艺
US11201178B2 (en) 2017-04-25 2021-12-14 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and display device
WO2018196403A1 (zh) * 2017-04-25 2018-11-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108121124B (zh) * 2017-12-26 2020-09-04 深圳市华星光电半导体显示技术有限公司 Coa型阵列基板及显示面板
CN108121124A (zh) * 2017-12-26 2018-06-05 深圳市华星光电半导体显示技术有限公司 Coa型阵列基板及显示面板
CN109213372A (zh) * 2018-08-17 2019-01-15 京东方科技集团股份有限公司 一种触控面板及其制备方法、触控装置
CN109213372B (zh) * 2018-08-17 2022-02-25 京东方科技集团股份有限公司 一种触控面板及其制备方法、触控装置
WO2020082472A1 (zh) * 2018-10-23 2020-04-30 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
CN110797380A (zh) * 2019-11-06 2020-02-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110675744A (zh) * 2019-11-11 2020-01-10 昆山国显光电有限公司 显示面板和显示装置
CN110718180A (zh) * 2019-11-15 2020-01-21 京东方科技集团股份有限公司 一种显示基板及其制造方法
CN110828485A (zh) * 2019-11-19 2020-02-21 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN112928124A (zh) * 2019-12-06 2021-06-08 群创光电股份有限公司 连接结构及包括其的显示装置
CN113327944A (zh) * 2021-06-02 2021-08-31 福建华佳彩有限公司 一种tft基板及其制造方法

Also Published As

Publication number Publication date
US20170141132A1 (en) 2017-05-18
EP3270416A4 (en) 2018-12-12
WO2016165264A1 (zh) 2016-10-20
EP3270416A1 (en) 2018-01-17
US10332917B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
CN104867939A (zh) 像素单元及其制备方法、阵列基板和显示装置
CN103454819B (zh) 用于液晶显示器的阵列基板及其制造方法
CN103353683B (zh) 一种阵列基板以及包括该阵列基板的显示装置
CN104216183B (zh) 一种阵列基板及其制备方法、显示装置
WO2014190727A1 (zh) 阵列基板及其制造方法、显示装置
KR102081599B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN107357105A (zh) 一种阵列基板、显示面板、显示装置
CN104880873B (zh) 像素结构、显示面板和像素结构的制作方法
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN105159001A (zh) 阵列基板及其制造方法、显示面板以及显示装置
KR20170054844A (ko) 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법
WO2016074254A1 (zh) 液晶显示面板及液晶显示面板的制造方法
WO2013104300A1 (zh) 阵列基板及包括该阵列基板的显示装置
WO2013139192A1 (zh) 触摸液晶显示装置、液晶显示面板及上部基板
CN101644863A (zh) Tft-lcd像素结构及其制造方法
CN104793420A (zh) 阵列基板及制作方法、显示装置
KR20140025081A (ko) 액정 표시 장치 및 그 제조 방법
CN103744222A (zh) 彩色滤光片、制作方法及显示装置
CN102790051B (zh) 阵列基板及其制备方法、显示装置
CN103698955A (zh) 像素单元、阵列基板及其制造方法和显示装置
CN104752444A (zh) 显示基板及其制备方法、显示面板和显示装置
CN102012574A (zh) 液晶面板和液晶显示基板的制造方法
KR20130104429A (ko) 액정 표시 장치 및 이의 제조 방법
CN102466936A (zh) 阵列基板、液晶显示器及阵列基板的制造方法
CN104795405B (zh) 一种阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150826

RJ01 Rejection of invention patent application after publication