[go: up one dir, main page]

CN104866803A - 一种指纹信息检测电路 - Google Patents

一种指纹信息检测电路 Download PDF

Info

Publication number
CN104866803A
CN104866803A CN201410058276.5A CN201410058276A CN104866803A CN 104866803 A CN104866803 A CN 104866803A CN 201410058276 A CN201410058276 A CN 201410058276A CN 104866803 A CN104866803 A CN 104866803A
Authority
CN
China
Prior art keywords
unit
port
oxide
reset
semiconductor field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410058276.5A
Other languages
English (en)
Other versions
CN104866803B (zh
Inventor
程泰毅
赵祥桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silead Inc
Original Assignee
Silead Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silead Inc filed Critical Silead Inc
Priority to CN201410058276.5A priority Critical patent/CN104866803B/zh
Priority to US14/443,342 priority patent/US9542587B2/en
Priority to PCT/CN2014/076489 priority patent/WO2015123921A1/zh
Publication of CN104866803A publication Critical patent/CN104866803A/zh
Priority to US15/384,041 priority patent/US9922230B2/en
Application granted granted Critical
Publication of CN104866803B publication Critical patent/CN104866803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/228—Circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00392—Modifications for increasing the reliability for protection by circuit redundancy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

本发明涉及芯片设计，公开了一种指纹信息检测电路。本发明包含复位单元、反馈单元、放大单元与源跟随单元；复位单元与反馈单元、放大单元均相连，反馈单元与放大单元相连，放大单元与源跟随单元相连；复位单元内置的复位管导通时存储电荷，并对反馈单元复位；复位管截止时，将存储的电荷注入反馈单元与放大单元；反馈单元接收电荷，并在检测到指纹信息时将产生的第二电压信号输出至源跟随单元；放大单元将接收的信号进行放大后输出至源跟随单元；源跟随单元将接收到的信号进行电平平移后输出第一电压信号，该第一电压信号携带检测的指纹信息。本发明使得电路占用芯片的面积得到减小，节约芯片成本。

Description

一种指纹信息检测电路
技术领域
本发明涉及芯片设计，特别涉及一种指纹信息检测电路。
背景技术
对个人信息进行鉴别和识别的生物特征通常是通过生理特征（比如，头发、指纹、血液等）来实现的。在选择使用何种生理特征时，会从不同方面进行折中考虑，如生产成本、加工难易程度、可靠性、舒适性等。而在这其中，指纹是最可靠的特征。虽然它的特性独具一格，但是在个人消费市场，对指纹的应用还不是很成熟，一方面受生产设计的影响，另一方面也受高成本因素的限制。
目前，指纹感应器件使用的原理主要涉及光学、集成压力、电容等。其中，光学成像的指纹识别单元制约其应用的因素是制造出来的体积比较大，并要求表面保持干净；集成压力感应单元的主要限制因素是非主流技术带来的超高成本；而基于电容感应单元方式的指纹检测电路可以很好的规避前两种方式的缺点，其一般的电路结构如图1所示，包含信号输入单元、复位单元、放大单元、反馈单元与源跟随单元。
在图1中，101为信号输入单元，102为复位单元，103为放大单元，104为反馈单元，105为源跟随单元。
但是，上述电路所占用的芯片面积较大，增加了芯片的成本。
另外，复位单元产生的时钟馈通效应与电荷注入效应影响电路输出的电压信号，即影响指纹检测的结果。
发明内容
本发明的目的在于提供一种指纹信息检测电路，提高复位管的利用率，使得电路占用芯片的面积得到减小，节约芯片的成本；同时，纯化电荷来源。
为解决上述技术问题，本发明提供了一种指纹信息检测电路，包含放大单元与源跟随单元；所述放大单元与所述源跟随单元相连；所述放大单元将接收的信号进行放大后输出至所述源跟随单元；所述源跟随单元将接收到的信号进行电平平移后输出第一电压信号，其中，所述第一电压信号携带检测的指纹信息；还包含复位单元、反馈单元；
其中，所述反馈单元在检测到指纹信息时将产生的第二电压信号输出至所述源跟随单元；
所述复位单元与所述反馈单元、所述放大单元均相连；所述反馈单元与所述放大单元相连；所述复位单元的输入端用于输入复位信号；
所述复位信号为高电平时，所述复位单元内置的复位管导通并存储电荷，同时对所述反馈单元进行复位；所述复位信号由高电平切换为低电平时，所述复位管截止，并将存储的电荷注入至所述反馈单元与所述放大单元；
所述反馈单元接收所述电荷，并在检测到指纹信息时将所述第二电压信号输出至所述源跟随单元。
本发明实施方式相对于现有技术而言，是通过复位单元内置的复位管产生注入电荷，不需要另外增设输入单元来单独产生注入电荷。具体地说，本发明中的指纹信息检测电路包含放大单元、源跟随单元、复位单元与反馈单元；复位单元与反馈单元、放大单元均相连，反馈单元与放大单元相连，放大单元与源跟随单元相连，复位单元的输入端用于输入复位信号；其中，反馈单元在检测到指纹信息时将产生的第二电压信号输出至源跟随单元，放大单元将接收的信号进行放大后输出至源跟随单元，源跟随单元将接收到的信号进行电平平移后输出第一电压信号，该第一电压信号携带检测的指纹信息。关键在于，复位信号为高电平时，复位单元内置的复位管导通，此时，反馈单元无存储电荷，即复位管对反馈单元进行复位；于此同时，复位管在导通时形成一个平板电容，储存电荷；而当复位信号由高电平切换为低电平时，复位管截止，并将存储的电荷注入至反馈单元与放大单元；反馈单元接收电荷作为反馈单元储存的原始电荷，同时产生原始的第三电压信号，并且在检测到指纹信息时将产生的第二电压信号输出至源跟随单元。本发明正是利用复位管截止时将电荷注入反馈单元，而不是另外增设输入单元来单独产生电荷以注入反馈单元，从而提高复位管的利用率，使得指纹检测电路占用芯片的面积得到减小，节约芯片的成本。另外，在芯片中，复位单元还可置于反馈单元的下方，使得指纹信息检测电路占用芯片的面积得到进一步减小，进一步节约芯片成本。同时，注入反馈单元的电荷全部来自复位管储存的电荷，纯化了注入到反馈单元的电荷来源。
另外，所述复位单元包含第一反相器、第二反相器、第三反相器与第一N沟道金属-氧化物-半导体场效应晶体管；
所述第一反相器的输入端为所述复位单元的输入端，输出端与所述第二反相器的输入端相连；
所述第二反相器的输出端与所述第三反相器的输入端相连；
所述第三反相器的输出端与所述第一N沟道金属-氧化物-半导体场效应晶体管的栅极相连；
所述第一N沟道金属-氧化物-半导体场效应晶体管的源极与漏极相连，其中，所述漏极为所述复位单元的第一输出端口；
所述复位管的第一端口与所述复位单元的第一输出端口相连，第二端口为所述复位单元的第二输出端口，第三端口与所述第二反相器的输出端相连。
其中，所述复位管为所述第二N沟道金属-氧化物-半导体场效应晶体管；
所述第二N沟道金属-氧化物-半导体场效应晶体管的源极为所述复位管的第一端口；所述第二N沟道金属-氧化物-半导体场效应晶体管的漏极为所述复位管的第二端口；所述第二N沟道金属-氧化物-半导体场效应晶体管的栅极为所述复位管的第三端口。
所述复位管的沟道宽度为所述第一N沟道金属-氧化物-半导体场效应晶体管的沟道宽度的两倍。
按照上述连接，在输入复位信号时，复位管产生时钟馈通效应且因时钟馈通产生的电荷量为
Qclk1＝Vclk1W1Cov，
其中，Vclk1为复位管的时钟电压，W1为复位管的沟道宽度，Cov为单位宽度的交叠电容。
同时，第一N沟道金属-氧化物-半导体场效应晶体管吸收复位管因时钟馈通产生的电荷。第一N沟道金属-氧化物-半导体场效应晶体管因时钟馈通吸收的电荷量为
Qclk2＝Vclk22W2Cov，
其中，Vclk2为第一N沟道金属-氧化物-半导体场效应晶体管的时钟电压，Vclk2是Vclk1经过第三反相器得到的，二者相位相反，W2为第一N沟道金属-氧化物-半导体场效应晶体管的沟道宽度，Cov为单位宽度的交叠电容。
复位管的沟道宽度为第一N沟道金属-氧化物-半导体场效应晶体管的沟道宽度的两倍，即W1＝2W2，所以，复位管因时钟馈通产生的电荷被第一N沟道金属-氧化物-半导体场效应晶体管因时钟馈通全部吸收，使得消除了因时钟馈通产生的电荷，使得注入反馈单元的电荷全部来自复位管储存的电荷，纯化了注入到反馈单元的电荷来源。
另外，所述反馈单元接地。这样，在手指触摸时手指所携带的静电被导至大地，使得可以避免因手指所携带的静电导致与反馈单元相连的复位单元、放大单元、源跟随单元被静电击穿。
另外，所述反馈单元包含第一电容、第二电容与第三电容；
所述第一电容的正极与所述反馈单元的第一端口相连，负极与所述反馈单元的第二端口相连；
其中，所述反馈单元的第一端口与所述复位单元的第一输出端口相连，所述反馈单元的第二端口与所述复位单元的第二输出端口相连；
所述第二电容的正极与所述反馈单元的第一端口相连，负极接地；
所述第三电容的正极与所述反馈单元的第二端口相连，负极接地。
这是无手指触摸时反馈单元的组成，当手指触摸时反馈单元还包含第四电容、第五电容、第六电容与电阻；
所述第四电容的正极与所述反馈单元的第一端口相连，负极与所述第五电容的正极相连；
所述第五电容的负极与所述反馈单元的第二端口相连；
所述第六电容的正极与所述第四电容的负极相连，所述第六电容的负极接地；
所述电阻一端与所述第五电容的正极相连，另一端接地。
这样，第一电容与指纹到反馈单元的距离呈非线性，使得反馈单元因检测到指纹信息产生的第二电压信号可以精确地反映指纹到反馈单元的距离，最终使得指纹检测电路输出的第一电压信号可以更精确地反映指纹到反馈单元的距离。
附图说明
图1是根据现有技术中的指纹信息检测电路的示意图；
图2是根据本发明第一实施方式的指纹信息检测电路的示意图；
图3是根据本发明第二实施方式的没有检测到指纹信息时的指纹信息检测电路的示意图；
图4是根据本发明第二实施方式的检测到指纹信息时的指纹信息检测电路的示意图；
图5是根据本发明第二实施方式的内极板、外极板与地环的第一结构俯视图；
图6是根据本发明第二实施方式的内极板、外极板与地环的第二结构俯视图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解的是，在本发明的各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
本发明的第一实施方式涉及一种指纹信息检测电路，具体结构如图2所示，包含：复位单元、放大单元、反馈单元与源跟随单元。
其中，反馈单元在检测到指纹信息时将产生的第二电压信号输出至源跟随单元。
如图2所示，复位单元与反馈单元、放大单元均相连；反馈单元与放大单元相连；放大单元与源跟随单元相连；复位单元的输入端用于输入复位信号。
复位信号为高电平时，复位单元内置的复位管导通并存储电荷，同时将反馈单元进行复位。具体地说，复位管导通时，反馈单元无存储电荷，即复位管对反馈单元进行复位，反馈单元储存的电荷清零；同时，复位管在导通时形成一个平板电容，储存电荷。
复位信号由高电平切换为低电平时，复位管截止，并将存储的电荷注入至反馈单元与放大单元。
反馈单元接收电荷，并在检测到指纹信息时将第二电压信号输出至源跟随单元。具体地说，反馈单元接收复位管的注入电荷作为反馈单元储存的原始电荷，同时产生原始的第三电压信号，这是没有检测到指纹信息时产生的电压信号；反馈单元在检测到指纹信息时将产生的第二电压信号输出至源跟随单元。
源跟随单元将接收到的信号进行电平平移后输出第一电压信号，该第一电压信号携带检测的指纹信息。
另外，放大单元将接收的信号进行放大后输出至源跟随单元。具体地说，放大单元接收电荷时输入电压信号发生变化，放大单元将改变后的输入电压信号进行放大后输出至源跟随单元。而且，经放大后的输出电压信号与第二电压信号相同。
与现有技术相比，本实施方式不但利用反馈单元的复位管对反馈单元进行复位，而且，还利用复位管产生注入电荷，而不需要另外增设输入单元来单独产生注入电荷，从而提高了复位管的利用率，使得指纹检测电路占用芯片的面积得到减小，节约芯片的成本。另外，在芯片中，复位单元还可置于反馈单元的下方，使得指纹信息检测电路占用芯片的面积得到进一步减小，进一步节约芯片成本。同时，注入反馈单元的电荷全部来自复位管储存的电荷，纯化了注入到反馈单元的电荷来源。
值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
本发明的第二实施方式涉及一种指纹信息检测电路。第二实施方式在第一实施方式的基础上作了进一步细化，给出了复位单元、反馈单元、放大单元与源跟随单元的具体结构，具体电路结构如图3、图4所示。
其中，图3是没有检测到指纹信息时的指纹信息检测电路的示意图，图4是检测到指纹信息时的指纹信息检测电路的示意图，图3与图4的区别仅在于反馈单元在检测到指纹信息时发生了改变。
在图3、图4中，201为复位单元，2011为第一反相器，2012为第二反相器，2013为第三反相器，2014为第一N沟道金属-氧化物-半导体场效应晶体管；202为反馈单元，2021为第一电容，2022为第二电容，2013为第三电容；103为放大单元，1031为第一P沟道金属-氧化物-半导体场效应晶体管，1032为第二P沟道金属-氧化物-半导体场效应晶体管，1033为第三N沟道金属-氧化物-半导体场效应晶体管，1034为第四N沟道金属-氧化物-半导体场效应晶体管；105为源跟随单元，1051为源跟随器，1052为开关。
在图4中，2024为第四电容，2025为第五电容，2026为第六电容，2027为电阻。
首先，介绍复位单元的具体结构。复位单元除了包含复位管外，还包含第一反相器、第二反相器、第三反相器与第一N沟道金属-氧化物-半导体场效应晶体管。
第一反相器的输入端为复位单元的输入端，输出端与第二反相器的输入端相连；第二反相器的输出端与第三反相器的输入端相连；第三反相器的输出端与第一N沟道金属-氧化物-半导体场效应晶体管的栅极相连；第一N沟道金属-氧化物-半导体场效应晶体管的源极与漏极相连，其中，漏极为复位单元的第一输出端口；复位管的第一端口与复位单元的第一输出端口相连，第二端口为复位单元的第二输出端口，第三端口与第二反相器的输出端相连。
其中，复位管为第二N沟道金属-氧化物-半导体场效应晶体管；第二N沟道金属-氧化物-半导体场效应晶体管的源极为所述复位管的第一端口；第二N沟道金属-氧化物-半导体场效应晶体管的漏极为复位管的第二端口；第二N沟道金属-氧化物-半导体场效应晶体管的栅极为所述复位管的第三端口。
而且，复位管的沟道宽度为第一N沟道金属-氧化物-半导体场效应晶体管的沟道宽度的两倍。
按照上述连接，在输入复位信号时，复位管产生时钟馈通效应且因时钟馈通产生的电荷量为
Qclk1＝Vclk1W1Cov，
其中，Vclk1为复位管的时钟电压，W1为复位管的沟道宽度，Cov为单位宽度的交叠电容。
同时，第一N沟道金属-氧化物-半导体场效应晶体管吸收复位管因时钟馈通产生的电荷。第一N沟道金属-氧化物-半导体场效应晶体管因时钟馈通吸收的电荷量为
Qclk2＝Vclk22W2Cov，
其中，Vclk2为第一N沟道金属-氧化物-半导体场效应晶体管的时钟电压，Vclk2是Vclk1经过第三反相器得到的，二者相位相反，即Vclk2=-Vclk1。W2为第一N沟道金属-氧化物-半导体场效应晶体管的沟道宽度，Cov为单位宽度的交叠电容。
由于复位管的沟道宽度为第一N沟道金属-氧化物-半导体场效应晶体管的沟道宽度的两倍，即W1＝2W2，所以，
Qclk1+Qclk2=0，
即复位管因时钟馈通产生的电荷被第一N沟道金属-氧化物-半导体场效应晶体管因时钟馈通全部吸收，使得消除了复位管因时钟馈通产生的电荷，使得注入反馈单元的电荷全部来自复位管储存的电荷，纯化了注入到反馈单元的电荷来源。
值得一提的是，复位管在截止时产生时钟馈通效应，同时，在导通时产生注入电荷效应。在现有技术中，两者均给电路带来不利影响，而在本实施方式中，对注入电荷效应产生的电荷加以利用，使之注入放大单元与反馈单元。为了纯化注入到放大单元与反馈单元的电荷，利用第一N沟道金属-氧化物-半导体场效应晶体管将复位管因时钟馈通产生的电荷全部吸收掉，这样，不但减少了增设输入单元单独产生电荷的设计量，减小了指纹信息检测电路占用芯片的面积，还消除了时钟馈通产生的电荷带来的不利影响。
需要说明的是，复位管在导通时形成一个平板电容，储存的电荷总量为
Q1＝W1Leff1COX(VDD-Vi1-Vt1)，
其中，W1为复位管的沟道宽度，Leff1为复位管的有效沟道宽度，COX为复位管的栅氧化层厚度，VDD为第一工作电压，Vi1为第四N沟道金属-氧化物-半导体场效应晶体管建立的直流输入电平，Vt1为复位管的导通阈值电压。
复位管在截止时，复位管在导通时储存的电荷Q1通过第一端口、第二端口流出，即通过第二N沟道金属-氧化物-半导体场效应晶体管的源极、漏极流出，每路流出的电荷量各占电荷总量的二分之一。同时，第一N沟道金属-氧化物-半导体场效应晶体管导通，吸收复位管产生的部分注入电荷，吸收的电荷量为
Q2＝W2Leff2COX(VDD-Vi2-Vt2)，
其中，W2为第一N沟道金属-氧化物-半导体场效应晶体管的沟道宽度，Leff2为第一N沟道金属-氧化物-半导体场效应晶体管的有效沟道宽度，COX为第一N沟道金属-氧化物-半导体场效应晶体管的栅氧化层厚度，VDD为第一工作电压，Vi2为复位管截止时第四N沟道金属-氧化物-半导体场效应晶体管建立的直流输入电平，Vt2为第一N沟道金属-氧化物-半导体场效应晶体管的导通阈值电压。
值得一提的是，第一反相器、第二反相器与第三反相器均用于对接收的信号进行整形。若第三反相器的延时越短或者转换时间越短，第一N沟道金属-氧化物-半导体场效应晶体管吸收的电荷量越大；同时，若第二反相器的延时越短或者转换时间越短，复位管产生的电荷总量越多。
这样，复位管产生的注入电荷注入到放大单元与反馈单元的电荷量为
Q3＝Q1/2-Q2，
也就是说，注入到放大单元与反馈单元的电荷均来自复位管产生的注入电荷，电荷来源纯净。
接着，介绍反馈单元的具体结构。在本实施方式中，反馈单元接地。这样，在手指触摸时手指所携带的静电被导至大地，使得可以避免因手指所携带的静电导致与反馈单元相连的复位单元、放大单元、源跟随单元被静电击穿。
在没有检测到指纹信息时，指纹信息检测电路的示意图如图3所示，反馈单元包含第一电容、第二电容与第三电容。
第一电容的正极与反馈单元的第一端口相连，负极与反馈单元的第二端口相连；其中，反馈单元的第一端口与复位单元的第一输出端口相连，反馈单元的第二端口与复位单元的第二输出端口相连；第二电容的正极与反馈单元的第一端口相连，负极接地；第三电容的正极与所述反馈单元的第二端口相连，负极接地。
其中，第一电容为反馈单元的外极板与内极板之间的耦合电容，第二电容为外极板与地环之间的耦合电容，第三电容为内极板与地环之间的耦合电容。内极板、外极板与地环的结构可根据需要设计，内极板、外极板与地环的第一结构俯视图如图5所示，第二结构俯视图为如图6所示。本实施方式优选地选择图5所表示的内极板、外极板与地环的结构，这样，可以使得反馈单元对指纹纹路到反馈单元内置的第一电容的极板的距离更灵敏，静电保护效果更好。
在图5、图6中，501为内极板，502为外极板，503为地环。
检测到指纹信息时，指纹信息检测电路如图4所示，反馈单元还包含第四电容、第五电容、第六电容与电阻。
在图4中，第四电容的正极与反馈单元的第一端口相连，负极与第五电容的正极相连；第五电容的负极与反馈单元的第二端口相连；第六电容的正极与第四电容的负极相连，第六电容的负极接地；电阻一端与第五电容的正极相连，另一端接地。
其中，第四电容为反馈单元的外极板与手指之间的耦合电容，第五电容为内极板与手指之间的耦合电容，第六电容为地环与手指之间的耦合电容，电阻为人体与地环之间的电阻。
在反馈单元检测到指纹信息时，反馈单元的第一电容的电容值发生改变，从而第一电容产生的电压信号发生改变，由没检测到指纹信息时的的第三电压信号变为第二电压信号，第二电压信号携带检测到的指纹信息。
在本实施方式中，第一电容与指纹到反馈单元的距离成非线性，使得反馈单元因检测到指纹信息产生的第二电压信号可以精确地反映指纹到反馈单元的距离，最终使得指纹检测电路输出的第一电压信号可以更精确地反映指纹到反馈单元的距离。
接着，介绍放大单元的具体结构。如图3、图4所示，放大单元包含：第一P沟道金属-氧化物-半导体场效应晶体管、第二P沟道金属-氧化物-半导体场效应晶体管、第三N沟道金属-氧化物-半导体场效应晶体管与第四N沟道金属-氧化物-半导体场效应晶体管。
在图3、图4中，第一P沟道金属-氧化物-半导体场效应晶体管的栅极为放大单元的第一端口，用于输入第一偏置电压，源极为放大单元的第二端口，用于输入第一工作电压，漏极与第二P沟道金属-氧化物-半导体场效应晶体管的源极相连；第二P沟道金属-氧化物-半导体场效应晶体管的栅极为放大单元的第三端口，用于输入第二偏置电压，漏极为放大单元的第四端口，并与第三N沟道金属-氧化物-半导体场效应晶体管的漏极相连；第三N沟道金属-氧化物-半导体场效应晶体管的栅极为所述放大单元的第五端口，用于输入第三偏置电压，源极与第四N沟道金属-氧化物-半导体场效应晶体管的漏极相连；第四N沟道金属-氧化物-半导体场效应晶体管的栅极为放大单元的第六端口，与复位单元的第一输出端口相连，源极接地。
放大单元对接收到的信号进行放大后输出。由于放大单元为现有成熟的技术，在此不再赘述。
最后，介绍源跟随器的具体结构。源跟随单元包含源跟随器与开关；源跟随器与开关相连。
其中，源跟随器为第五N沟道金属-氧化物-半导体场效应晶体管；开关为第六N沟道金属-氧化物-半导体场效应晶体管；第五N沟道金属-氧化物-半导体场效应晶体管的漏极为所述源跟随单元的第一端口，用于输入第二工作电压，栅极为源跟随单元的第二端口，与放大单元的第四端口相连，源极与第六N沟道金属-氧化物-半导体场效应晶体管的漏极相连；第六N沟道金属-氧化物-半导体场效应晶体管的栅极为所述源跟踪器的第三端口，用于输入开关信号，源极为源跟踪器的第四端口，用于输出第一电压信号，第一电压信号携带检测的指纹信息。
源跟随单元将接收到的信号进行电平平移后输出第一电压信号。由于源跟随单元为现有成熟的技术，在此不再赘述。
到此为止，指纹信息检测电路的具体结构介绍结束。
值得一提的是，注入电荷、反馈单元内置的第一电容与指纹信息之间的关系。具体介绍如下：
复位管注入到放大单元与反馈单元的电荷量分别为Q4、Q5，所以有
Q3＝Q4+Q5,
而且，注入到放大单元的电荷在实际上是注入到第四N沟道金属-氧化物-半导体场效应晶体的电荷，所以
Q4＝Cin1ΔVin1，
其中，Cin1为第四N沟道金属-氧化物-半导体场效应晶体管的电容值，ΔVin1为因电荷注入产生的输入电压变化量，且
Cin1＝W3Leff3COX,
其中，W3为第四N沟道金属-氧化物-半导体场效应晶体管的沟道宽度，Leff3为第四N沟道金属-氧化物-半导体场效应晶体管的有效沟道宽度，COX为栅氧化层厚度。
同理，注入到反馈单元的电荷实际上是注入到第一电容的电荷，所以，
Q5＝C1ΔV2,
其中，C1为第一电容的电容值，ΔV2为因电荷注入在第一电容两端产生的电压变化量。
同时，因
ΔV2＝ΔVO1-ΔVin1，
ΔVO1＝Av0ΔVin1，
其中，ΔVO1为ΔVin1经放大单元放大后输出电压变化量。
经简化处理，并结合Av0＞＞1的条件，可以得到
ΔV O 1 = Q 3 C 1 ,
此处，ΔVO1与第二电压信号相同，然后，ΔVO1经过源跟随单元进行电平平移得到输出的第一电压信号，即携带指纹信息的电压信号。
由上式可知，第一电容的电容值的变化决定输出的第一电压信号的变化，而第一电容值的改变由检测到的指纹信息决定，所以，检测到的指纹信息最终决定输出的第一电压信号，即第一电压信号携带指纹信息的电压信号。其中，指纹信息包含指纹的纹路到第一电容的极板的距离。也就是说，在第一电容储存有电荷的情况下，检测到指纹信息时第一电容的电容值发生改变，从而引起输出的第一电压信号的改变，故第一电压信号携带检测到的指纹信息。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种指纹信息检测电路，包含放大单元与源跟随单元；所述放大单元与所述源跟随单元相连；所述放大单元将接收的信号进行放大后输出至所述源跟随单元；所述源跟随单元将接收到的信号进行电平平移后输出第一电压信号，其中，所述第一电压信号携带检测的指纹信息；其特征在于，还包含复位单元、反馈单元；
其中，所述反馈单元在检测到指纹信息时将产生的第二电压信号输出至所述源跟随单元；
所述复位单元与所述反馈单元、所述放大单元均相连；所述反馈单元与所述放大单元相连；所述复位单元的输入端用于输入复位信号；
所述复位信号为高电平时，所述复位单元内置的复位管导通并存储电荷，同时对所述反馈单元进行复位；所述复位信号由高电平切换为低电平时，所述复位管截止，并将存储的电荷注入至所述反馈单元与所述放大单元；
所述反馈单元接收所述电荷，并在检测到指纹信息时将所述第二电压信号输出至所述源跟随单元。
2.根据权利要求1所述的指纹信息检测电路，其特征在于，所述复位单元包含第一反相器、第二反相器、第三反相器与第一N沟道金属-氧化物-半导体场效应晶体管；
所述第一反相器的输入端为所述复位单元的输入端，输出端与所述第二反相器的输入端相连；
所述第二反相器的输出端与所述第三反相器的输入端相连；
所述第三反相器的输出端与所述第一N沟道金属-氧化物-半导体场效应晶体管的栅极相连；
所述第一N沟道金属-氧化物-半导体场效应晶体管的源极与漏极相连，其中，所述漏极为所述复位单元的第一输出端口；
所述复位管的第一端口与所述复位单元的第一输出端口相连，第二端口为所述复位单元的第二输出端口，第三端口与所述第二反相器的输出端相连。
3.根据权利要求2所述的指纹信息检测电路，其特征在于，所述复位管为所述第二N沟道金属-氧化物-半导体场效应晶体管；
其中，所述第二N沟道金属-氧化物-半导体场效应晶体管的源极为所述复位管的第一端口；所述第二N沟道金属-氧化物-半导体场效应晶体管的漏极为所述复位管的第二端口；所述第二N沟道金属-氧化物-半导体场效应晶体管的栅极为所述复位管的第三端口。
4.根据权利要求3所述的指纹信息检测电路，其特征在于，所述复位管的沟道宽度为所述第一N沟道金属-氧化物-半导体场效应晶体管的沟道宽度的两倍。
5.根据权利要求2所述的指纹信息检测电路，其特征在于，所述反馈单元接地。
6.根据权利要求5所述的指纹信息检测电路，其特征在于，所述反馈单元包含第一电容、第二电容与第三电容；
所述第一电容的正极与所述反馈单元的第一端口相连，负极与所述反馈单元的第二端口相连；
其中，所述反馈单元的第一端口与所述复位单元的第一输出端口相连，所述反馈单元的第二端口与所述复位单元的第二输出端口相连；
所述第二电容的正极与所述反馈单元的第一端口相连，负极接地；
所述第三电容的正极与所述反馈单元的第二端口相连，负极接地。
7.根据权利要求6所述的指纹信息检测电路，其特征在于，所述反馈单元还包含第四电容、第五电容、第六电容与电阻；
所述第四电容的正极与所述反馈单元的第一端口相连，负极与所述第五电容的正极相连；
所述第五电容的负极与所述反馈单元的第二端口相连；
所述第六电容的正极与所述第四电容的负极相连，所述第六电容的负极接地；
所述电阻一端与所述第五电容的正极相连，另一端接地。
8.根据权利要求1所述的指纹信息检测电路，其特征在于，所述放大单元包含第一P沟道金属-氧化物-半导体场效应晶体管、第二P沟道金属-氧化物-半导体场效应晶体管、第三N沟道金属-氧化物-半导体场效应晶体管与第四N沟道金属-氧化物-半导体场效应晶体管；
所述第一P沟道金属-氧化物-半导体场效应晶体管的栅极为所述放大单元的第一端口，用于输入第一偏置电压，源极为所述放大单元的第二端口，用于输入第一工作电压，漏极与所述第二P沟道金属-氧化物-半导体场效应晶体管的源极相连；
所述第二P沟道金属-氧化物-半导体场效应晶体管的栅极为所述放大单元的第三端口，用于输入第二偏置电压，漏极为所述放大单元的第四端口，并与所述第三N沟道金属-氧化物-半导体场效应晶体管的漏极相连；
所述第三N沟道金属-氧化物-半导体场效应晶体管的栅极为所述放大单元的第五端口，用于输入第三偏置电压，源极与所述第四N沟道金属-氧化物-半导体场效应晶体管的漏极相连；
所述第四N沟道金属-氧化物-半导体场效应晶体管的栅极为所述放大单元的第六端口，与所述复位单元的第一输出端口相连，源极接地。
9.根据权利要求8所述的指纹信息检测电路，其特征在于，所述源跟随单元包含源跟随器与开关；
所述源跟随器与所述开关相连。
10.根据权利要求9所述的指纹信息检测电路，其特征在于，所述源跟随器为第五N沟道金属-氧化物-半导体场效应晶体管；
所述开关为第六N沟道金属-氧化物-半导体场效应晶体管；
其中，所述第五N沟道金属-氧化物-半导体场效应晶体管的漏极为所述源跟随单元的第一端口，用于输入第二工作电压，栅极为所述源跟随单元的第二端口，与所述放大单元的第四端口相连，源极与所述第六N沟道金属-氧化物-半导体场效应晶体管的漏极相连；
所述第六N沟道金属-氧化物-半导体场效应晶体管的栅极为所述源跟踪器的第三端口，用于输入开关信号，源极为所述源跟踪器的第四端口，用于输出所述第一电压信号。
CN201410058276.5A 2014-02-20 2014-02-20 一种指纹信息检测电路 Active CN104866803B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410058276.5A CN104866803B (zh) 2014-02-20 2014-02-20 一种指纹信息检测电路
US14/443,342 US9542587B2 (en) 2014-02-20 2014-04-29 Fingerprint information detection circuit
PCT/CN2014/076489 WO2015123921A1 (zh) 2014-02-20 2014-04-29 一种指纹信息检测电路
US15/384,041 US9922230B2 (en) 2014-02-20 2016-12-19 Fingerprint information detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410058276.5A CN104866803B (zh) 2014-02-20 2014-02-20 一种指纹信息检测电路

Publications (2)

Publication Number Publication Date
CN104866803A true CN104866803A (zh) 2015-08-26
CN104866803B CN104866803B (zh) 2018-06-05

Family

ID=53877579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410058276.5A Active CN104866803B (zh) 2014-02-20 2014-02-20 一种指纹信息检测电路

Country Status (3)

Country Link
US (2) US9542587B2 (zh)
CN (1) CN104866803B (zh)
WO (1) WO2015123921A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636633A (zh) * 2015-06-17 2018-01-26 英特尔公司 用于电压噪声减小的电容器互连和容量重新捕捉
CN111652169A (zh) * 2020-06-09 2020-09-11 武汉华星光电技术有限公司 指纹驱动电路及显示面板
CN111738121A (zh) * 2020-06-15 2020-10-02 武汉华星光电技术有限公司 指纹读取电路及其显示面板
CN111814632A (zh) * 2020-06-29 2020-10-23 维沃移动通信有限公司 电容屏和电子设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104866803B (zh) 2014-02-20 2018-06-05 上海思立微电子科技有限公司 一种指纹信息检测电路
CN106156741B (zh) * 2016-07-04 2019-07-19 信利（惠州）智能显示有限公司 指纹识别单元电路及其控制方法以及指纹识别装置
CN106682640B (zh) * 2017-01-04 2019-04-05 京东方科技集团股份有限公司 指纹识别电路及其驱动方法、显示装置
US10216974B2 (en) * 2017-06-02 2019-02-26 Sunasic Technologies Limited Noise-reduced capacitive image sensor and method operating the same
CN108776797B (zh) * 2018-07-03 2024-08-20 京东方科技集团股份有限公司 一种指纹识别电路及其驱动方法、显示装置
EP4163817A4 (en) * 2020-06-09 2024-06-19 Wuhan China Star Optoelectronics Technology Co., Ltd. FINGERPRINT CONTROL CIRCUIT AND DISPLAY PANEL
CN113963380B (zh) * 2020-07-01 2025-08-01 京东方科技集团股份有限公司 指纹检测电路、指纹识别模组和电子装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1125872A (zh) * 1994-12-26 1996-07-03 陈文辉 用于指纹图象提取的半导体集成检测器
US6681033B1 (en) * 1998-11-16 2004-01-20 Sony Corporation Capacitance detecting apparatus and its inspecting method and fingerprint checking apparatus
CN1487462A (zh) * 2002-09-06 2004-04-07 ������������ʽ���� 信息装置及显示控制方法
CN1538142A (zh) * 2003-04-17 2004-10-20 ������������ʽ���� 电容检测装置及其驱动方法、指纹传感器和生物识别装置
CN1766904A (zh) * 2004-10-29 2006-05-03 乐金电子(中国)研究开发中心有限公司 指纹识别传感器及移动通信终端指纹识别装置
CN101309345A (zh) * 2007-05-18 2008-11-19 索尼株式会社 固态成像设备、成像装置和电子装置
US20090322379A1 (en) * 2008-06-27 2009-12-31 Fujitsu Microelectronics Limited Peak hold circuit
CN203812253U (zh) * 2014-02-20 2014-09-03 上海思立微电子科技有限公司 一种基于电荷注入方式的指纹信息检测电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3053007B2 (ja) * 1997-07-28 2000-06-19 日本電気株式会社 指紋センサ
KR100755669B1 (ko) * 2006-03-17 2007-09-05 삼성전자주식회사 일시적 신호 저장부를 포함하는 반도체 소자
CN101526990B (zh) * 2008-03-04 2011-06-29 奇景光电股份有限公司 电容式指纹感应器及其面板
FR2977749A1 (fr) * 2011-07-04 2013-01-11 St Microelectronics Crolles 2 Cellule elementaire d'un circuit integre peu sensible aux perturbations exterieures
CN103576998B (zh) * 2012-07-20 2017-07-28 上海思立微电子科技有限公司 电容式触摸屏及单层布线电极阵列
US8618865B1 (en) * 2012-11-02 2013-12-31 Palo Alto Research Center Incorporated Capacitive imaging device with active pixels
CN104866803B (zh) 2014-02-20 2018-06-05 上海思立微电子科技有限公司 一种指纹信息检测电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1125872A (zh) * 1994-12-26 1996-07-03 陈文辉 用于指纹图象提取的半导体集成检测器
US6681033B1 (en) * 1998-11-16 2004-01-20 Sony Corporation Capacitance detecting apparatus and its inspecting method and fingerprint checking apparatus
CN1487462A (zh) * 2002-09-06 2004-04-07 ������������ʽ���� 信息装置及显示控制方法
CN1538142A (zh) * 2003-04-17 2004-10-20 ������������ʽ���� 电容检测装置及其驱动方法、指纹传感器和生物识别装置
CN1766904A (zh) * 2004-10-29 2006-05-03 乐金电子(中国)研究开发中心有限公司 指纹识别传感器及移动通信终端指纹识别装置
CN101309345A (zh) * 2007-05-18 2008-11-19 索尼株式会社 固态成像设备、成像装置和电子装置
US20090322379A1 (en) * 2008-06-27 2009-12-31 Fujitsu Microelectronics Limited Peak hold circuit
CN203812253U (zh) * 2014-02-20 2014-09-03 上海思立微电子科技有限公司 一种基于电荷注入方式的指纹信息检测电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
汪立: "数字成像系统中CMOS光电二极管及相关电路的研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
郑金鹏: "CMOS图像传感器的研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636633A (zh) * 2015-06-17 2018-01-26 英特尔公司 用于电压噪声减小的电容器互连和容量重新捕捉
CN107636633B (zh) * 2015-06-17 2021-09-14 英特尔公司 用于电压噪声减小的电容器互连和容量重新捕捉
CN111652169A (zh) * 2020-06-09 2020-09-11 武汉华星光电技术有限公司 指纹驱动电路及显示面板
CN111738121A (zh) * 2020-06-15 2020-10-02 武汉华星光电技术有限公司 指纹读取电路及其显示面板
WO2021253485A1 (zh) * 2020-06-15 2021-12-23 武汉华星光电技术有限公司 指纹读取电路及其显示面板
US11804062B2 (en) 2020-06-15 2023-10-31 Wuhan China Star Optoelectronics Technology Co., Ltd. Fingerprint readout circuit and display panel thereof
CN111738121B (zh) * 2020-06-15 2024-03-29 武汉华星光电技术有限公司 指纹读取电路及其显示面板
CN111814632A (zh) * 2020-06-29 2020-10-23 维沃移动通信有限公司 电容屏和电子设备

Also Published As

Publication number Publication date
US20160275331A1 (en) 2016-09-22
CN104866803B (zh) 2018-06-05
WO2015123921A1 (zh) 2015-08-27
US9922230B2 (en) 2018-03-20
US20170098111A1 (en) 2017-04-06
US9542587B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
CN104866803B (zh) 一种指纹信息检测电路
Liu et al. Tunnel FET RF rectifier design for energy harvesting applications
KR102847503B1 (ko) 커패시턴스 센싱 회로
CN105893933B (zh) 指纹感测器的感测方法以及感测电路
CN103616971B (zh) 触摸感应电路及其方法、面板和触摸感应显示装置
TW201624345A (zh) 具有在感測元件內的解調變電路系統之電容式指紋感測裝置
EP2392994A1 (en) Active touch control system
CN105117684B (zh) 指纹检测电路及指纹辨识系统
JP2012146965A5 (ja) 半導体装置
JP2011151791A5 (zh)
CN104662430A (zh) 电容指纹传感器
CN103543891B (zh) 具有动态电容匹配机制的触控模块
CN105115606B (zh) 一种基于弛豫铁电单晶热释电探测器的双级读出电路
CN104182745A (zh) 指纹感应信号的处理方法、系统及指纹识别终端
JP2012239167A5 (zh)
CN203812253U (zh) 一种基于电荷注入方式的指纹信息检测电路
George et al. NCFET based logic for energy harvesting systems
CN102497185B (zh) 一种ldmos的等效电路
CN107563315B (zh) 透明面板指纹识别装置及指纹识别器
JPWO2022029532A5 (zh)
CN104199581B (zh) 一种基于大ctp、小ctp的电容检测电路和电容检测装置
US20170357366A1 (en) Electronic apparatus with independent power sources
CN107247190A (zh) 一种利用电荷缩放技术的电容检测电路
CN106056052B (zh) 一种指纹采集电路
CN104917492B (zh) 一种cmos振荡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant