CN104810282A - 一种采用n型碳化硅衬底制作n沟道igbt器件的方法 - Google Patents
一种采用n型碳化硅衬底制作n沟道igbt器件的方法 Download PDFInfo
- Publication number
- CN104810282A CN104810282A CN201410037060.0A CN201410037060A CN104810282A CN 104810282 A CN104810282 A CN 104810282A CN 201410037060 A CN201410037060 A CN 201410037060A CN 104810282 A CN104810282 A CN 104810282A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- layer
- etching
- type
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/491—Vertical IGBTs having both emitter contacts and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种采用N型碳化硅衬底制作N沟道IGBT器件的方法，该方法首先在N型碳化硅衬底上外延生长碳化硅P+外延层、碳化硅N+缓冲层以及碳化硅N型漂移层，接着运用研磨方法或化学机械抛光等方法将N型碳化硅衬底去除，保留的部分用来制作IGBT的器件结构，之后在碳化硅N型漂移层中采用离子注入的方法形成P+基极阱区，在P+基极阱区中采用离子注入的方法形成N+发射极阱区，在器件上表面热氧化形成场氧层，淀积多晶硅或者金属形成栅极，并用氧化层隔离保护，最后淀积金属形成发射极接触和集电极，该方法避免了采用P型碳化硅衬底制作N沟道IGBT器件，减小了集电极电阻，提高了N沟道碳化硅IGBT器件的性能，且工艺简单，易于实现。
Description
技术领域
本发明属于半导体微电子器件制备技术领域，具体涉及一种N沟道碳化硅IGBT器件的制作方法。
背景技术
碳化硅由于其临界场强高、禁带宽度大等特点，成为在大功率、高温、高压等应用领域非常受欢迎的半导体材料。碳化硅器件与同类硅器件相比，其比导通电阻小两个数量级，工作频率10倍于硅，辐射耐受量10倍于硅，单个器件可承受的电压可达硅器件的10倍，芯片功率密度可达硅器件的10倍到30倍，碳化硅模块的体积重量与硅模块相比可减少80%，系统损耗可降低30%到70%。基于碳化硅的功率器件被期待具有更高的性能，且更适合于大功率应用。
具有高开关频率兆瓦级器件的发展对于大功率系统具有非常多的好处。从1990年初开始，碳化硅大功率金属氧化物场效应晶体管（MOSFET）成为研究焦点，到2004年，碳化硅功率MOSFET的阻断电压已经可以达到10kV，比导通电阻达123mΩ·cm2。目前已经报道的碳化硅大功率器件包括10kV的DMOSFET，7.5kV的UMOSFET等。基于碳化硅的MOSFET由于其合理的导通电阻及快速的开关特性，成为硅或碳化硅双极型器件非常强势的竞争者。然而，由于MOSFET的漂移区电阻随阻断电压呈平方关系增加，随着阻断电压增加到大于15kV，MOSFET的导通电阻会因其单极特性而显著提高，在高温时由于迁移率降低而更加恶化，从而限制了MOSFET的应用范围。
随着阻断电压的增大，特别是在低频开关应用中，碳化硅绝缘栅双极型晶体管（IGBT）成为取代碳化硅MOSFET的诱人选择。由于碳化硅IGBT器件比MOSFET多了一个P型层（对于P沟道器件而言，是多了一个N型层），其在导通状态时，N型漂移区会发生强烈的电导调制效应，使IGBT的导通电阻仅约为MOSFET的三分之一，导通损耗较MOSFET小。碳化硅IGBT器件因其优越的导通性能，合理的开关速度，以及很好的安全工作区域（SOA），正逐渐成为更合适的功率开关。
从原理上来讲，N沟道IGBT的性能要优于P沟道的IGBT。一般而言，P型衬底的电阻率比N型衬底高50倍，而制作N沟道的IGBT需要高质量，低电阻率的P型碳化硅衬底，在如今的技术条件下，所生产的P型碳化硅衬底质量还达不到这种要求，在P型碳化硅衬底上制作N沟道的IGBT器件会引入非常大的串联电阻（0.8-1.0Ω·cm2），从而增大了器件的损耗。
基于上述问题，有必要寻求更好的方法制作N沟道碳化硅IGBT。
发明内容
针对现有技术的不足，本发明的目的是提供一种N沟道碳化硅IGBT器件的制作方法，N沟道IGBT器件性能优于P沟道IGBT器件，且避免了使用低质量P型碳化硅衬底制作N沟道碳化硅IBGT器件所引入的大串联电阻问题，该方法工艺简单，易于实现。
本发明的目的是采用下述技术方案实现的：
本发明提供一种采用N型碳化硅衬底制作N沟道IGBT器件的方法，其改进之处在于，所述方法包括下述步骤：
步骤一，在N型碳化硅衬底10表面外延生长碳化硅P+外延层1、碳化硅N+缓冲层2以及碳化硅N型漂移层3；
步骤二，将N型碳化硅衬底10去除，保留的部分用来制作IGBT器件，保留的部分称之为样品；
步骤三，在样品上表面旋涂光刻胶并进行光刻及显影，暴露出P+基极阱区3的区域，进行P+离子注入，形成P+基极阱区4，之后去除光刻胶；
步骤四，在样品上表面旋涂光刻胶并进行光刻及显影，暴露出N+发射极阱区5的区域，的进行N+离子注入，形成N+发射极阱区5，之后去除光刻胶；
步骤五，在IGBT器件上表面热氧化，氧化温度为1350℃以上，氧化时间1小时～20小时，对其进行光刻及刻蚀，形成栅极氧化层7；
步骤六，淀积多晶硅层或者金属层，对其进行光刻及刻蚀，形成栅极6，用氧化层进行隔离保护；
步骤七，在样品正面淀积金属，与N+发射极阱区5相连形成发射极接触8；
步骤八，在样品背面的碳化硅P+外延层1表面淀积金属，形成集电极9。
进一步地，所述步骤一中，所述N型碳化硅衬底10选取4H-SiC单晶衬底、6H-SiC单晶衬底或3C-SiC单晶衬底的其中一种；
所述N型碳化硅衬底10的厚度为360μm。
进一步地，所述碳化硅P+外延层1采用在N型碳化硅衬底10上进行外延生长的方法得到；在N型碳化硅衬底10的上表面外延生长具有P型重掺杂性质的碳化硅P+外延层1，碳化硅P+外延层1的掺杂浓度为1×1019cm-3，其厚度为1μm～5μm；
所述碳化硅N+缓冲层2在碳化硅P+外延层1上由外延生长方法得到，在碳化硅P+外延层1的上表面外延生长具有N型重掺杂性质的碳化硅N+缓冲层2，碳化硅N+缓冲层2的掺杂浓度为1×1018cm-3，其厚度为0.1μm～1μm；
在碳化硅N+缓冲层2的上表面外延生长具有N型导电性的碳化硅N型漂移层3，碳化硅N型漂移层3的掺杂浓度为1×1014cm-3～1×1016cm-3，其厚度为50μm～300μm。
进一步地，所述步骤二中，采用包括采用研磨法、化学机械抛光法、干式抛光法、湿法腐蚀法、等离子辅助化学腐蚀法和常压等离子腐蚀法中的其中一种方法将N型碳化硅衬底10去除，保留外延生长得到的碳化硅P+外延层1、碳化硅N+缓冲层2以及碳化硅N型漂移层3，保留部分用以制作IGBT器件。
进一步地，所述步骤三中，在碳化硅N型漂移层3的表面上，通过化学气相淀积方式形成SiO2层，对SiO2层进行光刻并显影，暴露出需要进行P型离子注入的区域，对保留的光刻胶进行坚膜，增强其抗蚀性，之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除进行离子注入区域的SiO2层，运用丙酮湿法刻蚀或者氧等离子体刻蚀的方式去除光刻胶，然后利用所制备的SiO2层作为掩膜，进行P型离子注入，形成P+基极阱区4，同样采用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除SiO2层掩膜。
进一步地，所述步骤四中，在碳化硅N型漂移层3的表面上，通过化学气相淀积方式形成SiO2层，对SiO2层进行光刻并显影，暴露出需要进行N型离子注入的区域，对保留的光刻胶进行坚膜，增强其抗蚀性，之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除需要进行离子注入区域的SiO2层，运用丙酮湿法刻蚀或者氧等离子体刻蚀的方法去除光刻胶，然后利用所制备的SiO2层作为掩膜，进行N型离子注入，形成N+发射极阱区5，同样用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除SiO2层掩膜；
N型离子注入完成后，对注入的离子进行活化退火。
进一步地，所述步骤五中，热氧化生成10nm～100nm厚的氧化层，对氧化层进行光刻并显影，保留栅极氧化层上部的光刻胶作为刻蚀掩膜，去除除栅极氧化层上部其他区域的光刻胶，对光刻胶进行坚膜，利用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式去除未掩蔽部分的氧化层，去除光刻胶，形成栅极氧化层7a。
进一步地，所述步骤六中，在栅极氧化层7a上形成由多晶硅或者金属制成的栅极6；多晶硅栅极采用淀积多晶硅→光刻→显影→坚膜→RIE或ICP刻蚀→去胶的工艺进行制备，金属栅极采用溅射或者蒸发金属膜→光刻→刻蚀金属栅区域以外金属→去胶的工艺进行制备，其中刻蚀金属包括湿法刻蚀、IBE刻蚀和剥离方法。在栅极表面制备氧化层，并将其图形化，形成对栅电极的氧化隔离保护。
进一步地，所述步骤七中，采用金属剥离方法进行制备，首先进行光刻和显影，暴露出需要制作发射极接触的区域，淀积10nm-1000nm的Ti/Ni金属层，移除包括上层Ti/Ni金属层在内的光刻胶，保留发射极接触区域的金属，对金属进行热处理，形成发射极接触8。
进一步地，所述步骤八中，淀积10nm-1000nm的Ti/Al/Ni金属层，对金属进行热处理，形成集电极9。
与现有技术比，本发明达到的有益效果是：
本发明提供的N沟道碳化硅IGBT器件的制作方法，避免了使用电阻率大的P型碳化硅衬底制作N沟道IGBT器件，改由在高质量N型碳化硅衬底上外延生长得到的P+外延层取代P型碳化硅衬底，其集电极电阻可减小两个数量级，外延生长完成后将N型碳化硅衬底去除，在保留的外延层上制作N沟道IGBT器件，用该方法制作的N沟道碳化硅IGBT器件比直接在P型衬底上制作的N沟道IGBT性能优异，且其工艺简单易于实现。
附图说明
图1是本发明提供的在N型碳化硅衬底上外延生长P+层、N+层和N型漂移层的横截面示意图；
图2是本发明提供的将N型碳化硅衬底去除的横截面示意图；
图3是本发明提供的离子注入形成P+阱和N+阱的横截面示意图；
图4是本发明提供的形成栅氧和栅电极的横截面示意图；
图5是本发明提供的形成氧化隔离层的横截面示意图；
图6是本发明提供的采用本发明方法制作的N沟道碳化硅IGBT的横截面示意图；
其中：1-碳化硅P+外延层，2-碳化硅N+缓冲层，3-碳化硅N型漂移层，4-P+基极阱区；5-N+发射极阱区，6-栅极，7a-栅极氧化层，8-发射极接触，9-集电极，10-N型碳化硅衬底。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
本发明是在N型碳化硅衬底10上外延生长所需P+、N+及N型外延层后，将N型碳化硅衬底10研磨去除，再在外延层上制作N沟道IGBT的方法。具体工艺流程如下：
步骤一，选取N型碳化硅衬底10，清洗处理后进行外延层的生长。参照图1，选取N型掺杂的4H-SiC单晶衬底、6H-SiC单晶衬底或者3C-SiC单晶衬底的其中一种，作为制作N沟道IGBT的牺牲衬底，N型碳化硅衬底10的厚度大约为360μm。在N型碳化硅衬底10的上表面外延生长具有P型重掺杂性质的碳化硅P+外延层1，碳化硅P+外延层1的掺杂浓度约为1×1019cm-3，碳化硅P+外延层1的厚度约为1μm～5μm，在碳化硅P+外延层1的上表面外延生长具有N型重掺杂性质的碳化硅N+缓冲层2，碳化硅N+缓冲层2的掺杂浓度约为1×1018cm-3，碳化硅N+缓冲层2的厚度约为0.1μm～1μm，在碳化硅N+缓冲层2的上表面外延生长具有N型导电性的碳化硅N型漂移层3，碳化硅N型漂移层3的掺杂浓度约为1×1014cm-3～1×1016cm-3，碳化硅N型漂移层3的厚度约为50μm～300μm。
步骤二，去除N型碳化硅牺牲衬底10。参照图2，用研磨法、化学机械抛光法、干式抛光法、湿法腐蚀法、等离子辅助化学腐蚀法、常压等离子腐蚀法等多种方法的其中一种方法将N型碳化硅牺牲衬底10去除，仅保留外延生长得到的碳化硅P+层1、碳化硅N+缓冲层2和碳化硅N型漂移层3，保留的部分用来制作IGBT的器件结构。
步骤三，离子注入形成P+基极阱区4，参照图3。首先在N型漂移区3的表面上，例如，通过化学气相淀积（CVD）的方法形成SiO2层，对SiO2层进行光刻并显影，暴露出需要进行P型离子注入的区域，对保留的光刻胶进行坚膜，增强其抗蚀性，之后运用反应离子刻蚀（RIE）或者电感耦合等离子体刻蚀（ICP）的方法移除需要进行离子注入区域的SiO2层，运用例如丙酮湿法刻蚀或者氧等离子体刻蚀的方法去除光刻胶，然后利用所制备的SiO2层作为掩膜，进行P型离子注入，形成P+基极阱区4，同样用RIE或者ICP方法移除SiO2层掩膜。
步骤四，运用相同的工序形成N+发射极阱区5，参照图3。首先在N型漂移区的表面上，通过CVD方法形成SiO2层，对SiO2层进行光刻并显影，暴露出需要进行N型离子注入的区域，对保留的光刻胶进行坚膜，增强其抗蚀性，之后运用RIE或者ICP的方法移除需要进行离子注入区域的SiO2层，运用例如丙酮湿法刻蚀或者氧等离子体刻蚀的方法去除光刻胶，然后利用所制备的SiO2层作为掩膜，进行N型离子注入，形成N+发射极阱区5，同样用RIE或者ICP方法移除SiO2层掩膜。
离子注入完成后，对注入的离子进行活化退火。
步骤五，形成栅极氧化层7a，参照图4。热氧化生成例如约10nm～100nm厚的氧化层，对氧化层进行光刻并显影，保留栅极氧化层上部的光刻胶作为刻蚀掩膜，去除其他区域的光刻胶，对光刻胶进行坚膜，利用例如RIE或者ICP等刻蚀方法去除未掩蔽部分的氧化层，去除光刻胶，形成栅极氧化层7a。
步骤六，形成栅极6，并用氧化层隔离保护，参照图4。在栅极氧化层上形成例如由多晶硅或者金属制成的栅极。多晶硅栅极可采用淀积多晶硅→光刻→显影→坚膜→RIE或ICP刻蚀→去胶的工艺进行制备，金属栅极可采用溅射或者蒸发金属膜→光刻→刻蚀金属栅区域以外金属→去胶的工艺进行制备，其中刻蚀金属可以有湿法刻蚀、IBE刻蚀、剥离等方法。在栅极表面制备氧化层，并将其图形化，形成对栅电极的氧化隔离保护7b。
步骤七，在正面制作与N+发射极相连的发射极接触8，参照图6。可采用金属剥离方法进行制备，首先进行光刻和显影，暴露出需要制作发射极接触的区域，淀积例如几十到几百纳米的Ti/Ni金属层，移除包括上层Ti/Ni金属层在内的光刻胶，保留发射极接触区域的金属，对金属进行热处理，形成发射极接触8。
步骤八，在背面制作与P+层相连的集电极9，参照图6。淀积例如几十到几百纳米的Ti/Al/Ni金属层，对金属进行热处理，形成集电极。
利用上述步骤，完成本实施例的采用N型碳化硅衬底制作的N沟道IGBT器件。
本发明避免使用电阻率大的P型碳化硅衬底制作N沟道IGBT，减小了碳化硅N沟道IGBT的集电极电阻，提高了器件性能，简化了制作工艺。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种采用N型碳化硅衬底制作N沟道IGBT器件的方法，其特征在于，所述方法包括下述步骤：
步骤一，在N型碳化硅衬底（10）表面外延生长碳化硅P+外延层（1）、碳化硅N+缓冲层（2）以及碳化硅N型漂移层（3）；
步骤二，将N型碳化硅衬底（10）去除，保留的部分用来制作IGBT器件，保留的部分称之为样品；
步骤三，在样品上表面旋涂光刻胶并进行光刻及显影，暴露出P+基极阱区（3）的区域，进行P+离子注入，形成P+基极阱区（4），之后去除光刻胶；
步骤四，在样品上表面旋涂光刻胶并进行光刻及显影，暴露出N+发射极阱区（5）的区域，进行N+离子注入，形成N+发射极阱区（5），之后去除光刻胶；
步骤五，在IGBT器件上表面热氧化，氧化温度为1350℃以上，氧化时间1小时～20小时，对其进行光刻及刻蚀，形成栅极氧化层（7）；
步骤六，淀积多晶硅层或者金属层，对其进行光刻及刻蚀，形成栅极（6），用氧化层进行隔离保护；
步骤七，在样品正面淀积金属，与N+发射极阱区（5）相连形成发射极接触（8）；
步骤八，在样品背面的碳化硅P+外延层（1）表面淀积金属，形成集电极（9）。
2.如权利要求1所述的方法，其特征在于，所述步骤一中，所述N型碳化硅衬底（10）选取4H-SiC单晶衬底、6H-SiC单晶衬底或3C-SiC单晶衬底的其中一种；
所述N型碳化硅衬底（10）的厚度为360μm。
3.如权利要求2所述的方法，其特征在于，所述碳化硅P+外延层（1）采用在N型碳化硅衬底（10）上进行外延生长的方法得到；在N型碳化硅衬底（10）的上表面外延生长具有P型重掺杂性质的碳化硅P+外延层（1），碳化硅P+外延层（1）的掺杂浓度为1×1019cm-3，其厚度为1μm～5μm；
所述碳化硅N+缓冲层（2）在碳化硅P+外延层（1）上由外延生长方法得到，在碳化硅P+外延层（1）的上表面外延生长具有N型重掺杂性质的碳化硅N+缓冲层（2），碳化硅N+缓冲层（2）的掺杂浓度为1×1018cm-3，其厚度为0.1μm～1μm；
在碳化硅N+缓冲层（2）的上表面外延生长具有N型导电性的碳化硅N型漂移层（3），碳化硅N型漂移层（3）的掺杂浓度为1×1014cm-3～1×1016cm-3，其厚度为50μm～300μm。
4.如权利要求1所述的方法，其特征在于，所述步骤二中，采用包括采用研磨法、化学机械抛光法、干式抛光法、湿法腐蚀法、等离子辅助化学腐蚀法和常压等离子腐蚀法中的其 中一种方法将N型碳化硅衬底（10）去除，保留外延生长得到的碳化硅P+外延层（1）、碳化硅N+缓冲层（2）以及碳化硅N型漂移层（3），保留部分用以制作IGBT器件。
5.如权利要求1所述的方法，其特征在于，所述步骤三中，在碳化硅N型漂移层（3）的表面上，通过化学气相淀积方式形成SiO2层，对SiO2层进行光刻并显影，暴露出需要进行P型离子注入的区域，对保留的光刻胶进行坚膜，增强其抗蚀性，之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除进行离子注入区域的SiO2层，运用丙酮湿法刻蚀或者氧等离子体刻蚀的方式去除光刻胶，然后利用所制备的SiO2层作为掩膜，进行P型离子注入，形成P+基极阱区（4），同样采用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除SiO2层掩膜。
6.如权利要求1所述的方法，其特征在于，所述步骤四中，在碳化硅N型漂移层（3）的表面上，通过化学气相淀积方式形成SiO2层，对SiO2层进行光刻并显影，暴露出需要进行N型离子注入的区域，对保留的光刻胶进行坚膜，增强其抗蚀性，之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除需要进行离子注入区域的SiO2层，运用丙酮湿法刻蚀或者氧等离子体刻蚀的方法去除光刻胶，然后利用所制备的SiO2层作为掩膜，进行N型离子注入，形成N+发射极阱区（5），同样用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除SiO2层掩膜；
N型离子注入完成后，对注入的离子进行活化退火。
7.如权利要求1所述的方法，其特征在于，所述步骤五中，热氧化生成10nm～100nm厚的氧化层，对氧化层进行光刻并显影，保留栅极氧化层上部的光刻胶作为刻蚀掩膜，去除除栅极氧化层上部其他区域的光刻胶，对光刻胶进行坚膜，利用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式去除未掩蔽部分的氧化层，去除光刻胶，形成栅极氧化层（7a）。
8.如权利要求1所述的方法，其特征在于，所述步骤六中，在栅极氧化层（7a）上形成由多晶硅或者金属制成的栅极（6）；多晶硅栅极采用淀积多晶硅→光刻→显影→坚膜→RIE或ICP刻蚀→去胶的工艺进行制备，金属栅极采用溅射或者蒸发金属膜→光刻→刻蚀金属栅区域以外金属→去胶的工艺进行制备，其中刻蚀金属包括湿法刻蚀、IBE刻蚀和剥离方法。在栅极表面制备氧化层，并将其图形化，形成对栅电极的氧化隔离保护。
9.如权利要求1所述的方法，其特征在于，所述步骤七中，采用金属剥离方法进行制备，首先进行光刻和显影，暴露出需要制作发射极接触的区域，淀积10nm-1000nm的Ti/Ni金属层，移除包括上层Ti/Ni金属层在内的光刻胶，保留发射极接触区域的金属，对金属进行热处理，形成发射极接触（8）。
10.如权利要求1所述的方法，其特征在于，所述步骤八中，淀积10nm-1000nm的Ti/Al/Ni金属层，对金属进行热处理，形成集电极（9）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410037060.0A CN104810282B (zh) | 2014-01-26 | 2014-01-26 | 一种采用n型碳化硅衬底制作n沟道igbt器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410037060.0A CN104810282B (zh) | 2014-01-26 | 2014-01-26 | 一种采用n型碳化硅衬底制作n沟道igbt器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104810282A true CN104810282A (zh) | 2015-07-29 |
| CN104810282B CN104810282B (zh) | 2019-05-14 |
Family
ID=53695013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410037060.0A Active CN104810282B (zh) | 2014-01-26 | 2014-01-26 | 一种采用n型碳化硅衬底制作n沟道igbt器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810282B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105374860A (zh) * | 2015-12-08 | 2016-03-02 | 北京华进创威电子有限公司 | 一种氮化镓基绝缘栅双极晶体管制备方法及其产品 |
| WO2018000223A1 (zh) * | 2016-06-29 | 2018-01-04 | 黄嘉杰 | 一种绝缘栅双极型晶体管结构及其制造方法 |
| CN108538721A (zh) * | 2018-03-30 | 2018-09-14 | 苏州凤凰芯电子科技有限公司 | 一种igbt器件背面制作方法 |
| CN111005068A (zh) * | 2019-12-09 | 2020-04-14 | 中国电子科技集团公司第五十五研究所 | 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法 |
| CN111508837A (zh) * | 2020-04-23 | 2020-08-07 | 中国科学院微电子研究所 | N沟道SiC IGBT器件的制作方法 |
| KR20200116426A (ko) * | 2019-04-01 | 2020-10-12 | 실리코닉스 인코포레이티드 | 반도체 장치 제조를 위한 가상 웨이퍼 기술 |
| CN112466936A (zh) * | 2020-12-21 | 2021-03-09 | 厦门芯一代集成电路有限公司 | 一种高压igbt器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060194400A1 (en) * | 2005-01-21 | 2006-08-31 | Cooper James A | Method for fabricating a semiconductor device |
| US20080296771A1 (en) * | 2007-05-31 | 2008-12-04 | Cree, Inc. | Methods of fabricating silicon carbide power devices by at least partially removing an n-type silicon carbide substrate, and silicon carbide power devices so fabricated |
-
2014
- 2014-01-26 CN CN201410037060.0A patent/CN104810282B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060194400A1 (en) * | 2005-01-21 | 2006-08-31 | Cooper James A | Method for fabricating a semiconductor device |
| US20080296771A1 (en) * | 2007-05-31 | 2008-12-04 | Cree, Inc. | Methods of fabricating silicon carbide power devices by at least partially removing an n-type silicon carbide substrate, and silicon carbide power devices so fabricated |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105374860A (zh) * | 2015-12-08 | 2016-03-02 | 北京华进创威电子有限公司 | 一种氮化镓基绝缘栅双极晶体管制备方法及其产品 |
| WO2018000223A1 (zh) * | 2016-06-29 | 2018-01-04 | 黄嘉杰 | 一种绝缘栅双极型晶体管结构及其制造方法 |
| US10692995B2 (en) | 2016-06-29 | 2020-06-23 | Ka Kit WONG | Insulated-gate bipolar transistor structure and method for manufacturing the same |
| CN108538721A (zh) * | 2018-03-30 | 2018-09-14 | 苏州凤凰芯电子科技有限公司 | 一种igbt器件背面制作方法 |
| KR20200116426A (ko) * | 2019-04-01 | 2020-10-12 | 실리코닉스 인코포레이티드 | 반도체 장치 제조를 위한 가상 웨이퍼 기술 |
| CN111799174A (zh) * | 2019-04-01 | 2020-10-20 | 硅尼克斯股份有限公司 | 用于制造半导体器件的虚拟晶圆技术 |
| EP3730676A3 (en) * | 2019-04-01 | 2021-01-27 | Siliconix Incorporated | Virtual wafer techniques for fabricating semiconductor devices |
| US11295949B2 (en) | 2019-04-01 | 2022-04-05 | Vishay SIliconix, LLC | Virtual wafer techniques for fabricating semiconductor devices |
| KR102435904B1 (ko) | 2019-04-01 | 2022-08-25 | 실리코닉스 인코포레이티드 | 반도체 장치 제조를 위한 가상 웨이퍼 기술 |
| CN111005068A (zh) * | 2019-12-09 | 2020-04-14 | 中国电子科技集团公司第五十五研究所 | 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法 |
| CN111508837A (zh) * | 2020-04-23 | 2020-08-07 | 中国科学院微电子研究所 | N沟道SiC IGBT器件的制作方法 |
| CN112466936A (zh) * | 2020-12-21 | 2021-03-09 | 厦门芯一代集成电路有限公司 | 一种高压igbt器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104810282B (zh) | 2019-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104810282A (zh) | 一种采用n型碳化硅衬底制作n沟道igbt器件的方法 | |
| CN104241348B (zh) | 一种低导通电阻的SiC IGBT及其制备方法 | |
| WO2020253420A1 (zh) | 氧化镓sbd终端结构及制备方法 | |
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| WO2011046020A1 (ja) | 炭化珪素基板の製造方法、炭化珪素基板および半導体装置 | |
| CN106298887A (zh) | 一种高阈值电压高迁移率凹槽栅mosfet的制备方法 | |
| CN103681256B (zh) | 一种碳化硅mosfet器件及其制作方法 | |
| CN110473911A (zh) | 一种SiC MOSFET器件及其制作方法 | |
| CN100508216C (zh) | 结型半导体装置及其制造方法 | |
| CN109686792B (zh) | 一种常关型SiC基DMOSFET器件及其制备方法 | |
| CN107946180B (zh) | 一种在碳化硅基片上快速生长氧化层的方法 | |
| CN106611776A (zh) | 一种n型碳化硅肖特基二极管结构 | |
| CN107452624A (zh) | 肖特基接触SiC IGBT及其制备方法 | |
| CN111697060A (zh) | 一种带有沟槽的多沟道碳化硅jfet结构及其制备工艺 | |
| CN103928309A (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN109686667A (zh) | 一种SiC基MOS器件及其制备方法和应用 | |
| CN103928524B (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN104810397B (zh) | 一种超级结碳化硅mosfet器件及其制作方法 | |
| CN110600366B (zh) | (100)晶向金刚石n沟道结型场效应晶体管及其制备方法 | |
| CN116705616A (zh) | 一种氧化镓增强型器件及其制作方法 | |
| CN104465403B (zh) | 增强型AlGaN/GaN HEMT器件的制备方法 | |
| JP2019029501A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2014002597A1 (ja) | 炭化珪素半導体装置 | |
| KR102247767B1 (ko) | 균일한 두께의 트렌치 산화막을 형성하는 SiC 트렌치 MOSFET 및 그것의 제조 방법 | |
| CN115117145A (zh) | 一种低导通电阻的SiC基MOSFET器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information |
Inventor after: Li Ling Inventor after: Yang Fei Inventor after: Qiu Yufeng Inventor before: Yang Fei Inventor before: Li Ling |
|
| CB03 | Change of inventor or designer information | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100031 Xicheng District West Chang'an Avenue, No. 86, Beijing Co-patentee after: GLOBAL ENERGY INTERCONNECTION RESEARCH INSTITUTE Co.,Ltd. Patentee after: STATE GRID CORPORATION OF CHINA Address before: 100031 Xicheng District West Chang'an Avenue, No. 86, Beijing Co-patentee before: GLOBAL ENERGY INTERCONNECTION Research Institute Patentee before: STATE GRID CORPORATION OF CHINA Address after: 100031 Xicheng District West Chang'an Avenue, No. 86, Beijing Co-patentee after: GLOBAL ENERGY INTERCONNECTION Research Institute Patentee after: STATE GRID CORPORATION OF CHINA Address before: 100031 Xicheng District West Chang'an Avenue, No. 86, Beijing Co-patentee before: STATE GRID SMART GRID Research Institute Patentee before: State Grid Corporation of China |
|
| CP01 | Change in the name or title of a patent holder |