[go: up one dir, main page]

CN104795407A - 一种阵列基板及其制备方法、显示面板、显示装置 - Google Patents

一种阵列基板及其制备方法、显示面板、显示装置 Download PDF

Info

Publication number
CN104795407A
CN104795407A CN201510197982.2A CN201510197982A CN104795407A CN 104795407 A CN104795407 A CN 104795407A CN 201510197982 A CN201510197982 A CN 201510197982A CN 104795407 A CN104795407 A CN 104795407A
Authority
CN
China
Prior art keywords
conductive pattern
pattern
common electrode
transparent conductive
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510197982.2A
Other languages
English (en)
Other versions
CN104795407B (zh
Inventor
崔承镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510197982.2A priority Critical patent/CN104795407B/zh
Publication of CN104795407A publication Critical patent/CN104795407A/zh
Application granted granted Critical
Publication of CN104795407B publication Critical patent/CN104795407B/zh
Priority to PCT/CN2016/076260 priority patent/WO2016169355A1/zh
Priority to US15/519,937 priority patent/US10192907B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P76/2041—

Landscapes

  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供了一种阵列基板及其制备方法、显示面板、显示装置，涉及显示技术领域，可解决退火处理时金属表面易氧化的问题，提高产品良率。该制备方法包括在衬底基板上形成第一导电图案、第二导电图案以及至少覆盖第一导电图案的上表面的绝缘图案；第一导电图案、第二导电图案采用一次构图工艺形成；第一导电图案包括：第一非晶态透明导电图形、第一金属图形；第二导电图案包括第二非晶态透明导电图形；进行退火处理，使第一非晶态透明导电图形、第二非晶态透明导电图形分别转化为第一晶态透明导电图形、第二晶态透明导电图形。用于阵列基板及包括该阵列基板的显示面板的制备。

Description

一种阵列基板及其制备方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板、显示装置。
背景技术
目前，为了简化阵列基板中制备各层结构的构图工艺次数，通常采用灰色调(Gray Tone Mask)或半色调(Half Tone Mask)掩膜技术，在同一次构图工艺中形成多个图形，如栅极、栅线、公共电极以及连接公共电极的公共电极线等结构，从而简化单独制备各个图形时的工艺过程。这里，典型的构图工艺包括有成膜、曝光、显影、刻蚀以及剥离等步骤。
其中，公共电极等透明电极通常采用高透过率的ITO(Indium TinOxide，氧化铟锡)等透明导电材料构成；栅极、栅线以及公共电极线等金属电极通常采用电阻较低的Cu(铜)等金属材料构成。由于ITO成膜时直接形成的为a-ITO(非晶态的氧化铟锡)，需对其进行退火(anneal)处理以使a-ITO转变为p-ITO(晶态的氧化铟锡)，从而使p-ITO具有较低的电阻率并使其具有与显示面板设计要求相符的透过率；此外，对金属Cu材料进行退火处理还可以消除其残余应力、减少变形与裂纹倾向等内部组织缺陷。
如图1所示，上述的构图工艺的具体过程为：
步骤(a)：在衬底基板100上依次形成透明导电薄膜101、金属薄膜102以及光刻胶104；
步骤(b)：采用半色调掩膜板或灰色调掩膜板，对光刻胶进行曝光、显影，形成对应于栅极、栅线以及公共电极线的光刻胶完全保留部分104a，对应于公共电极22的光刻胶半保留部分104b，以及对应于其他区域的光刻胶完全去除区域104c；
步骤(c)：刻蚀去除光刻胶完全去除区域对应的透明导电薄膜101、金属薄膜102；
步骤(d)：采用灰化工艺，去除光刻胶半保留部分，露出覆盖的金属薄膜102；
步骤(e)：刻蚀去除光刻胶半保留部分露出的金属薄膜102，形成公共电极22；
步骤(f)：剥离去除光刻胶完全保留部分，并对形成有上述各图形的基板进行退火处理，之后继续进行如沉积栅绝缘层等后续的制备工艺。
然后，在对基板进行退火的过程中，Cu远离ITO一侧的表面上很容易产生氧化，导致产品不良。具体如图2中的表格所示，在同样的退火气氛及退火时间中，Cu表面产生的氧化层的厚度正比于退火处理的温度。随着温度升高，氧化层的厚度也随着增加，相应的电阻值也显著增大，导致通过栅线等金属电极传输相应电信号时的能耗增加。并且，当电阻值显著增大到一定程度时，相当于使栅线等金属电极发生断路，导致阵列基板难以进行正常的图像显示。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示面板、显示装置，可解决退火处理时金属电极表面容易产生氧化的问题，提高产品良率。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面、本发明实施例提供了一种阵列基板的制备方法，所述制备方法包括：在衬底基板上形成第一导电图案、第二导电图案以及至少覆盖所述第一导电图案的上表面的绝缘图案；其中，所述第一导电图案、第二导电图案采用一次构图工艺形成；所述第一导电图案包括：依次远离所述衬底基板的第一非晶态透明导电图形、第一金属图形；所述第二导电图案包括第二非晶态透明导电图形；对形成有所述第一导电图案、所述第二导电图案以及所述绝缘图案的所述衬底基板进行退火处理，使所述第一非晶态透明导电图形、所述第二非晶态透明导电图形分别转化为第一晶态透明导电图形、第二晶态透明导电图形。
优选的，所述绝缘图案与所述第一导电图案、所述第二导电图案在同一次构图工艺下形成。
进一步优选的，在衬底基板上形成第一导电图案、第二导电图案以及至少覆盖所述第一导电图案的上表面的绝缘图案；其中，所述绝缘图案与所述第一导电图案、所述第二导电图案在同一次构图工艺下形成，具体包括：在衬底基板上依次形成透明导电薄膜、金属薄膜、绝缘薄膜、以及光刻胶；采用半色调掩膜板或灰色调掩膜板，对形成有所述光刻胶的所述衬底基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分、以及光刻胶完全去除区域；其中，所述光刻胶完全保留部分对应待形成的第一导电图案的区域所述光刻胶半保留部分对应待形成的第二导电图案的区域所述光刻胶完全去除区域对应其他区域；采用刻蚀工艺，去除所述光刻胶完全去除区域对应的所述绝缘薄膜、所述金属薄膜、以及所述透明导电薄膜；采用灰化工艺，去除所述光刻胶半保留部分；采用刻蚀工艺，去除所述光刻胶半保留部分对应的所述绝缘薄膜、所述金属薄膜，形成所述第一导电图案、所述第二导电图案；采用剥离工艺，去除所述光刻胶完全保留部分，露出所述绝缘图案。
优选的，所述第一金属图形包括：依次远离所述衬底基板的第一金属合金层、第一金属单质层。
在上述基础上优选的，所述第一导电图案包括：栅极的图案、栅线的图案、以及公共电极线的图案；所述第二导电图案包括：公共电极的图案或像素电极的图案；其中，当所述第二导电图案包括公共电极的图案时，所述公共电极线与所述公共电极相接触；当所述第二导电图案包括像素电极的图案时，所述公共电极线与所述像素电极互不接触。
进一步优选的，所述第一非晶态透明导电图形对应于所述公共电极线的部分与所述第二非晶态透明导电图形为一体结构。
进一步优选的，所述对形成有所述第一导电图案、所述第二导电图案以及所述绝缘图案的所述衬底基板进行退火处理，使所述第一非晶态透明导电图形、所述第二非晶态透明导电图形分别转化为第一晶态透明导电图形、所述第二晶态透明导电图形之前，所述制备方法还包括：在形成有所述第一导电图案、所述第二导电图案、以及所述绝缘图案的基板上形成栅绝缘层。
另一方面、本发明实施例还提供了一种阵列基板，包括衬底基板；所述阵列基板还包括：位于所述衬底基板上同层设置的第一导电图案、第二导电图案、以及至少覆盖所述第一导电图案的上表面的绝缘图案；其中，所述第一导电图案包括依次远离所述衬底基板的第一晶态透明导电图形、第一金属图形；所述第二导电图案包括第二晶态透明导电图形。
优选的，所述第一金属图形包括：依次远离所述衬底基板的第一金属合金层、第一金属单质层。
进一步优选的，所述第一导电图案包括：栅极的图案、栅线的图案、以及公共电极线的图案；所述第二导电图案包括：公共电极的图案或像素电极的图案；其中，当所述第二导电图案包括公共电极的图案时，所述公共电极线与所述公共电极相接触；当所述第二导电图案包括像素电极的图案时，所述公共电极线与所述像素电极互不接触。
进一步优选的，所述第一晶态透明导电图形对应于所述公共电极线的部分与所述第二晶态透明导电图形为一体结构。
进一步优选的，所述阵列基板还包括：位于包括有所述第一导电图案、所述第二导电图案、以及所述绝缘图案的基板上的栅绝缘层。
再一方面、本发明实施例还提供了一种显示面板，包括上述的所述的阵列基板。
本发明实施例还提供了一种显示装置，包括上述的所述的显示面板。
基于此，通过本发明实施例提供的上述制备方法，由于在对包括有第一导电图案、第二导电图案的基板进行退火处理前，第一导电图案中相对远离衬底基板的第一金属图形的表面还覆盖有能够防止其被氧化的绝缘图案，从而避免了金属材料构成的第一金属图形在退火工艺中产生表面氧化反应，保证了第一导电图案整体的电阻值不会由于产生氧化层而增加，减小了由于电阻过大而导致的能耗增加、甚至走线等电极发生断路等不良，从而提高了产品良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的采用一次构图工艺形成公共电极、公共电极线、栅极以及栅线的步骤过程示意图；
图2为现有技术中，在同一气氛条件下，退火温度与Cu氧化层厚度及电阻的对应数值表格；
图3为本发明实施例提供的一种阵列基板的制备方法的流程示意图；
图4(a)、图4(b)分别为图3中的步骤S01、步骤S02的示意图；
图5(a)至图5(e)依次为图3中的步骤S01的具体步骤分步示意图；
图6为本发明实施例提供的一种阵列基板的剖视结构示意图一；
图7为本发明实施例提供的一种阵列基板的剖视结构示意图二；
图8为本发明实施例提供的一种阵列基板的剖视结构示意图三。
附图标记：
100-衬底基板；101-透明导电薄膜；102-金属薄膜；103-绝缘薄膜；104-光刻胶；104a-光刻胶完全保留部分；104b-光刻胶半保留部分；104c-光刻胶完全去除区域；105-半色调掩膜板；105a-完全不透过区域；105b-半透过区域；105c-完全透过区域；10-第一导电图案；10a-上表面；11-第一非晶态透明导电图形；12-第一金属图形；12a-第一衬底层；12b-第一金属层；13-栅线；14-公共电极线；20-第二导电图案；21-第二非晶态透明导电图形；22-公共电极；23-像素电极；30-绝缘图案；31-栅绝缘层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要指出的是，除非另有定义，本发明实施例中所使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
并且，本发明专利申请说明书以及权利要求书中所使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。在本发明的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明实施例提供了一种阵列基板的制备方法，如图3所示，制备方法包括：
S01、如图4(a)所示，在衬底基板100上形成第一导电图案10、第二导电图案20、以及至少覆盖第一导电图案10的上表面10a的绝缘图案30。
其中，第一导电图案10、第二导电图案20采用一次构图工艺形成；第一导电图案20包括依次远离衬底基板100的第一非晶态透明导电图形11、第一金属图形12；第二导电图案20包括第二非晶态透明导电图形21。
这里，第一导电图案10的上表面10a即指第一导电图案10远离衬底基板100一侧的表面。
S02、如图4(b)所示，对形成有上述的第一导电图案10、第二导电图案20以及绝缘图案30的衬底基板100进行退火处理，使第一非晶态透明导电图形11、第二非晶态透明导电图形21分别转化为第一晶态透明导电图形、第二晶态透明导电图形。
需要说明的是，第一、上述的第一导电图案10可以是多个，并分布在衬底基板100的不同位置。在本实施例中，由第一非晶态透明导电图形11、第一金属图形12构成的所有的图案都可以称为第一导电图案10。
这里，当第一导电图案10为多个时，同称为第一导电图案10的各个图案可以具有不同的功能，也可按照在显示技术领域中的具体功能再用不同的称谓表示。
示例性地，由于阵列基板中的TFT(Thin Film Transistor，薄膜晶体管)可包含有多种结构类型，如底栅型(bottom gate，即栅极位于有源层靠近于衬底基板的一侧)或顶栅型(top gate，即栅极位于有源层远离衬底基板的另一侧)。因此，上述的第一导电图案10具体可以包括但不限于阵列基板中的栅极的图案、与栅极相连的栅线的图案、公共电极线的图案；或者，上述的第一导电图案10具体也可以包括但不限于阵列基板中的源漏极的图案、与源极相连的数据线的图案。
同样的，上述的第二导电图案20可以包括但不限于公共电极的图案或像素电极的图案，具体不作限定，可根据具体结构的不同灵活改变。
第二、上述绝缘图案30至少覆盖第一导电图案10远离衬底基板一侧的上表面10a是指，参考图4(a)所示，绝缘图案30可以仅位于第一导电图案10的上表面10a上，即与第一导电图案10具有相同的图案；或者，绝缘图案30也可以位于形成有上述的第一导电图案10、第二导电图案20的衬底基板100之上，即覆盖上述的第一导电图案10、第二导电图案20以及其余区域。示例的，当上述的第一导电图案10具体包括阵列基板中的栅极的图案、与栅极相连的栅线的图案、公共电极线的图案时，覆盖整个衬底基板100的上述绝缘图案30可以为阵列基板中的栅绝缘层。
这里，由于绝缘图案30至少形成于第一金属图形12之上，因此在后续的退火工艺中起到了避免第一金属图形12表面被氧化的作用，其构成材料可选用结构致密、高温时抗氧化性较强的氮化物、氧化物、氮氧化物等。由于这类绝缘材料是应用于阵列基板中的常见材料，因此，绝缘图案30的材料选取不会增加阵列基板整体的制备成本。
第三、本发明实施例提供的上述制备方法中所指的构图工艺可以是任意对膜层(一层或多层)进行处理以形成具有特定图案的工艺。其中，典型的构图工艺是指应用一次掩膜板，通过光刻胶曝光、显影、刻蚀、去除光刻胶的工艺。其中，掩膜板可以是普通掩膜板、或半色调掩膜板、或灰色调掩膜板，应根据具体构图工艺灵活调整。
第四、在上述步骤S02中，退火工艺中具体涉及到的退火温度、气氛条件、反应时间等参数可沿用现有技术，本发明实施例不作限定，只要使得上述的第一非晶态透明导电图形11、第二非晶态透明导电图形21由a-ITO态转化为p-ITO态即可。
基于此，通过本发明实施例提供的上述制备方法，由于在对包括有第一导电图案10、第二导电图案20的基板进行退火处理前，第一导电图案10中相对远离衬底基板100的第一金属图形12的表面还覆盖有能够防止其被氧化的绝缘图案30，从而避免了金属材料构成的第一金属图形12在退火工艺中产生表面氧化反应，保证了第一导电图案10整体的电阻值不会由于产生氧化层而增加，减小了由于电阻过大而导致的能耗增加、甚至走线等电极发生断路等不良，从而提高了产品良率。
进一步优选地，绝缘图案30与上述的第一导电图案10、第二导电图案20在同一次构图工艺下形成。
这样一来，一方面、不需要通过额外的构图工艺形成上述的具有一定图案的绝缘图案30，提高了对阵列基板制备过程中的构图工艺的利用率，量产的速率较高。
另一方面、相比于绝缘图案30与第一导电图案10采用不同构图工艺制备的情况，由于本发明实施例提供的上述制备方法优选地将上述第一导电图案10、第二导电图案20以及绝缘图案30在同一次构图工艺中形成。因此，绝缘图案30的成膜工艺与第一导电图案10中的第一金属图形12的成膜工艺是连续进行的，第一金属图形12与绝缘图案30相接触的界面缺陷较少，各图形的材料性能更优。
在此基础上，如图5(a)至图5(e)所示，在衬底基板100上形成第一导电图案10、第二导电图案20以及至少覆盖第一导电图案的上表面10a的绝缘图案30；其中，绝缘图案30与上述的第一导电图案10、第二导电图案20在同一次构图工艺下形成，具体包括以下子步骤：
S11、如图5(a)所示，在衬底基板100上依次形成透明导电薄膜101、金属薄膜102、绝缘薄膜103、以及光刻胶104。
这里，透明导电薄膜101例如可以采用ITO或IZO(Indium ZincOxide，氧化铟锌)材料，具体不作限定。金属薄膜102可以采用金属单质或合金构成，并优选地采用电阻率相对较低、性能相对稳定、价格相对低廉的Cu及其合金材料构成。
其中，形成上述的透明导电薄膜101、金属薄膜102、绝缘薄膜103、以及光刻胶104的具体工艺可以沿用现有技术中的各种薄膜制备工艺，如蒸镀法、溅射法等各种PVD(Physical Vapor Deposition，物理气相沉积)成膜技术，或热解、氧化、还原、置换等各种CVD(Chemical Vapor Deposition，化学气相沉积法)成膜技术。
S12、如图5(b)所示，采用半色调掩膜板105或灰色调掩膜板，对形成有光刻胶104的上述衬底基板100进行曝光、显影后，形成光刻胶完全保留部分104a、光刻胶半保留部分104b、以及光刻胶完全去除区域104c。
其中，光刻胶完全保留部分104a对应待形成的第一导电图案10的区域；光刻胶半保留部分104b对应待形成的第二导电图案20的区域；光刻胶完全去除区域104c对应其他区域。
这里，上述步骤S12中优选采用曝光精准性更高的正性光刻胶，即光刻胶104在曝光前不溶解于显影液，经过紫外线曝光后转化为能够溶解于显影液中的物质。
具体的，光刻胶完全保留部分104a、光刻胶半保留部分104b、以及光刻胶完全去除区域104c分别对应于半色调掩膜板105或灰色调掩膜板的完全不透过区域105a、半透过区域105b、以及完全透过区域105c。其中，半色调掩膜板105或灰色调掩膜板的具体曝光原理可参见现有技术，在此不作赘述。
S13、如图5(c)所示，采用刻蚀工艺，去除光刻胶完全去除区域104c对应的绝缘薄膜103、金属薄膜102、以及透明导电薄膜101。
这里，刻蚀工艺不限于干法刻蚀(Dry etch)或湿法刻蚀(Wetetch)，也可以采用上述两种刻蚀工艺的任意顺序组合。
具体的，由于绝缘薄膜103通常选用结构致密、高温时抗氧化性较强的氮化物、氧化物、氮氧化物等绝缘材料，更适合采用干法刻蚀工艺来去除。因此，首先采用干法刻蚀工艺，去除光刻胶完全去除区域104c对应的绝缘薄膜103。
由于金属薄膜102通常采用金属单质或合金材料，透明导电薄膜101通常采用ITO或IZO材料，更适合采用以酸碱、双氧水等为刻蚀液的湿法刻蚀工艺来去除。因此，再去除上述的光刻胶完全去除区域104c对应的绝缘薄膜103之后，优选地再采用湿法刻蚀工艺去除光刻胶完全去除区域104c对应的绝缘薄膜103下的金属薄膜102、以及透明导电薄膜101。
S14、如图5(d)所示，采用灰化工艺，去除光刻胶半保留部分104b。
S15、如图5(e)所示，采用刻蚀工艺，去除光刻胶半保留部分104b对应的绝缘薄膜103(图中未标示出)、金属薄膜102(图中未标示出)，形成第一导电图案10、第二导电图案20。
这里，对光刻胶半保留部分104b对应的绝缘薄膜103、金属薄膜102的具体刻蚀工艺也可参考上述步骤S13，即首先采用干法刻蚀工艺，去除光刻胶半保留部分104b对应的绝缘薄膜103，之后再采用湿法刻蚀工艺，去除上述的金属薄膜102。
S16、采用剥离工艺，去除光刻胶完全保留部分104a(图中未标示出)，参考图4a所示，露出绝缘图案30。
在上述基础上，进一步如图6所示，第一金属图形12包括：依次远离衬底基板100的第一金属合金层12a、第一金属单质层12b。
这里，第一金属合金层12a相当于第一金属单质层12b的衬底层。即，在形成透明导电薄膜101之后，依次形成第一金属合金层12a的薄膜以及第一金属单质层12b的薄膜，以通过上述的构图工艺形成上述的由第一衬底层12a、第一金属层12b构成的第一金属图形12。
需要说明的是，第一金属合金层12a可以加强第一金属单质层12b与下层的第一非晶态透明导电图形11之间的粘附，还可以起到防止第一金属单质层12b中的金属离子扩散到第一非晶态透明导电图形11中的作用。
这里，当第一金属单质层12b采用显示技术中经常使用的Cu或Al单质材料、第一非晶态透明导电图形11采用a-ITO或a-IZO等材料时，用于第一金属合金层12a的材料可以包括但不限于MoNb(钼铌合金)、MoW(钼钨合金)、MoTi(钼钛合金)、MoZr(钼锆合金)中的至少一种。
由于上述的合金材料均呈现出与Cu或Al金属单质材料的刻蚀选择性类似的刻蚀选择性。故，第一金属合金层12a可以与第一金属单质层12b在同一刻蚀工艺下同时被刻蚀。因此，选用上述的合金材料作为第一金属合金层12a，不但可以起到上述的加强粘附、防止金属离子扩散的作用，还能够简化刻蚀工艺的次数，降低制备成本。
在上述基础上优选地，第一导电图案10包括：栅极的图案、栅线13的图案、以及公共电极线14的图案；第二导电图案20包括：公共电极22的图案或像素电极23的图案。
其中，如图7所示，当第二导电图案20(图中未标示出)包括公共电极22的图案时，公共电极线14与公共电极22相接触；或者，如图8所示，当第二导电图案20包括像素电极23时，公共电极线14与像素电极23互不接触。
需要说明的是，上述的第一导电图案10包括栅极的图案、栅线13的图案、以及公共电极线14的图案，是指各个电极图案均包括有构成第一导电图案10的各层结构。其中，由于栅极通常是与栅线相连，以通过栅线向其输入相应的栅极信号，因此，栅极的图案与栅线13的图案相接触；而公共电极线14的作用是向公共电极22输入一定的像素电压，故公共电极线14与公共电极22相接触，并与栅极、栅线互不接触。
在上述基础上，为了简化构图工艺，参考图7所示，第一非晶态透明导电图形11对应于公共电极线14的部分与第二非晶态透明导电图形21为一体结构。
这样一来，第一非晶态透明导电图形11、第二非晶态透明导电图形21转化为晶态后，第一晶态透明导电图形对应于公共电极线14的部分与第二晶态透明导电图形即为一体结构。
进一步的，在上述步骤S02之前，本发明实施例提供的上述制备方法还包括：
参考图7或图8所示，在形成有第一导电图案10、第二导电图案20、以及绝缘图案30的基板上形成栅绝缘层31。
这里，为了便于理解，下面引入“TFT区域”与“像素区域”的概念；其中，TFT区域是指由栅极以及后续步骤形成的有源层、源极、漏极构成的TFT的区域；像素区域是指由第二导电图案20与后续步骤形成的相对的另一个电极构成的区域，即，当第二导电图案20包括公共电极22的图案时，后续步骤形成的另一个电极为像素电极，反之亦然。
针对绝缘图案30仅覆盖第一导电图案10的上表面10a的情况，由于绝缘图案30仅覆盖在第一导电图案10上，而栅绝缘层31覆盖在整个基板上。因此，在栅绝缘层31上形成后续的有源层、源极、漏极等步骤之后，在TFT区域中，栅极与源极、栅极与漏极之间的间距包括了绝缘图案30的厚度t1与栅绝缘层31的厚度t2之和，而对应于像素区域中，公共电极与像素电极之间的间距不包括绝缘图案30的厚度t1。
而对于平板电容器的电容C具有以下表达式：
C = ϵ · A d ;
其中，ε为介质的电容器率，A为电极板的正对面积，d为电极板间隔距离。
由上述表达式可知，电容C与介质的电容器率ε、电极板的正对面积A、以及电极板间隔距离d有关。
这样一来，当绝缘图案30的厚度t1与栅绝缘层31的厚度t2之和与现有技术提供的阵列基板中的栅绝缘层的厚度相同，示例性为即现有技术通常设置的栅绝缘层厚度为时，由于栅绝缘层31的厚度t2小于现有技术中的厚度，相当于减小了现有技术中的公共电极与像素电极之间的间距，由上述的平板电容器的表达式可知，在不改变电容器率ε、电极板的正对面积A的前提下，相当于增加了公共电极与像素电极之间形成的存储电容(Cst)的大小，从而起到了提高显示效果的作用。
针对绝缘图案30覆盖在包括有上述的第一导电图案10、第二导电图案20的衬底基板100的情况，当栅绝缘层31的厚度t2与现有技术提供的阵列基板中的栅绝缘层的厚度相同时，由于第一导电图案10上还覆盖有一定厚度的绝缘图案30，相当于增加了栅极与源极、漏极之间的间距，同样由上述的平板电容器的表达式可知，在不改变电容器率ε、电极板的正对面积A的前提下，相当于减小了栅极与源极之间的寄生电容Cgs(capacitance between gate and source)、栅极与漏极之间的寄生电容Cgd(capacitance between gate and drain)，从而起到了减小由于寄生电容而导致的信号延迟等问题。
进一步的，为了降低成本，优选地，绝缘图案30与栅绝缘层31采用同种材料构成。
在上述基础上，本发明实施例还提供了一种采用上述制备方法获得的阵列基板，该阵列基板包括衬底基板100；位于衬底基板100上同层设置的第一导电图案10、第二导电图案20、以及位于第一导电图案10远离衬底基板100的一侧的上表面10a的绝缘图案30；其中，第一导电图案10包括依次远离衬底基板100的第一晶态透明导电图形、第一金属图形12；第二导电图案20包括第二晶态透明导电图形。
需要说明的是，所谓同层设置是针对至少两种图形而言的，是指将至少两种图形设置在同一层衬底上的结构。具体的，通常是通过构图工艺在采用同种材料制成的薄膜上形成上述的至少两种图形。
在此基础上，第一金属图形12包括：依次远离衬底基板100的第一金属合金层12a、第一金属单质层12b。
第一金属合金层12a可以加强第一金属单质层12b与下层的第一晶态透明导电图形之间的粘附，还可以起到防止第一金属单质层12b中的金属离子扩散到第一晶态透明导电图形中的作用。
这里，当第一金属单质层12b采用显示技术中经常使用的Cu或Al单质材料、第一晶态透明导电图形采用晶化的p-ITO或p-IZO等材料时，用于第一金属合金层12a的材料可以包括但不限于MoNb(钼铌合金)、MoW(钼钨合金)、MoTi(钼钛合金)、MoZr(钼锆合金)中的至少一种。
上述的合金材料均呈现出与Cu或Al材料的刻蚀选择性类似的刻蚀选择性。故，第一金属合金层12a可以与第一金属单质层12b在同一刻蚀工艺下同时被刻蚀。因此，选用上述的合金材料作为第一金属合金层12a，不但可以起到上述的加强粘附、防止金属离子扩散的作用，还能够简化刻蚀工艺的次数，降低制备成本。
在上述基础上优选地，第一导电图案10包括：栅极的图案、栅线13的图案、以及公共电极线14的图案；第二导电图案20包括：公共电极22的图案或像素电极23的图案。
其中，参考图7所示，当第二导电图案20(图中未标示出)包括公共电极22的图案时，公共电极线14与公共电极22相接触；或者，参考图8所示，当第二导电图案20包括像素电极23时，公共电极线14与像素电极23互不接触。
在上述基础上，为了简化构图工艺，参考图7所示，第一晶态透明导电图形对应于公共电极线14的部分与第二晶态透明导电图形为一体结构。
进一步的，参考图7或图8所示，上述的阵列基板还包括：位于包括有第一导电图案10、第二导电图案20、以及绝缘图案30的基板上的栅绝缘层31。
针对绝缘图案30仅覆盖第一导电图案10的上表面10a的情况，由于绝缘图案30仅覆盖在第一导电图案10上，而栅绝缘层31覆盖在整个基板上。因此，在栅绝缘层31上形成后续的有源层、源极、漏极等步骤之后，在TFT区域中，栅极与源极、栅极与漏极之间的间距包括了绝缘图案30的厚度t1与栅绝缘层31的厚度t2之和，而对应于像素区域中，公共电极与像素电极之间的间距不包括绝缘图案30的厚度t1。
针对绝缘图案30覆盖在包括有上述的第一导电图案10、第二导电图案20的衬底基板100的情况，当栅绝缘层31的厚度t2与现有技术提供的阵列基板中的栅绝缘层的厚度相同时，由于第一导电图案10上还覆盖有一定厚度的绝缘图案30，相当于增加了栅极与源极、漏极之间的间距，同样由上述的平板电容器的表达式可知，在不改变电容器率ε、电极板的正对面积A的前提下，相当于减小了栅极与源极之间的寄生电容Cgs(capacitance between gate and source)、栅极与漏极之间的寄生电容Cgd(capacitance between gate and drain)，从而起到了减小由于寄生电容而导致的信号延迟等问题。
这里，为了降低成本，优选地，绝缘图案30与栅绝缘层31采用同种材料构成。
进一步的，本发明实施例还提供了一种显示面板，包括上述的阵列基板。
进一步的，本发明实施例还提供了一种显示装置，包括上述的显示面板。该显示装置可以为液晶面板、液晶显示器、液晶电视、OLED(Organic Light-Emitting Display，有机电致发光显示)显示器、OLED电视或电子纸、数码相框、手机、平板电脑等具有任何显示功能的产品或者部件。
需要说明的是，本发明所有附图是上述阵列基板及其制备方法的简略的示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种阵列基板的制备方法，其特征在于，所述制备方法包括：
在衬底基板上形成第一导电图案、第二导电图案以及至少覆盖所述第一导电图案的上表面的绝缘图案；其中，所述第一导电图案、第二导电图案采用一次构图工艺形成；所述第一导电图案包括：依次远离所述衬底基板的第一非晶态透明导电图形、第一金属图形；所述第二导电图案包括第二非晶态透明导电图形；
对形成有所述第一导电图案、所述第二导电图案以及所述绝缘图案的所述衬底基板进行退火处理，使所述第一非晶态透明导电图形、所述第二非晶态透明导电图形分别转化为第一晶态透明导电图形、第二晶态透明导电图形。
2.根据权利要求1所述的制备方法，其特征在于，所述绝缘图案与所述第一导电图案、所述第二导电图案在同一次构图工艺下形成。
3.根据权利要求2所述的制备方法，其特征在于，在衬底基板上形成第一导电图案、第二导电图案以及至少覆盖所述第一导电图案的上表面的绝缘图案；其中，所述绝缘图案与所述第一导电图案、所述第二导电图案在同一次构图工艺下形成，具体包括：
在衬底基板上依次形成透明导电薄膜、金属薄膜、绝缘薄膜、以及光刻胶；
采用半色调掩膜板或灰色调掩膜板，对形成有所述光刻胶的所述衬底基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分、以及光刻胶完全去除区域；其中，所述光刻胶完全保留部分对应待形成的第一导电图案的区域；所述光刻胶半保留部分对应待形成的第二导电图案的区域；所述光刻胶完全去除区域对应其他区域；
采用刻蚀工艺，去除所述光刻胶完全去除区域对应的所述绝缘薄膜、所述金属薄膜、以及所述透明导电薄膜；
采用灰化工艺，去除所述光刻胶半保留部分；
采用刻蚀工艺，去除所述光刻胶半保留部分对应的所述绝缘薄膜、所述金属薄膜，形成所述第一导电图案、所述第二导电图案；
采用剥离工艺，去除所述光刻胶完全保留部分，露出所述绝缘图案。
4.根据权利要求1所述的制备方法，其特征在于，所述第一金属图形包括：依次远离所述衬底基板的第一金属合金层、第一金属单质层。
5.根据权利要求1至4任一项所述的制备方法，其特征在于，
所述第一导电图案包括：栅极的图案、栅线的图案、以及公共电极线的图案；
所述第二导电图案包括：公共电极的图案或像素电极的图案；
其中，当所述第二导电图案包括公共电极的图案时，所述公共电极线与所述公共电极相接触；当所述第二导电图案包括像素电极的图案时，所述公共电极线与所述像素电极互不接触。
6.根据权利要求5所述的制备方法，其特征在于，所述第一非晶态透明导电图形对应于所述公共电极线的部分与所述第二非晶态透明导电图形为一体结构。
7.根据权利要求5所述的制备方法，其特征在于，所述对形成有所述第一导电图案、所述第二导电图案以及所述绝缘图案的所述衬底基板进行退火处理，使所述第一非晶态透明导电图形、所述第二非晶态透明导电图形分别转化为第一晶态透明导电图形、所述第二晶态透明导电图形之前，所述制备方法还包括：
在形成有所述第一导电图案、所述第二导电图案、以及所述绝缘图案的基板上形成栅绝缘层。
8.一种阵列基板，包括衬底基板；其特征在于，所述阵列基板还包括：
位于所述衬底基板上同层设置的第一导电图案、第二导电图案、以及至少覆盖所述第一导电图案的上表面的绝缘图案；
其中，所述第一导电图案包括依次远离所述衬底基板的第一晶态透明导电图形、第一金属图形；所述第二导电图案包括第二晶态透明导电图形。
9.根据权利要求8所述的阵列基板，其特征在于，所述第一金属图形包括：依次远离所述衬底基板的第一金属合金层、第一金属单质层。
10.根据权利要求8或9所述的阵列基板，其特征在于，
所述第一导电图案包括：栅极的图案、栅线的图案、以及公共电极线的图案；
所述第二导电图案包括：公共电极的图案或像素电极的图案；
其中，当所述第二导电图案包括公共电极的图案时，所述公共电极线与所述公共电极相接触；当所述第二导电图案包括像素电极的图案时，所述公共电极线与所述像素电极互不接触。
11.根据权利要求10所述的阵列基板，其特征在于，所述第一晶态透明导电图形对应于所述公共电极线的部分与所述第二晶态透明导电图形为一体结构。
12.根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括：
位于包括有所述第一导电图案、所述第二导电图案、以及所述绝缘图案的基板上的栅绝缘层。
13.一种显示面板，其特征在于，包括如权利要求8至12任一项所述的阵列基板。
14.一种显示装置，其特征在于，包括如权利要求13所述的显示面板。
CN201510197982.2A 2015-04-23 2015-04-23 一种阵列基板及其制备方法、显示面板、显示装置 Active CN104795407B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510197982.2A CN104795407B (zh) 2015-04-23 2015-04-23 一种阵列基板及其制备方法、显示面板、显示装置
PCT/CN2016/076260 WO2016169355A1 (zh) 2015-04-23 2016-03-14 阵列基板及其制备方法、显示面板、显示装置
US15/519,937 US10192907B2 (en) 2015-04-23 2016-03-14 Array substrate and manufacturing method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510197982.2A CN104795407B (zh) 2015-04-23 2015-04-23 一种阵列基板及其制备方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN104795407A true CN104795407A (zh) 2015-07-22
CN104795407B CN104795407B (zh) 2016-02-24

Family

ID=53560100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510197982.2A Active CN104795407B (zh) 2015-04-23 2015-04-23 一种阵列基板及其制备方法、显示面板、显示装置

Country Status (3)

Country Link
US (1) US10192907B2 (zh)
CN (1) CN104795407B (zh)
WO (1) WO2016169355A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016169355A1 (zh) * 2015-04-23 2016-10-27 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
CN109285781A (zh) * 2018-09-29 2019-01-29 合肥鑫晟光电科技有限公司 一种薄膜晶体管的制备方法
CN109860106A (zh) * 2019-02-28 2019-06-07 合肥京东方光电科技有限公司 一种显示基板的制备方法
CN110231889A (zh) * 2019-06-25 2019-09-13 汕头超声显示器技术有限公司 一种提高耐用性的通孔设计电容触摸屏
CN111048662A (zh) * 2019-12-26 2020-04-21 上海华虹宏力半导体制造有限公司 并联pps电容器的制作方法及并联pps电容器
US11205685B2 (en) 2018-04-19 2021-12-21 Lg Display Co., Ltd. Electro-luminescent display device and method of fabricating the same
CN114023762A (zh) * 2021-10-18 2022-02-08 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170145A1 (en) * 2006-01-26 2007-07-26 Samsung Electronics Co., Ltd. Method of manufacturing a display substrate
CN102709189A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法及一种阵列基板
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103123910A (zh) * 2012-10-31 2013-05-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103489902A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 一种电极及其制作方法、阵列基板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5231724U (zh) * 1975-08-29 1977-03-05
CA1109927A (en) * 1978-06-26 1981-09-29 Edmund T. Marciniec Manufacture of thin film thermal print head
JPS57161882A (en) * 1981-03-31 1982-10-05 Hitachi Ltd Display body panel
JPS58140A (ja) * 1981-06-25 1983-01-05 Fujitsu Ltd ハイブリツドｉｃ
SG52916A1 (en) * 1996-02-13 1998-09-28 Nitto Denko Corp Circuit substrate circuit-formed suspension substrate and production method thereof
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6855636B2 (en) * 2002-10-31 2005-02-15 3M Innovative Properties Company Electrode fabrication methods for organic electroluminscent devices
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR20060024196A (ko) * 2004-09-13 2006-03-16 삼성에스디아이 주식회사 질화 붕소 뱀부 슈트를 이용한 플라즈마 표시 패널 및평판 램프
KR101117979B1 (ko) * 2004-12-24 2012-03-06 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
US7473150B2 (en) * 2005-05-06 2009-01-06 Sharp Laboratories Of America, Inc. Zinc oxide N-I-N electroluminescence device
KR101568268B1 (ko) * 2009-10-27 2015-11-11 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
JP5244950B2 (ja) * 2011-10-06 2013-07-24 日東電工株式会社 透明導電性フィルム
TWI616010B (zh) * 2012-11-30 2018-02-21 樂金顯示科技股份有限公司 導電基板及其製備方法
TWI450653B (zh) * 2012-12-06 2014-08-21 勝華科技股份有限公司 接墊結構
CN104795407B (zh) * 2015-04-23 2016-02-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170145A1 (en) * 2006-01-26 2007-07-26 Samsung Electronics Co., Ltd. Method of manufacturing a display substrate
CN102709189A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法及一种阵列基板
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103123910A (zh) * 2012-10-31 2013-05-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103489902A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 一种电极及其制作方法、阵列基板及显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016169355A1 (zh) * 2015-04-23 2016-10-27 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
US10192907B2 (en) 2015-04-23 2019-01-29 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display device
US11205685B2 (en) 2018-04-19 2021-12-21 Lg Display Co., Ltd. Electro-luminescent display device and method of fabricating the same
CN109285781A (zh) * 2018-09-29 2019-01-29 合肥鑫晟光电科技有限公司 一种薄膜晶体管的制备方法
CN109285781B (zh) * 2018-09-29 2022-04-22 合肥鑫晟光电科技有限公司 一种薄膜晶体管的制备方法
CN109860106A (zh) * 2019-02-28 2019-06-07 合肥京东方光电科技有限公司 一种显示基板的制备方法
CN110231889A (zh) * 2019-06-25 2019-09-13 汕头超声显示器技术有限公司 一种提高耐用性的通孔设计电容触摸屏
CN111048662A (zh) * 2019-12-26 2020-04-21 上海华虹宏力半导体制造有限公司 并联pps电容器的制作方法及并联pps电容器
CN114023762A (zh) * 2021-10-18 2022-02-08 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
CN104795407B (zh) 2016-02-24
WO2016169355A1 (zh) 2016-10-27
US20170373102A1 (en) 2017-12-28
US10192907B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
CN104795407B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
US9502436B2 (en) Thin film transistor, array substrate and method for fabricating the same, and display device
CN102270604B (zh) 阵列基板的结构及其制造方法
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
JP6818554B2 (ja) アレイ基板の製造方法、アレイ基板および表示装置
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN105895581A (zh) Tft基板的制作方法
CN105590896A (zh) 阵列基板的制作方法及制得的阵列基板
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
CN115995470A (zh) 显示基板及其制造方法、显示装置
US9502437B2 (en) Method of manufacturing array substrate, array substrate and display device
CN102033379B (zh) 液晶显示器与其制造方法
CN105742292A (zh) 阵列基板的制作方法及制得的阵列基板
CN202473925U (zh) 一种顶栅型tft阵列基板及显示装置
CN107871753A (zh) 阵列基板及其制备方法
CN105679714A (zh) 阵列基板及其制作方法
US20140110719A1 (en) Array substrate, manufacturing method therefor and display device
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN103021942B (zh) 阵列基板及其制造方法、显示装置
CN102931139B (zh) 阵列基板及其制造方法、显示装置
CN202977421U (zh) 阵列基板及显示装置
CN106298647B (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
US9515101B2 (en) Array substrate and method for manufacturing the same, and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant