CN104752203A - 一种薄膜晶体管的制作方法 - Google Patents
一种薄膜晶体管的制作方法 Download PDFInfo
- Publication number
- CN104752203A CN104752203A CN201310734217.0A CN201310734217A CN104752203A CN 104752203 A CN104752203 A CN 104752203A CN 201310734217 A CN201310734217 A CN 201310734217A CN 104752203 A CN104752203 A CN 104752203A
- Authority
- CN
- China
- Prior art keywords
- planarization layer
- film transistor
- polysilicon
- thin
- residue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 15
- 238000002425 crystallisation Methods 0.000 claims abstract description 14
- 230000008025 crystallization Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005224 laser annealing Methods 0.000 claims abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 241000826860 Trapezium Species 0.000 claims 1
- 229920001621 AMOLED Polymers 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
- H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种薄膜晶体管的制作方法，其包括如下步骤：（1）首先利用化学气相沉积法在薄膜晶体管的基板上沉积一层非晶硅；（2）利用准分子激光退火技术将非晶硅结晶，成为多晶硅，在结晶过程中多晶硅表面产生大量的由于激光退火结晶造成的凸起；（3）利用涂布方式在具有凸起的多晶硅上面制作平坦化层，使该平坦化层完全覆盖多晶硅的凸起；（4）对所述平坦化层进行刻蚀，当刻蚀到凸起部分时，平坦化层与凸起一起被刻蚀掉，并在所述多晶硅上留下剩余平坦化层与剩余少量凸起。采用本发明薄膜晶体管的制作方法，可大大降低ELA结晶后多晶硅的凸起高度，提高AMOLED背板的均匀性，使显示效果更佳。
Description
技术领域
本发明有关一种有源矩阵有机发光显示器（AMOLED，Active Matrix Organic Light Emitting Diode）中薄膜晶体管（TFT，Thin Film Transistor）的制作方法，特别是指一种可有效降低准分子激光退火多晶硅凸起高度的薄膜晶体管的制作方法。
背景技术
目前，LTPS（Low Temperature Poly-silicon，低温多晶硅）背板制备技术，主要采用ELA（Excimer
Laser Annealer，准分子激光退火）主流结晶化技术，在高能量激光的照射下，a-Si（非晶硅）重新结晶生成Poly（多晶硅），但这层Poly薄膜在多晶硅的晶界处存在明显的凸起，影响后续栅极氧化层的厚度及台阶覆盖，主要影响了TFT的电性。以a-Si厚度为500Å为例说明此凸起的影响：500Å 的a-Si作为ELA前驱体，结晶后生成的凸起高度约为400~500Å，此后沉积栅极氧化层1200Å，如果该凸起出现在沟道区，则在该凸起部位，栅极氧化层的厚度仅为700~800Å，而非凸起区域栅极氧化层厚度为1200Å，若施加相同栅极电压及源漏极电压，栅极氧化层厚度较薄的TFT（700Å处）先于栅极氧化层厚的TFT（1200Å）开启，使整块背板的Vth（阈值电压）均匀性下降，恶化显示效果。
发明内容
有鉴于此，本发明的主要目的在于提供一种可有效降低ELA-Poly凸起高度并使背板均匀显示的薄膜晶体管的制作方法。
为达到上述目的，本发明提供一种薄膜晶体管的制作方法，其包括如下步骤：
（1）首先利用化学气相沉积法在薄膜晶体管的基板上沉积一层非晶硅；
（2）利用准分子激光退火技术将非晶硅结晶，成为多晶硅，在结晶过程中多晶硅表面产生大量的由于激光退火结晶造成的凸起；
（3）利用涂布方式在具有凸起的多晶硅上面制作平坦化层，使该平坦化层完全覆盖多晶硅的凸起；
（4）对所述平坦化层进行刻蚀，当刻蚀到凸起部分时，平坦化层与凸起一起被刻蚀掉，并在所述多晶硅上留下剩余平坦化层与剩余凸起。
在步骤（4）中，所述刻蚀的方法为干刻或反应离子刻蚀。
在步骤（1）中，所述非晶硅的厚度为300-1000 Å。
在步骤（2）中，所述多晶硅的厚度为500-1000 Å，所述凸起的高度为300-700 Å。
在步骤（2）中，所述平坦化层的厚度为500-5000 Å。
所述平坦化层的材料为聚酰亚胺、树脂或无机胶等平坦化材料。
所述剩余平坦化层的厚度及所述剩余凸起的高度为100 Å。
所述薄膜晶体管的制作方法还包括利用剥离设备把剩余平坦化层刻蚀完毕。
所述步骤（4）中经刻蚀后，所述剩余凸起高出所述剩余平坦化层，或所述剩余凸起顶端低于所述剩余平坦化层顶端，或所述剩余凸起与所述剩余平坦化层平齐。
高出所述剩余平坦化层的剩余凸起为梯形结构，低于所述剩余平坦化层的剩余凸起为月牙形结构。
采用本发明薄膜晶体管的制作方法，可大大降低ELA结晶后多晶硅的凸起高度，提高AMOLED背板的均匀性，使显示效果更佳。
附图说明
图1为利用CVD沉积完非晶硅后的TFT基板结构示意图；
图2为利用ELA结晶后带有凸起的多晶硅TFT基板结构示意图；
图3为在带有凸起的多晶硅TFT基板上制作有平坦化层的基板结构示意图；
图4为刻蚀平坦化层后的TFT基板结构示意图；
图5为剥离剩余平坦化层后的基板结构示意图；
图6（a）、（b）、（c）分别为三种被刻蚀后的多晶硅凸起的结构示意图；
图7为利用ELA结晶后带有凸起的多晶硅SEM（扫描电子显微镜）示意图；
图8为本发明薄膜晶体管的制作方法的工艺流程图。
具体实施方式
为便于对本发明的方法及达到的效果有进一步的了解，现结合附图并举较佳实施例详细说明如下。
参照图8 的工艺流程图及本发明的其他各个附图，首先利用CVD（Chemical Vapor Deposition，化学气相沉积）沉积法在TFT基板02上沉积一层非晶硅011，如图1所示，沉积结构示意图，基板02为玻璃基板，非晶硅011薄膜厚度为300-1000 Å。
利用ELA（准分子激光退火）技术将非晶硅011结晶，成为多晶硅01，在结晶过程中多晶硅01表面产生大量的由于ELA结晶造成的凸起03，如图2所示，带有凸起03的多晶硅01 TFT基板结构示意图。此时TFT背板是由基板02与ELA结晶后的多晶硅01组成，多晶硅01的厚度在500-1000
Å之间，其中结晶后的多晶硅表面的凸起03高度一般在300-700 Å之间，如图7所示多晶硅01利用ELA结晶后凸起03的SEM照片，凸起的高度为600 Å左右。
利用涂布方式在有凸起03的多晶硅02上面制作平坦化层04，如图3所示，平坦化层04的材料可以是聚酰亚胺、树脂、无机胶等，平坦化层04的厚度为500-5000 Å，确保完全覆盖多晶硅02的凸起03。
在凸起03上覆盖完平坦化层04后，对平坦化层04进行刻蚀，刻蚀方法可为干刻或RIE（Reactive Ion Etching，反应离子刻蚀）等。当刻蚀到凸起03部分时，平坦化层04与凸起03一起被刻蚀掉，为了不损坏多晶硅02的界面，平坦化层04与凸起03可以保留在100 Å左右的厚度，如图4所示，刻蚀后多晶硅02上方还有剩余平坦化层042及剩余凸起032，剩余厚度约为100 Å。利用这种方法可使多晶硅02的凸起03从原来的300-700 Å降低到100 Å左右，同时由于平坦化层04的设置，可保证在刻蚀过程中不会损坏到多晶硅02。
完成刻蚀平坦化层04与凸起03后，可利用剩余平坦化层042作为绝缘层的一部分，再进行正常的工艺流程；另外，可利用剥离设备把剩余平坦化层042刻蚀完毕，只保留剩余凸起032，如图5所示，然后再进行正常的工艺。
在刻蚀工艺中，由于平坦化层04与凸起03的材料不同，因此往往导致平坦化层04与凸起03的刻蚀选择比不同，得到的剩余凸起032的结构是不同的，如图6所示，当平坦化层04的刻蚀速率大于凸起03的刻蚀速率时，得到图6（a）的结构，剩余凸起032高出剩余平坦化层042，剩余凸起032为梯形结构；当平坦化层04的刻蚀速率小于凸起03的刻蚀速率时，得到图6（b）的结构，剩余凸起032的顶端凹陷，为月牙形结构，即剩余凸起032顶端低于剩余平坦化层042顶端；当平坦化层04的刻蚀速率等于凸起03的刻蚀速率时，得到理想情况下图6（c）的结构，剩余凸起032与剩余平坦化层042平齐。
因此，采用本发明薄膜晶体管的制作方法，可大大降低ELA结晶后多晶硅的凸起高度，提高AMOLED背板的均匀性，使显示效果更佳。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，其包括如下步骤：
（1）首先利用化学气相沉积法在薄膜晶体管的基板上沉积一层非晶硅；
（2）利用准分子激光退火技术将非晶硅结晶，成为多晶硅，在结晶过程中多晶硅表面产生大量的由于激光退火结晶造成的凸起；
（3）利用涂布方式在具有凸起的多晶硅上面制作平坦化层，使该平坦化层完全覆盖多晶硅的凸起；
（4）对所述平坦化层进行刻蚀，当刻蚀到凸起部分时，平坦化层与凸起一起被刻蚀掉，并在所述多晶硅上留下剩余平坦化层与剩余凸起。
2.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，在步骤（4）中，所述刻蚀的方法为干刻或反应离子刻蚀。
3.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，在步骤（1）中，所述非晶硅的厚度为300-1000
Å。
4.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，在步骤（2）中，所述多晶硅的厚度为500-1000
Å，所述凸起的高度为300-700
Å。
5.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，在步骤（2）中，所述平坦化层的厚度为500-5000
Å。
6.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述平坦化层的材料为聚酰亚胺、树脂或无机胶。
7.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述剩余平坦化层的厚度及所述剩余凸起的高度为100 Å。
8.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述薄膜晶体管的制作方法还包括利用剥离设备把剩余平坦化层刻蚀完毕。
9.如权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述步骤（4）中经刻蚀后，所述剩余凸起高出所述剩余平坦化层，或所述剩余凸起顶端低于所述剩余平坦化层顶端，或所述剩余凸起与所述剩余平坦化层平齐。
10.如权利要求9所述的薄膜晶体管的制作方法，其特征在于，高出所述剩余平坦化层的剩余凸起为梯形结构，低于所述剩余平坦化层的剩余凸起为月牙形结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310734217.0A CN104752203A (zh) | 2013-12-27 | 2013-12-27 | 一种薄膜晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310734217.0A CN104752203A (zh) | 2013-12-27 | 2013-12-27 | 一种薄膜晶体管的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104752203A true CN104752203A (zh) | 2015-07-01 |
Family
ID=53591714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310734217.0A Pending CN104752203A (zh) | 2013-12-27 | 2013-12-27 | 一种薄膜晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752203A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105552084A (zh) * | 2015-12-14 | 2016-05-04 | 昆山工研院新型平板显示技术中心有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN107393832A (zh) * | 2017-08-11 | 2017-11-24 | 武汉华星光电半导体显示技术有限公司 | 一种改善多晶硅表面平坦度的方法 |
| CN107464752A (zh) * | 2017-07-18 | 2017-12-12 | 武汉华星光电半导体显示技术有限公司 | 多晶硅薄膜的制备方法、薄膜晶体管阵列基板的制备方法 |
| CN107799412A (zh) * | 2017-10-31 | 2018-03-13 | 武汉华星光电半导体显示技术有限公司 | 一种低温多晶硅器件制作方法及多晶硅层平坦化方法 |
| CN107920418A (zh) * | 2016-10-10 | 2018-04-17 | 上海和辉光电有限公司 | 一种柔性基板制造方法 |
| CN108133887A (zh) * | 2017-12-04 | 2018-06-08 | 扬州国宇电子有限公司 | 基于深槽刻蚀的平坦化方法 |
| US10177007B1 (en) | 2017-10-31 | 2019-01-08 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method for forming low-temperature polysilicon device and method for planarizing polysilicon layer |
| WO2020093593A1 (zh) * | 2018-11-09 | 2020-05-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、薄膜晶体管器件及其制造方法 |
| CN112397382A (zh) * | 2020-11-17 | 2021-02-23 | 云谷（固安）科技有限公司 | 一种多晶硅薄膜的处理方法 |
| CN112838052A (zh) * | 2021-02-24 | 2021-05-25 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124457A (ja) * | 1998-10-14 | 2000-04-28 | Toshiba Corp | 多結晶シリコン薄膜の平坦化方法 |
| CN1334312A (zh) * | 2000-07-25 | 2002-02-06 | 关东化学株式会社 | 多晶硅膜表面处理溶液和采用该溶液的多晶硅膜表面处理方法 |
| US6559040B1 (en) * | 1999-10-20 | 2003-05-06 | Taiwan Semiconductor Manufacturing Company | Process for polishing the top surface of a polysilicon gate |
| CN1639872A (zh) * | 2001-12-17 | 2005-07-13 | 三星电子株式会社 | 利用多晶硅的薄膜晶体管制造方法 |
-
2013
- 2013-12-27 CN CN201310734217.0A patent/CN104752203A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124457A (ja) * | 1998-10-14 | 2000-04-28 | Toshiba Corp | 多結晶シリコン薄膜の平坦化方法 |
| US6559040B1 (en) * | 1999-10-20 | 2003-05-06 | Taiwan Semiconductor Manufacturing Company | Process for polishing the top surface of a polysilicon gate |
| CN1334312A (zh) * | 2000-07-25 | 2002-02-06 | 关东化学株式会社 | 多晶硅膜表面处理溶液和采用该溶液的多晶硅膜表面处理方法 |
| CN1639872A (zh) * | 2001-12-17 | 2005-07-13 | 三星电子株式会社 | 利用多晶硅的薄膜晶体管制造方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105552084A (zh) * | 2015-12-14 | 2016-05-04 | 昆山工研院新型平板显示技术中心有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN107920418A (zh) * | 2016-10-10 | 2018-04-17 | 上海和辉光电有限公司 | 一种柔性基板制造方法 |
| WO2019014966A1 (zh) * | 2017-07-18 | 2019-01-24 | 武汉华星光电半导体显示技术有限公司 | 多晶硅薄膜的制备方法、薄膜晶体管阵列基板的制备方法 |
| CN107464752A (zh) * | 2017-07-18 | 2017-12-12 | 武汉华星光电半导体显示技术有限公司 | 多晶硅薄膜的制备方法、薄膜晶体管阵列基板的制备方法 |
| US10355033B2 (en) | 2017-07-18 | 2019-07-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Manufacturing method of polycrystalline silicon thin film and manufacturing method of thin film transistor array substrate |
| CN107393832A (zh) * | 2017-08-11 | 2017-11-24 | 武汉华星光电半导体显示技术有限公司 | 一种改善多晶硅表面平坦度的方法 |
| CN107799412A (zh) * | 2017-10-31 | 2018-03-13 | 武汉华星光电半导体显示技术有限公司 | 一种低温多晶硅器件制作方法及多晶硅层平坦化方法 |
| US10177007B1 (en) | 2017-10-31 | 2019-01-08 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method for forming low-temperature polysilicon device and method for planarizing polysilicon layer |
| WO2019085131A1 (zh) * | 2017-10-31 | 2019-05-09 | 武汉华星光电半导体显示技术有限公司 | 一种低温多晶硅器件制作方法及多晶硅层平坦化方法 |
| CN107799412B (zh) * | 2017-10-31 | 2020-07-03 | 武汉华星光电半导体显示技术有限公司 | 一种低温多晶硅器件制作方法及多晶硅层平坦化方法 |
| CN108133887A (zh) * | 2017-12-04 | 2018-06-08 | 扬州国宇电子有限公司 | 基于深槽刻蚀的平坦化方法 |
| WO2020093593A1 (zh) * | 2018-11-09 | 2020-05-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、薄膜晶体管器件及其制造方法 |
| CN112397382A (zh) * | 2020-11-17 | 2021-02-23 | 云谷（固安）科技有限公司 | 一种多晶硅薄膜的处理方法 |
| CN112838052A (zh) * | 2021-02-24 | 2021-05-25 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN112838052B (zh) * | 2021-02-24 | 2024-03-12 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752203A (zh) | 一种薄膜晶体管的制作方法 | |
| CN107017287B (zh) | 薄膜晶体管、显示装置及薄膜晶体管的制造方法 | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| JP5015473B2 (ja) | 薄膜トランジスタアレイ及びその製法 | |
| JP6416128B2 (ja) | 薄膜トランジスターの製作方法 | |
| US20160043114A1 (en) | Low temperature poly-silicon thin film transistor, array substrate and their manufacturing methods | |
| WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| CN105304500B (zh) | N型tft的制作方法 | |
| JP2008533693A (ja) | 半導体素子及びその製法 | |
| CN101656270A (zh) | 薄膜晶体管及其制造方法 | |
| US10256103B2 (en) | Fabrication method for thin film transistor, thin film transistor and display apparatus | |
| US20200285124A1 (en) | Method of Manufacturing Via Hole, Method of Manufacturing Array Substrate, and Array Substrate | |
| CN101572274A (zh) | 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法 | |
| WO2018176784A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US20150097179A1 (en) | Display substrate and method of manufacturing a display substrate | |
| WO2014169544A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| JP2005303299A (ja) | 電子素子及びその製造方法 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN104465670B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN105552035A (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN105097666A (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| JP6106024B2 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| CN1716532B (zh) | 制备显示装置的方法 | |
| WO2019095408A1 (zh) | 阵列基板及其制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150701 |