CN104716175A

CN104716175A - 半导体装置及其制造方法

Info

Publication number: CN104716175A
Application number: CN201410746557.XA
Authority: CN
Inventors: 田中成明; 冈彻
Original assignee: Toyoda Gosei Co Ltd
Current assignee: Toyoda Gosei Co Ltd
Priority date: 2013-12-11
Filing date: 2014-12-09
Publication date: 2015-06-17
Anticipated expiration: 2034-12-09
Also published as: JP6070526B2; US20150162208A1; US9431260B2; CN104716175B; JP2015115430A

Abstract

本发明提供一种半导体装置及其制造方法。提高P型半导体层的电气特性。半导体装置的制造方法是在P型半导体层上具备N型半导体层的半导体装置的制造方法，该半导体装置的制造方法具备：干式蚀刻工序，在该工序中，通过干式蚀刻沿厚度方向贯通上述N型半导体层，来使P型半导体层的厚度方向的面露出；和加热工序，在该工序中，在上述干式蚀刻工序后，在含有氧的气氛中，对上述P型半导体层进行加热。

Description

半导体装置及其制造方法

技术领域

本发明涉及半导体装置。

背景技术

以往，作为半导体装置，公知有在N型GaN(氮化镓)层(以下，也称为“第一层”)上层叠有P型GaN层(以下，也称为“第二层”)，在P型GaN层上层叠有N型GaN层(以下，也称为“第三层”)的结构(例如，专利文献1)。

专利文献1：日本特开2010-62381号公报

但是，在该结构中，存在H(氢原子)混入P型GaN层(第二层)的层叠中，从而无法获得充分的空穴浓度的技术问题。针对该技术问题，公知有在从作为第三层的N型GaN层至作为第一层的N型GaN层为止进行干式蚀刻后，进行湿式蚀刻，然后进行退火处理，从而除去P型GaN层(第二层)中的H的方法(例如，专利文献1)。

但是，在该方法中，必须进行两次蚀刻处理(干式蚀刻以及湿式蚀刻)。因此，在该方法中，存在制造成本增高的技术问题。该技术问题不局限于使用了GaN层的半导体装置，在所有的半导体装置中共通。此外，在以往的半导体装置中，期望半导体装置的低电阻化、小型化、省资源化、制造的简化、制造的精确度、作业性的提高等。

发明内容

本发明是为了解决上述的课题的至少一部分而提出的，能够作为以下的方式来实现。

(1)根据本发明的一方式，提供一种半导体装置的制造方法。该半导体装置的制造方法是在P型半导体层上具备N型半导体层的半导体装置的制造方法，该半导体装置的制造方法具备：干式蚀刻工序，在该工序中，通过干式蚀刻沿厚度方向贯通上述N型半导体层，来使P型半导体层的厚度方向的面露出；和加热工序，在该工序中，在上述干式蚀刻工序后，在含有氧的气氛中，对上述P型半导体层进行加热。根据该方式，能够不在干式蚀刻后且热处理前进行湿式蚀刻，而在加热工序中经由露出部分高效地除去H，因此能够充分地提高P型半导体层的空穴浓度。其结果，在半导体装置中，能够提高实施了干式蚀刻的P型半导体层的电气特性。

(2)在上述方式的半导体装置的制造方法中，上述P型半导体层以及上述N型半导体层也可以主要由氮化镓形成。根据该方式，能够抑制制造成本并且充分地提高P型半导体层的空穴浓度。

(3)在上述方式的半导体装置的制造方法中，通过上述干式蚀刻工序而露出的P型半导体层的宽度也可以相对于上述半导体装置的半节距为1％以上。根据该方式，能够抑制制造成本并且充分地提高P型半导体层的空穴浓度。

(4)在上述方式的半导体装置的制造方法中，通过上述干式蚀刻工序而露出的P型半导体层的宽度也可以为1μm以上。根据该方式，能够抑制制造成本并且充分地提高P型半导体层的空穴浓度。

(5)在上述方式的半导体装置的制造方法中，上述半导体装置的半节距也可以为10μm以下。根据该方式，能够抑制制造成本并且充分地提高P型半导体层的空穴浓度。

(6)在上述方式的半导体装置的制造方法中，上述加热工序也可以为加热温度为800℃以上，加热时间为5分钟以上60分钟以下。根据该方式，能够抑制制造成本并且充分地提高P型半导体层的空穴浓度。

(7)在上述方式的半导体装置的制造方法中，通过上述干式蚀刻工序而露出的P型半导体层的厚度方向的面也可以为c面。根据该方式，能够抑制制造成本并且充分地提高P型半导体层的空穴浓度。

(8)根据本发明的一方式，提供一种半导体装置。该半导体装置是通过上述方式的半导体装置的制造方法而能够获得的半导体装置，P型半导体层的的氢原子的平均浓度相对于P型杂质的平均浓度为65％以下。根据该方式，能够抑制制造成本并且充分地提高P型半导体层的空穴浓度。

(9)在上述方式的半导体装置中，上述P型杂质也可以为镁。根据该方式，能够抑制制造成本并且充分地提高P型半导体层的空穴浓度。

上述的本发明的各方式具有的多个构成要素并非全部为必须，为了解决上述的课题的一部分或者全部，或者为了实现本说明书所记载的效果的一部分或者全部，能够适当地对上述多个构成要素的一部分的构成要素进行变更、删除、与新的其他的构成要素的替换、删除限定内容的一部分。另外，为了解决上述的课题的一部分或者全部，或者为了实现本说明书所记载的效果的一部分或者全部，也能够将上述的本发明的一方式所包含的技术特征的一部分或者全部与上述的本发明的其他的方式所包含的技术特征的一部分或者全部组合，而形成本发明的独立的一方式。

本发明也能够通过半导体装置及其制造方法以外的各种的方式来实现。例如，本申请发明能够通过组装有上述方式的半导体装置的电气设备、对上述方式的半导体装置进行制造的制造装置等的方式来实现。

根据该方式，能够不在干式蚀刻后且在热处理前进行湿式蚀刻，而在加热工序中经由露出部分高效地除去H，因此能够充分地提高P型半导体层的空穴浓度。其结果，在半导体装置中，能够提高实施了干式蚀刻的P型半导体层的电气特性。

附图说明

图1是示意性地表示第一实施方式的半导体装置10的结构的剖视图。

图2是表示半导体装置10的制造方法的工序图。

图3是示意性地表示评价试验所使用的样品40的结构的剖视图。

图4是表示H浓度与半导体层的深度的关系的图表。

图5是示意性地表示第二评价试验所使用的样品50的结构的剖视图。

图6是表示H浓度与半导体层的深度的关系的图表。

图7是表示H浓度与半导体层的深度的关系的图表。

附图标记的说明：10…半导体装置；40…样品；50…样品；10…基板；120…N型半导体层；130…P型半导体层；140…N型半导体层；182…凹部；184…凹部；186…凹部；210…电极；230…电极；240…电极；250…电极；340…绝缘膜；410…基板；415…缓冲层；420…未掺杂半导体层；430…P型半导体层；440…N型半导体层；550…面；560…面；R…半节距。

具体实施方式

A.第一实施方式：

A1.半导体装置10的结构：

图1是示意性地表示第一实施方式的半导体装置10的结构的剖视图。半导体装置10是使用氮化镓(GaN)而形成的GaN系的半导体装置。在本实施方式中，半导体装置10用于电力控制，从而也被称为功率器件或者高频器件。

半导体装置10具备：基板110、N型半导体层120、P型半导体层130、N型半导体层140、电极210、230、240、250以及绝缘膜340。半导体装置10是NPN型的半导体装置，具有N型半导体层120、P型半导体层130以及N型半导体层140按顺序接合的结构。

半导体装置10的N型半导体层120、P型半导体层130以及N型半导体层140是通过基于有机金属气相生长法(MOCVD)的结晶生长而形成的半导体层。在半导体装置10通过干式蚀刻形成有凹部182、凹部184以及凹部186。

图1图示了相互正交的XYZ轴。图1的XYZ轴中的X轴是相对于基板110沿着N型半导体层120层叠的层叠方向的轴。沿着X轴的X轴方向中的+X轴方向是从基板110朝向N型半导体层120的方向，－X轴方向是与+X轴方向对置的方向。图1的XYZ轴中的Y轴以及Z轴是与X轴正交并且相互正交的轴。沿着Y轴的Y轴方向中的+Y轴方向是从图1的纸面左朝向纸面右的方向，－Y轴方向是与+Y轴方向对置的方向。沿着Z轴的Z轴方向中的+Z轴方向是从图1的纸面近前朝向纸面里侧的方向，－Z轴方向是与+Z轴方向对置的方向。

半导体装置10的基板110是沿着被Y轴以及Z轴规定的面方向延展的半导体层。在本实施方式中，基板110主要由氮化镓(GaN)形成，并以比N型半导体层120高的浓度含有锗(Ge)、氧(O)、硅(Si)等N型杂质作为给予体。此外，所谓主要由氮化镓(GaN)形成是表示在摩尔分数中，含有氮化镓(GaN)90％以上。

半导体装置10的N型半导体层120是层叠于基板110的+X轴方向侧，沿着被Y轴以及Z轴规定的面方向延展的半导体层。N型半导体层120主要由氮化镓(GaN)形成，并且以比N型半导体层140低的浓度含有硅(Si)作为给予体。N型半导体层120也被称为“n^-－GaN”。

半导体装置10的P型半导体层130是层叠于N型半导体层120的+X轴方向侧，沿着被Y轴以及Z轴规定的面方向延展的半导体层。P型半导体层130主要由氮化镓(GaN)形成，并含有镁(Mg)作为P型杂质。P型半导体层130也被称为“p－GaN”。

半导体装置10的N型半导体层140是层叠于P型半导体层130的+X轴方向侧，沿着被Y轴以及Z轴规定的面方向延展的半导体层。N型半导体层140主要由氮化镓(GaN)形成，并以比N型半导体层120高的浓度含有硅(Si)作为给予体。N型半导体层140也被称为“n⁺－GaN”。

半导体装置10的凹部182是通过干式蚀刻而形成，使P型半导体层130从N型半导体层140的+X轴方向侧露出的部位。凹部182具备P型半导体层的厚度方向的面。凹部182也被称为凹陷(recess)。此外，在图1中，凹部182凹陷至P型半导体层130，但也可以不凹陷。换句话说，P型半导体层的厚度方向的面只要在+X轴方向侧露出即可。

另外，通过干式蚀刻工序而露出的P型半导体层130的面优选为c面。据此，能够有效地除去P型半导体层130的氢原子(H)，因此能够充分地提高P型半导体层130的空穴浓度。

通过干式蚀刻工序而露出的P型半导体层130的一部分的宽度Q优选为1μm以上。据此，能够有效地除去P型半导体层130的氢原子。此外，所谓宽度Q是指使P型半导体层130在与X轴方向垂直的面露出的部分的距离。

另外，从有效地除去P型半导体层130的氢原子的观点来看，宽度Q优选相对于半导体装置10的半节距R形成1％以上。此外，所谓半节距R是指线宽与线间隔的和的一半的距离。在图1中，半节距R是指凹部182的中心轴与凹部184的中心轴的Y方向的距离。半节距R优选为10μm以下。

此外，在干式蚀刻后，P型半导体层130被进行加热处理(活化退火处理)。由此，P型半导体层130的整个区域的H/Mg比例成为实现作为P型半导体层的电气特性所需的65％以下。H/Mg比例是(H)氢原子的平均浓度相对于P型半导体层130的镁(Mg)的平均浓度的比率。从充分地提高P型半导体层130的空穴浓度的观点来看，P型半导体层130的氢原子的浓度越少越好。因此，H/Mg比例更加优选为40％以下。

半导体装置10的凹部184是通过干式蚀刻而形成，从N型半导体层140的+X轴方向侧贯通P型半导体层130而凹陷至N型半导体层120的部位。凹部184也被称为沟道(trench)。在本实施方式中，凹部184位于凹部182的+Y轴方向侧。

在凹部184的表面形成有绝缘膜340直至N型半导体层140的+X轴方向侧。在本实施方式中，绝缘膜340由二氧化硅(SiO₂)形成。

半导体装置10的凹部186是通过干式蚀刻而形成，从N型半导体层140的+X轴方向侧贯通P型半导体层130而凹陷至N型半导体层120的部位。凹部186也被称为沟道。在本实施方式中，凹部186位于凹部184的－Y轴方向侧。

半导体装置10的电极210是形成于基板110的－X轴方向侧的漏电极。在本实施方式中，在将由铝(Al)形成的层层叠于由钛(Ti)形成的层后进行烧制而形成电极210。

半导体装置10的电极230是形成于朝凹部182的内侧露出的P型半导体层130的主体电极。在本实施方式中，在在将由金(Au)形成的层层叠于由镍(Ni)形成的层后进行烧制而形成电极230。

半导体装置10的电极240是形成于凹部182与凹部184之间的N型半导体140的+X轴方向侧的源电极。在本实施方式中，在将由铝(Al)形成的层层叠于由钛(Ti)形成的层后进行烧制而形成电极240。

半导体装置10的电极250是形成于凹部184的绝缘膜340上的栅电极。在本实施方式中，电极250由铝(Al)形成。

图2是表示半导体装置10的制造方法的工序图。在对半导体装置10进行制造时，制造者首先在基板110上按顺序形成N型半导体层120、P型半导体层130以及N型半导体层140(工序P120)。由此，制造者获得在基板110上形成各半导体层的半导体装置10的半成品。在本实施方式中，制造者使用实现有机金属气相生长法(MOCVD)的MOCVD装置在基板110上形成各半导体层。

在形成各半导体层后(工序P120)，制造者进行干式蚀刻工序(工序P140)。在干式蚀刻工序(工序P140)中，通过干式蚀刻，沿厚度方向贯通N型半导体层140，从而使P型半导体层130的厚度方向的面露出。换句话说，制造者对半导体装置10的半成品实施干式蚀刻，由此形成凹部182。在本实施方式中，制造者除了凹部182之外，通过干式蚀刻还形成凹部184以及凹部186。

在本实施方式中，在干式蚀刻工序(工序P140)中所实施的干式蚀刻是在含有氯气(Cl₂)以及氯化物(例如，氯化硼(BCl₃)、氯化硅(SiCl₄))的至少一方的气氛中，对半导体装置10的半成品进行加工的处理。在本实施方式中，在干式蚀刻工序(工序P140)中所实施的干式蚀刻是电感耦合等离子体(ICP：Inductively Coupled Plasma)干式蚀刻。

在进行干式蚀刻工序(工序P140)后，制造者进行加热(活化退火)工序(工序P160)。在加热工序(工序P160)中，制造者在含有氧(O₂)的气体中，对半导体装置10的半成品进行加热处理(活化退火处理)。由此，氢原子(H)从P型半导体层130脱离，因此使P型半导体层130的作为受主的镁(Mg)活化。

加热工序(工序P160)所使用的气体的温度(活化退火温度)优选为700℃以上，更加优选为800℃以上。另外，加热工序所使用的气体的温度优选为1000℃以下，进一步优选为900℃以下。形成上述温度，从而能够提高空穴浓度，并且抑制制造成本。

在本实施方式中，加热工序(工序P160)所使用的气体主要由氧(O₂)与氮(N₂)形成。加热工序(工序P160)所使用的气体的氧(O₂)的流量相对于氮(N₂)的流量的比率(O₂/N₂流量比)优选为1％以上，进一步优选为2％以上，更进一步优选为5％以上。在加热工序所使用的气体中含有氧，从而使空穴浓度有效地增加。

在本实施方式中，在加热工序(工序P160)中对半导体装置10的半成品进行加热的时间(活化退火时间)为5分钟以上，优选限于60分钟以下。形成上述时间，从而能够提高空穴浓度，并且抑制制造成本。

在加热工序(工序P160)后，制造者在半导体装置10的半成品的凹部182形成电极230(工序P180)。在本实施方式中，制造者除了电极230之外，还形成电极210、240、250与绝缘膜340。经由上述的工序，半导体装置10完成。

根据以上进行了说明的第一实施方式，不损坏P型半导体层130以及N型半导体层140的表面，能够充分地提高P型半导体层130的空穴浓度。其结果，在GaN系的半导体装置10中，能够提高实施了干式蚀刻的P型半导体层130的电气特性。

B.性能评价：

B1：第一评价试验：

图3是示意性地表示评价试验所使用的样品40的结构的剖视图。图3与图1相同地图示了XYZ轴。样品40按顺序具备：基板410、缓冲层415、未掺杂半导体层420、P型半导体层430以及N型半导体层440。

样品40的缓冲层415、未掺杂半导体层420、P型半导体层430、以及N型半导体层440是通过基于MOCVD的结晶生长而形成的半导体层。

样品40的基板410是沿着被Y轴以及Z轴规定的面方向延展的半导体层。基板410由单晶蓝宝石形成。

样品40的缓冲层415是层叠于基板410的+X轴方向侧，沿着被Y轴以及Z轴规定的面方向延展的半导体层。缓冲层415由氮化铝(AlN)形成。缓冲层415的膜厚为0.2μm。

样品40的未掺杂半导体层420是层叠于缓冲层415的+X轴方向侧，沿着被Y轴以及Z轴规定的面方向延展的半导体层。未掺杂半导体层420是主要由GaN形成的本征半导体层。未掺杂半导体层420的膜厚为2μm。

样品40的P型半导体层430是层叠于未掺杂半导体层420的+X轴方向侧，沿着被Y轴以及Z轴规定的面方向延展的半导体层。P型半导体层430主要由GaN形成，含有Mg作为受主。Mg浓度为2×10¹⁹/cm³，P型半导体层430的膜厚为0.7μm。

样品40的N型半导体层440是层叠于P型半导体层430的+X轴方向侧，沿着被Y轴以及Z轴规定的面方向延展的半导体层。N型半导体层440主要由GaN形成，含有Si作为给予体。Si浓度为3×10¹⁸/cm³，N型半导体层440的膜厚为0.2μm。

样品40以仅使P型半导体层430的侧壁460露出方式实施了干式蚀刻。另外，通过该干式蚀刻使基板410的面450露出。此外，以下，将未实施干式蚀刻的N型半导体层440的面称为面560。

图4是表示H浓度与半导体层的深度的关系的图表。其结果能够通过二次离子质量分析法(SIMS：Secondary Ion Mass Spectrometry：二次离子质谱法)获得。纵轴表示H浓度(1/cm³)，横轴表示以N型半导体层440的面560(参照图3)为深度0时的－X轴方向侧的深度(μm)。

在第一评价试验中，试验者制成在干式蚀刻后未实施活化退火处理的样品40与在干式蚀刻后实施了活化退火处理的样品40，对上述的样品测量了与半导体装置的深度方向对应的H浓度。活化退火处理的条件存在两种，即700℃的条件下5分钟的热处理与800℃的条件下5分钟的热处理。

第一评价试验示出了不论活化退火处理的有无，均在表示P型半导体层430的深度0.2μm附近至0.9μm附近的H浓度不存在显着的差别。换句话说，示出了即使以仅使P型半导体层430的侧面(Y轴方向的面)露出的方式进行蚀刻，也无法通过之后的加热工序有效地除去H。该情况示出了无法充分地提高P型半导体层430的空穴浓度。

B2：第二评价试验：

图5是示意性地表示第二评价试验所使用的样品50的结构的剖视图。图5与图1、图3相同地图示了XYZ轴。样品50与样品40不同，以使P型半导体层430露出的方式实施干式蚀刻这点不同，除此以外相同。换句话说，样品50以使P型半导体430的面(与X轴方向交叉的面。以下，也称为面550)露出的方式实施了干式蚀刻。

在第二评价试验中，试验者制成在干式蚀刻后未实施活化退火处理的样品50与在干式蚀刻后实施了活化退火处理的样品50，对上述的样品测量了与半导体装置的深度方向对应的H浓度。活化退火处理的条件存在三种，即800℃的条件下5分钟的热处理、800℃的条件下30分钟的热处理以及900℃的条件下30分钟的热处理。

图6是表示H浓度与半导体层的深度的关系的图表。其结果能够通过SIMS获得(图7也相同)。纵轴表示H浓度(1/cm3)，横轴表示以P型半导体层430的面550为深度0时的－X轴方向侧的深度(μm)。

图7是表示H浓度与半导体层的深度的关系的图表。纵轴表示H浓度(1/cm³)，横轴表示以N型半导体层440的面560为深度0时的－X轴方向侧的深度(μm)。

图7表示未进行干式蚀刻处理的条件的H浓度与半导体层的深度的关系，图6表示通过干式蚀刻处理使P型半导体层430的面550露出的条件的H浓度与半导体层的深度的关系。

根据第二评价试验的结果，明确与不使P型半导体层430露出的位置(图7)进行比较，使P型半导体层430露出的位置通过加热处理，使H浓度更加有效地减少。特别地，明确在使P型半导体层430露出后，进行900℃30分钟的热处理，从而使H浓度更加有效地减少(图6)。换句话说，在第一评价试验中H浓度未减少，但在第二评价试验中P型半导体层430中的H浓度减少了。此外，进行了900℃30分钟的热处理的结果的H浓度的接触宽度较大的原因是因为在2×10¹⁷/cm³成为检测下限的条件中，进行了试验。

C.变形例：

本发明不局限于上述的实施方式，能够在不脱离其主旨的范围内以各种的方式来实施，例如也能够进行接下来的变形。

C1.变形例1：

在本实施方式中，作为基板与N型半导体层的至少一方所包含的给予体，使用硅(Si)，但本发明不限定于此。作为给予体，也可以使用锗(Ge)、氧(O)。

C2.变形例2：

在本实施方式中，作为P型半导体层所包含的受主，使用镁(Mg)，但本发明不限定于此。作为受主，也可以使用锌(Zn)、碳(C)。

C3.变形例3：

在本实施方式中，半导体使用作为III族氮化物的氮化镓。但是，本发明不限定于此。作为半导体，例如也可以使用氮化铝、氮化铟等III族氮化物，也可以使用硅、砷化镓、碳化硅等。

本发明不限定于上述实施方式、变形例，能够在不脱离其主旨的范围内以各种结构来实现。例如，为了解决上述的课题的一部分或者全部，或者为了实现上述的效果的一部分或者全部，与在发明的概要栏记载的各方式中的技术特征对应的实施方式、变形例中的技术特征能够适当地进行替换、组合。另外，只要未将该技术特征说明为在本说明书中为必须的，则能够适当地删除。

Claims

1.一种半导体装置的制造方法，其是在P型半导体层上具备N型半导体层的半导体装置的制造方法，所述半导体装置的制造方法的特征在于，具备：

干式蚀刻工序，在该工序中，通过干式蚀刻沿厚度方向贯通所述N型半导体层，来使P型半导体层的厚度方向的面露出；和

加热工序，在该工序中，在所述干式蚀刻工序后，在含有氧的气氛中，对所述P型半导体层进行加热。

2.根据权利要求1所述的半导体装置的制造方法，其特征在于，

所述P型半导体层以及所述N型半导体层主要由氮化镓形成。

3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，

通过所述干式蚀刻工序而露出的P型半导体层的宽度相对于所述半导体装置的半节距为1％以上。

4.根据权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于，

通过所述干式蚀刻工序而露出的P型半导体层的宽度为1μm以上。

5.根据权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于，

所述半导体装置的半节距为10μm以下。

6.根据权利要求1～5中任一项所述的半导体装置的制造方法，其特征在于，

在所述加热工序中，加热温度为800℃以上，加热时间为5分钟以上60分钟以下。

7.根据权利要求1～6中任一项所述的半导体装置的制造方法，其特征在于，

通过所述干式蚀刻工序而露出的P型半导体层的厚度方向的面为c面。

8.一种半导体装置，其特征在于，

是通过权利要求1～7中任一项所述的半导体装置的制造方法而得到的半导体装置，

P型半导体层中的氢原子的平均浓度相对于P型杂质的平均浓度为65％以下。

9.根据权利要求8所述的半导体装置，其特征在于，

所述P型杂质为镁。