[go: up one dir, main page]

CN104701146B - 石墨烯纳米电子器件及其制备方法 - Google Patents

石墨烯纳米电子器件及其制备方法 Download PDF

Info

Publication number
CN104701146B
CN104701146B CN201510064601.3A CN201510064601A CN104701146B CN 104701146 B CN104701146 B CN 104701146B CN 201510064601 A CN201510064601 A CN 201510064601A CN 104701146 B CN104701146 B CN 104701146B
Authority
CN
China
Prior art keywords
graphene
substrate
layer
preparation
graphene layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510064601.3A
Other languages
English (en)
Other versions
CN104701146A (zh
Inventor
唐成春
顾长志
杨海方
李俊杰
金爱子
姜倩晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201510064601.3A priority Critical patent/CN104701146B/zh
Publication of CN104701146A publication Critical patent/CN104701146A/zh
Application granted granted Critical
Publication of CN104701146B publication Critical patent/CN104701146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P95/00—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明公开了一种石墨烯纳米电子器件及其制备方法，包括：S1、提供上表面为绝缘介质材料的衬底；S2、在上表面上形成连续且基本上覆盖衬底的整个上表面的石墨烯层；S3、在石墨烯层上形成各个金属电极；S4、在石墨烯层上覆盖抗蚀剂层，采用电子束对抗蚀剂层进行曝光，以使得抗蚀剂层成型为预定的掩模的形状；掩模的图案成型为仅用于在各个石墨烯区在石墨烯层中的预定位置处形成各个石墨烯区的纳米结构；步骤S5、对带有掩模的衬底进行反应离子刻蚀，以形成纳米结构；S6、去除石墨烯区周围的一部分石墨烯层，以将石墨烯层中的石墨烯区与石墨烯区外的其余石墨烯层断开。该方法可以大规模制备高精度和一致性的石墨烯纳米结构电子器件。

Description

石墨烯纳米电子器件及其制备方法
技术领域
本发明涉及微纳加工技术领域，尤其是涉及一种石墨烯纳米电子器件及其制备方法。
背景技术
石墨烯是由单层碳原子构成的准二维纳米材料，具有优异的物理、化学和机械性能。因此，目前对石墨烯的材料性质、制备方法及器件加工技术等方面的研究已经成为热点。石墨烯的制备方法包括多种，如机械剥离法、碳化硅热解法、电弧放电法及CVD合成法等。在电子器件制备领域，掺杂对改善和提高石墨烯的电学磁学性能有很大帮助。对于二维结构的石墨烯，化学掺杂存在掺杂困难，稳定性差等缺点。物理结构掺杂如人工制备纳米条带或纳米多孔反点阵结构也能转变石墨烯的性质，使其由半金属性转变成半导体。此外通过控制纳米结构的尺寸还可以进一步调控石墨烯的电学、光学以及磁学性能。
制备纳米孔石墨烯的方法有许多，在文献(A general and scalable synthesisapproach to porous graphene,Nature Communications,5,4716(2014))中公开了一种利用溅射金属氧化物颗粒氧化石墨烯的方法来制备多孔石墨烯。
文献(Large-Scale Production of Nanographene Sheets with a ControlledMesoporous Architecture as High-Performance Electrochemical ElectrodeMaterials Chem Sus Chem 6,1084(2013))中公开了一种利用金属镁在二氧化碳中燃烧淬火直接制备多孔石墨烯的方法。也有文献报道先通过金属催化剂化学气相沉积石墨烯，然后采用化学腐蚀将其转移到介质衬底上再通过光刻加工的方法得到多孔石墨烯。
上述的方法虽然能够获得多孔石墨烯结构，并在一些领域获得良好的应用前景，但是上述方法中有的在制备石墨烯结构过程中存在着纳米尺寸不可控的问题，有的方法所获得的石墨烯存在多层叠加或者金属离子污染等各种问题，不能满足纳米电子器件加工的需要。
发明内容
本发明的目的旨在提供一种石墨烯纳米电子器件及其制备方法，可以大规模地制备高精度和一致性好的石墨烯纳米电子器件。
为了解决上述问题，根据本发明的一个方面，提供了一种石墨烯纳米电子器件的制备方法，用于在一衬底上形成至少一个石墨烯纳米电子器件，每一石墨烯纳米电子器件包括带有纳米结构的石墨烯区以及与石墨烯区连接的金属电极，该制备方法包括：步骤S1、提供一衬底，衬底的上表面由绝缘介质材料形成。步骤S2、在衬底的上表面上形成连续的石墨烯层，并且石墨烯层基本上覆盖衬底的整个上表面。步骤S3、在石墨烯层上形成各个金属电极。步骤S4、在石墨烯层上覆盖抗蚀剂层，采用电子束曝光的方式对抗蚀剂层进行曝光，以使得抗蚀剂层成形为预定的掩模的形状。其中，掩模的图案成形为仅用于在各个石墨烯区在石墨烯层中的预定位置处形成各个石墨烯区的纳米结构。步骤S5、对带有掩模的衬底进行反应离子刻蚀，以在石墨烯区中形成纳米结构。步骤S6、在形成纳米结构之后，去除石墨烯区周围的一部分石墨烯层，以将石墨烯层中的石墨烯区与石墨烯区外的其余石墨烯层断开。
进一步地，步骤S3还包括：在石墨烯层上形成用于在电子束曝光时将曝光版图与衬底进行对准的对准标记，该对准标记包括：用于将曝光版图与衬底进行整体对准的全局对准标记以及在每一石墨烯区在石墨烯层中的预定位置周围形成的局部对准标记。
进一步地，对准标记为在石墨烯层上形成的金属标记，其与金属电极同时形成。
进一步地，采用光刻和平板印刷工艺形成对准标记和金属电极；优选地，光刻为紫外光刻。
进一步地，在步骤S2中，采用等离子体增强化学气相沉积工艺在衬底的上表面上沉积石墨烯层。
进一步地，在步骤S6中，采用光刻和等离子体刻蚀工艺进行去除操作；优选地，光刻为紫外光刻。
进一步地，纳米结构为石墨烯纳米带结构或石墨烯纳米反点阵结构。
进一步地，至少一个石墨烯纳米电子器件为在衬底上呈周期性阵列布置的多个石墨烯纳米电子器件。
进一步地，在步骤S2中，在衬底上形成连续的石墨烯层之前，还包括对衬底进行抛光和清洗的步骤；可选地，经抛光后的衬底的表面粗糙度Ra＜3nm。
根据本发明的另一方面，还提供了一种石墨烯纳米电子器件，该石墨烯纳米电子器件采用上述任一种方法制备而成。
应用本发明的技术方案，通过在绝缘介质衬底上直接沉积石墨烯层，然后通过电子束光刻和等离子刻蚀裁减的方法，大规模地制备出了精度高且一致性好的石墨烯纳米结构电子器件。与现有的制备方法相比，本发明具有以下有益效果：
1)本发明可以直接在衬底上加工石墨烯，对衬底的选择性要求低，适用范围广。并且还可以根据所制作的石墨烯电子器件的应用领域不同选择不同的衬底，如可以采用绝缘介质衬底，也可以采用导电的衬底。
2)现有技术中先通过金属催化剂化学气相沉积石墨烯，然后再通过化学腐蚀将石墨烯层转移到介质衬底上进行光刻加工。在金属表面沉积石墨烯层，由于金属活性高，可以得到大面积连续石墨烯，虽然具有晶粒尺寸大，迁移率高，单层比例高等优点，但是由于后续还需要对石墨烯层进行转移后再加工，在化学腐蚀转移的过程中会对石墨烯层造成污染。而本申请则将石墨烯直接沉积到衬底上进行加工，无需对石墨烯层进行转移，避免了化学腐蚀转移过程中对金属离子的污染。
3)本发明采用等离子体增强化学气相沉积的方式形成石墨烯层，能够得到连续单层纳米多晶石墨烯膜，间或少量双层石墨烯，避免了出现多层石墨烯叠加的问题。并且由于石墨烯层全部覆盖绝缘介质衬底，可以在电子束套刻过程中直接充当导电层，无需再额外沉积导电层，简化了工艺步骤。
4)由于采用电子束直写曝光和反应离子刻蚀技术，使得石墨烯纳米结构在制备过程中完全可控；由于电子束曝光结合紫外光刻平版印刷技术，使得电子器件的加工精度高，可有效通过尺寸进行量子调控。
5)该方法适合于多种二维材料纳米量子结构的加工，具有广泛适用性；并且工艺简单、加工速度快、稳定性和一致性好，并且能够与半导体工艺兼容，也可以自成工艺体系，适合大规模生产。本发明制备的石墨烯纳米电子器件可应用于肖特基二极管、场效应晶体管和霍尔效应晶体管等多种碳基电子器件领域。
根据下文结合附图对本发明具体实施例的详细描述，本领域技术人员将会更加明了本发明的上述以及其他目的、优点和特征。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本发明的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：
图1为根据本发明一种实施例中全局对准标记PQRS、局部对准标记M1、M2、M3和M4以及待套刻的纳米结构在衬底上的位置分布结构示意图；
图2为根据本发明一种实施例中局部对准标记M1、M2、M3和M4以及待套刻的纳米结构在衬底上的位置分布结构示意图；
图3为根据本发明一种实施例中石墨烯纳米电子器件的部分结构示意图；
图4为根据本发明一种实施例中制备的具有纳米结构的石墨烯芯片的扫描电子显微镜照片；
图5为根据本发明一种实施例中石墨烯多孔反点阵的扫描电子显微镜照片；以及
图6为根据本发明一种实施例中制备的具有超细间隙的石墨烯纳米结构的扫描电子显微镜照片。
具体实施方式
为了解决现有技术中存在的石墨烯纳米结构电子器件过程中存在的工艺复杂、多层石墨烯层叠加以及制备过程中纳米尺寸不可控以及容易被金属离子污染等问题，本发明提供了一种石墨烯纳米电子器件的制备方法，用于在一衬底10上形成至少一个石墨烯纳米电子器件。如图1-3所示，每一石墨烯纳米电子器件包括带有纳米结构20的石墨烯区30以及与石墨烯区30连接的金属电极40。
在本发明的一个实施例中，石墨烯纳米电子器件的制备方法包括：
步骤S1、提供衬底10。该衬底10的上表面11可以是由绝缘介质材料形成。也可以选择四英寸或更大圆晶作为绝缘介质衬底10。本发明所提供的石墨烯纳米电子器件的制备方法对衬底材料没有太多的选择性，既可以采用绝缘介质衬底，也可以采用其它材料的衬底，如导电材料作为的衬底。绝缘介质衬底10可以是晶圆高阻或低阻硅片、石英片、蓝宝石片、氮化硅片、碳化硅片、铝酸镧、氮化镓、氮化铝、金刚石片等介质衬底，也可以是通过原子层沉积、化学气相沉积等外延方法在一种掺杂或非掺杂介质表面沉积的薄膜介质层(如氧化硅、氧化铝、氧化铪、氧化钛、氧化锆、氧化锌、金刚石、氮化铝、氮化硅、碳化硅等)或者直接表面氧化氮化等形成的绝缘介质层(如氧化硅等)。
步骤S2、选择好绝缘介质衬底后，在衬底10的上表面11上形成连续的石墨烯层50，并且石墨烯层50基本上覆盖衬底10的整个上表面11。绝缘介质衬底10上的大面积石墨烯层50既可以作为纳米加工对象，被加工成纳米结构电子器件，在制备过程中又充当电子束曝光时积累电子的导电层，这样避免了电子束曝光时电荷在表面上的积累，使电子束曝光精度达到纳米级别。
为了保证石墨烯层沉积均匀且能够全面覆盖绝缘介质衬底10的上表面11，在衬底10的上表面11上形成连续石墨烯层50之前，还包括对衬底10进行抛光并超声清洗的步骤。可以采用酸或碱对绝缘介质衬底10的上表面11进行抛光预处理，然后分别以丙酮、无水乙醇和超纯水为清洗溶剂超声清洗衬底10的上表面15分钟。可以将绝缘介质衬底10的上表面11抛光到粗糙度为几纳米以下。在本发明的一个实施例中，经抛光后的衬底10的上表面11的粗糙度Ra＜3nm。如果表面粗糙度太大，会影响石墨烯的形核结晶密度和质量。
在本发明的一个实施例中，可以采用化学气相沉积(CVD)的方法直接在绝缘介质衬底10的上表面11上形成石墨烯层50。为了降低反应温度，优选采用等离子体增强化学气相沉积(PECVD)的方式形成石墨烯层50，这样经沉积一定时间后更有利于得到均匀致密的石墨烯层，否则，如果绝缘介质衬底10上的石墨烯层50不致密，会影响电路导通或整体迁移率，对器件成品率的提高不利。在等离子体增强化学气相沉积(PECVD)时优选采用甲烷作为碳源，氢气和氩气作为保护气体。
步骤S3、在绝缘介质衬底10上全面覆盖石墨烯层50后，在石墨烯层50上形成用于在电子束曝光时将曝光版图与衬底10进行对准的对准标记。如图1-2所示，对准标记包括用于将曝光版图与衬底10进行整体对准的全局对准标记61和在每一石墨烯区30在石墨烯层50中的预定位置周围形成的局部对准标记31。对准标记可以是由宽3～5μm，长100～500μm的“十”字交叉线条组成。如附图1所示，全局对准标记61为一组正交的四个标记，可以记为P、Q、R和S。全局对准标记61设计在易于寻找的位置用于全局对准，如可以设计成分布在衬底10的四角处。局部对准标记分布在衬底10上的每一个芯片的四角处，可以分别记做M1、M2、M3和M4，并按照衬底10上的每一个芯片实际大小为周期成阵列排布。
对准标记可以是沉积的金属层，可以采用光刻和平板印刷工艺形成对准标记和金属电极40。优选地，光刻为紫外光刻。为提高光刻过程中对准标记的可识别度，当由金属层形成对准标记时，金属层的厚度一般为50～120nm。
为了节省工艺，在沉积金属层形成对准标记的同时在石墨烯层50上形成各个金属电极40。金属电极40可以根据器件需要设计制作一组或多组。如图3所示，在一种简单二极管或三极管石墨烯纳米结构电子器件中，在石墨烯层50上金属电极40可以是相对地设置的“T”字形结构。
步骤S4、在石墨烯层50上形成对准标记后，通过电子束光刻套刻曝光工艺制备纳米结构的阵列掩模。步骤S5、对带有掩模的衬底10进行反应离子刻蚀，以在石墨烯区30中形成纳米结构20。
通过电子光刻套刻曝光工艺光和反应离子刻蚀将纳米图形制作在石墨烯二维材料上。为获取均匀一致的纳米结构，优选采用电子束曝光来制备纳米结构掩膜。一般是在石墨烯层50上覆盖抗蚀剂层，采用电子束曝光的方式对抗蚀剂层进行曝光，以使得抗蚀剂层成形为预定的掩模的形状。其中，掩模的图案成形为仅用于在各个石墨烯区30在石墨烯层50中的预定位置处形成各个石墨烯区30的纳米结构20。
在反应离子刻蚀中，气体放电产生的等离子体中有大量化学活性的气体离子，这些离子与材料表面相互作用导致表面原子产生化学反应，生成可挥发产物。这些挥发产物随真空抽气系统被排走。随着材料表层的“反应-剥离-排放”的周期循环，材料被逐层刻蚀到指定深度。除了表面化学反应外，带能量的离子轰击材料表面也会使表面原子溅射，产生一定的刻蚀作用。所以，反应离子刻蚀包括物理和化学刻蚀两者的结合。本发明采用氧等离子体进行反应离子刻蚀。为把多孔石墨烯刻透，同时尽可能保留抗蚀层，经过反复测试，刻蚀的优选条件参数为气压100mtorr,功率100W，直流偏压270v，刻蚀时间12s。
针对反应离子刻蚀残余抗蚀层，使用有机溶剂如丙酮、NN二甲基甲酰胺等在60℃加热条件下溶解去除光刻胶。对于比较顽固的残余光刻胶，使用真空退火设备，在氩气保护氛围中400℃条件下退火一定时间热解去除残胶。
在本发明的一个实施例中，石墨烯纳米结构可以是间隙很小的纳米孔三角阵列，在这种结构中，半金属性的石墨烯转变成半导体性质，并且表现出非整数的量子霍尔效应以及红外特征波段光吸收性质。图3中示出了石墨烯纳米反点阵的结构示意图，可以看出，石墨烯纳米结构形成在两个金属电极40的中间位置，石墨烯纳米结构的尺寸可以是几个微米到几十微米。石墨烯纳米结构的边长大于或等于金属电极40的宽度。除了石墨烯纳米反点阵结构外，还可以形成石墨烯纳米带结构。
一般单个芯片上石墨烯纳米结构曝光时需要几秒到几分钟。优选采用分辨率较高的正性抗蚀剂PMMA或ZEP520A作为掩膜抗蚀层。具体工艺流程为：
1)先在绝缘介质衬底10(如圆晶)的上表面上旋涂一层均匀的抗蚀层作为掩膜，控制转速调节抗蚀层的厚度在40～150nm之间，误差约10nm。其中，样品承载台设计为类似相框的夹框结构，使圆晶可以紧密地固定在样品台上，避免因受力不均导致其翘曲变形或破碎。
2)进样后，使用红外测距法在样品表面扫描一个与晶圆尺寸相当的矩阵高度，确保样品高度差基本一致。套刻曝光过程，首先在零点位置调整好系统聚焦象散等参数，使零点位于电子透镜焦点，同时保存记录该位置高度。其次在芯片的对准标记位置检测实际高度，计算偏离零点位置高度差值，依靠样品台上压电陶瓷精确调整芯片位置高度，使每个芯片曝光区域位于电子透镜焦点上，达到均匀一致曝光的效果。其中，电子束曝光的条件优选为：电压为100Kev，电子束流为0.1nA，电子束斑尺寸为10nm，电子扫描步长为2.5nm。经过显影、定影后得到图案化的抗蚀剂。
步骤S6、在形成纳米结构20之后，去除石墨烯区30周围的一部分石墨烯层50，以将石墨烯层50中的石墨烯区30与石墨烯区30外的其余石墨烯层51断开。如图3所示，为使检测电流只通过纳米结构并起到调制或检测作用，并且减少纳米结构的加工面积，通过激光直接刻蚀或者光刻结合反应离子刻蚀的方法将纳米结构20两侧的其余石墨烯层51去除掉，这样将单个器件电学结构从大片石墨烯薄膜上隔开，切割分离成单个石墨烯纳米电子器件。如图3所示，刻蚀掉纳米结构20和石墨烯衬底10之间的接触部分石墨烯层51，同时完全隔断两个金属电极40之间的石墨烯背底电学导通，这样使得检测电流只通过纳米结构并起到调制或检测作用。在本发明的一个实施例中，可以采用光刻和等离子体刻蚀工艺进行去除操作。优选地，光刻为紫外光刻。通过采用紫外光刻结合等离子体刻蚀，将纳米电子器件和背景石墨烯分割出来。最终，本发明获得了至少一个石墨烯纳米电子器件，其为在衬底10上呈周期性阵列布置的多个石墨烯的纳米结构20。
下面结合更具体的实施例，进一步说明本发明的有益效果。
下面以四英寸SOI(Silicon-On-Insulator，绝缘衬底上的硅，在顶层硅和背衬底之间引入了一层埋氧化层)衬底上沉积石墨烯层作为材料，采用JEOL公司JBX6300FS电子束曝光机和牛津仪器反应离子刻蚀机，以量子霍尔效应晶体管、场效应晶体管、红外吸收测试晶体管等器件常用的石墨烯反点阵结构加工过程为例，并且通过纳米尺寸一致性的测量，来说明本专利的可实施性和有效性，具体实施步骤如下：
1)选择一种绝缘介质衬底，抛光并清洗表面
选择硅衬底并抛光，经抛光后衬底的上表面的粗糙度Ra为2nm。通过干法热氧化法在硅衬底上形成厚度为500nm的绝缘层，从而形成SOI衬底。分别采用丙酮、无水乙醇和超纯水依次超声15分钟来清洗SOI衬底的表面，然后用氮气枪吹干，110℃下烘烤3分钟后备用。
2)在绝缘介质衬底上沉积石墨烯层
以甲烷为碳源，以氢气和氩气为保护气(甲烷、氢气和氩气的体积比为1:1:20)，在700℃温度下，采用等离子体增强化学气相沉积(PECVD)在厚度为500nm的二氧化硅介质层SOI衬底上反应沉积一层致密石墨烯层。经AFM和拉曼光谱对所获得的石墨烯层表征，该石墨烯层为连续单层纳米多晶石墨烯膜，间或少量双层石墨烯。
3)制作对准标记及金属电极
如图1-2所示，采用双层胶紫外曝光结合热蒸发真空镀膜沉积厚度为3nm的金属铬作为过镀层，再沉积厚度为100nm的金层，从而形成宽3μm，长100μm，厚度为100nm的十字对准标记。其中，用于整体对准的全局对准标记PQRS相对晶圆中心的坐标为P(-1000,0),Q(1000,0),R(0,1000)，S(0,-1000)。在硅衬底上形成周期为10mm4个芯片。设定芯片的局部对准标记相对于其所对应的每个芯片原点的坐标为M1(-200,200)，M2(200,200)，M3(200,-200)，M4(-200,-200)，坐标单位为μm。
在形成标记的同时形成尺寸为宽度15μm，间距20μm的金电极。
4)通过电子束光刻套刻曝光制备纳米结构阵列掩模，通过反应离子刻蚀将纳米图形制作在石墨烯二维材料上。
在具有全局对准标记、局部对准标记和金属电极的SOI衬底旋涂一层厚度为60nm的PMMA光刻胶，之后置于180℃下烘烤60秒以坚膜。然后把得到的样品载入电子束曝光机，5分钟后腔体达到高真空。调整好电子束光阑，在系统参考点金膜颗粒上调整好聚焦象散，在法拉第杯调整电流大小，运行子程序自动校正曝光系统写场拼接等。
自动校正高度测试过程，执行“height mapping”功能，测试样品高度一致性。根据步骤3)设定的位于SOI衬底边缘的全局对准标记和位于芯片上的局部对准标记编辑曝光套刻位置，将纳米结构的曝光版图曝光在各个芯片上，如图2所示。打开高度测量选项，在每个芯片上曝光时系统自动测试并矫正聚焦高度。
设定纳米结构曝光版图为三角阵列圆孔，圆孔的直径为100nm，圆心距离为160nm，曝光版图为方形，如图2中的纳米结构所示。曝光参数为电压100Kv，电子束流为0.1nA，电子束斑尺寸为10nm，电子扫描步长为2.5nm。经过MIKE：IPA显影40秒，IPA定影30秒后得到图案化的抗蚀剂。
5)通过光刻结合等离子体刻蚀，将纳米电子器件和背景石墨烯导电材料分割出来。
光刻版图设计为裁开大片连续石墨烯层，隔断金属电极之间的其他石墨烯电学通道，使电流只流经纳米结构，起到对电子进行量子调控的目的。
等离子体刻蚀条件和纳米结构刻蚀条件基本一致，腔体气压为100mtorr,功率100W，直流偏压270v，刻蚀时间12秒。刻蚀完后用60℃丙酮浸泡3h,溶解去除残胶。
用扫描电子显微镜对刻蚀得到的石墨烯纳米结构电子器件的局部进行观察，核心结构部分如图4-5所示。可以看出，金属电极夹在纳米结构的石墨烯两端，纳米结构两侧的石墨烯层被曝光刻蚀掉。对照未作纳米结构的电子器件电学，测试表明，未作纳米结构的石墨烯电子器件的IV曲线为一次函数曲线，表现为半金属性。而经过纳米结构掺杂的石墨烯电子器件的IV曲线为二次函数曲线，表现为半导体性质。
在另一组实施例中，为了检验加工一致性和加工精度，对纳米结构的尺寸做了改进，纳米孔直径依然设计为100nm，但是纳米孔圆心之间距离变为150nm。在4英寸SOI衬底上采取同样套刻参数曝光，间距为10mm，数目49组，经过SEM表征测试后，纳米结构如图6所示，可以看出，纳米孔窄带约10nm。统计表明，其平均间距为11.4nm，标准偏差为1.5nm。因此可以说本发明的方法基本上实现了石墨烯在纳米尺度上大规模和均匀一致性加工。
至此，本领域技术人员应认识到，虽然本文已详尽示出和描述了本发明的多个示例性实施例，但是，在不脱离本发明精神和范围的情况下，仍可根据本发明公开的内容直接确定或推导出符合本发明原理的许多其他变型或修改。因此，本发明的范围应被理解和认定为覆盖了所有这些其他变型或修改。

Claims (13)

1.一种石墨烯纳米电子器件的制备方法，用于在一衬底(10)上形成至少一个石墨烯纳米电子器件，每一所述石墨烯纳米电子器件包括带有纳米结构(20)的石墨烯区(30)以及与所述石墨烯区(30)连接的金属电极(40)，所述制备方法包括：
步骤S1、提供一衬底(10)，所述衬底(10)的上表面(11)由绝缘介质材料形成；
步骤S2、直接在所述衬底(10)的所述上表面(11)上形成连续的石墨烯层(50)，并且所述石墨烯层(50)覆盖所述衬底(10)的整个所述上表面(11)；
步骤S3、在所述石墨烯层(50)上形成各个所述金属电极(40)；
步骤S4、在所述石墨烯层(50)上覆盖抗蚀剂层，采用电子束曝光的方式对所述抗蚀剂层进行曝光，以使得所述抗蚀剂层成形为预定的掩模的形状；其中，所述掩模的图案成形为仅用于在各个所述石墨烯区(30)在所述石墨烯层(50)中的预定位置处形成各个所述石墨烯区(30)的所述纳米结构(20)；
步骤S5、对带有所述掩模的所述衬底(10)进行反应离子刻蚀，以在所述石墨烯区(30)中形成所述纳米结构(20)；
步骤S6、在形成所述纳米结构(20)之后，去除所述石墨烯区(30)周围的一部分所述石墨烯层(50)，以将所述石墨烯层(50)中的所述石墨烯区(30)与所述石墨烯区(30)外的其余石墨烯层(51)断开。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤S3还包括：在所述石墨烯层(50)上形成用于在电子束曝光时将曝光版图与所述衬底(10)进行对准的对准标记，所述对准标记包括：
用于将所述曝光版图与所述衬底(10)进行整体对准的全局对准标记(61)；和
在每一所述石墨烯区(30)在所述石墨烯层(50)中的预定位置周围形成的局部对准标记(31)。
3.根据权利要求2所述的制备方法，其特征在于，所述对准标记为在所述石墨烯层(50)上形成的金属标记，其与所述金属电极(40)同时形成。
4.根据权利要求3所述的制备方法，其特征在于，采用光刻和平板印刷工艺形成所述对准标记和所述金属电极(40)。
5.根据权利要求4所述的制备方法，其特征在于，所述光刻为紫外光刻。
6.根据权利要求1所述的制备方法，其特征在于，在所述步骤S2中，采用等离子体增强化学气相沉积工艺在所述衬底(10)的所述上表面(11)上沉积所述石墨烯层(50)。
7.根据权利要求1所述的制备方法，其特征在于，在所述步骤S6中，采用光刻和等离子体刻蚀工艺进行所述去除操作。
8.根据权利要求7所述的制备方法，其特征在于，所述光刻为紫外光刻。
9.根据权利要求1所述的制备方法，其特征在于，所述纳米结构(20)为石墨烯纳米带结构或石墨烯纳米反点阵结构。
10.根据权利要求1所述的制备方法，其特征在于，所述至少一个石墨烯纳米电子器件为在所述衬底(10)上呈周期性阵列布置的多个石墨烯的纳米结构(20)。
11.根据权利要求1所述的制备方法，其特征在于，在所述步骤S2中，在所述衬底(10)上形成连续的所述石墨烯层(50)之前，还包括对所述衬底(10)进行抛光和清洗的步骤。
12.根据权利要求11所述的制备方法，其特征在于，经所述抛光后的所述衬底(10)的表面粗糙度Ra＜3nm。
13.一种石墨烯纳米电子器件，其特征在于，采用权利要求1-12中任一项所述的方法制备而成。
CN201510064601.3A 2014-12-31 2015-02-06 石墨烯纳米电子器件及其制备方法 Active CN104701146B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510064601.3A CN104701146B (zh) 2014-12-31 2015-02-06 石墨烯纳米电子器件及其制备方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410853979 2014-12-31
CN2014108539797 2014-12-31
CN201510064601.3A CN104701146B (zh) 2014-12-31 2015-02-06 石墨烯纳米电子器件及其制备方法

Publications (2)

Publication Number Publication Date
CN104701146A CN104701146A (zh) 2015-06-10
CN104701146B true CN104701146B (zh) 2017-12-26

Family

ID=53348148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510064601.3A Active CN104701146B (zh) 2014-12-31 2015-02-06 石墨烯纳米电子器件及其制备方法

Country Status (1)

Country Link
CN (1) CN104701146B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105551949B (zh) * 2015-12-11 2018-10-26 中国电子科技集团公司第五十五研究所 采用二维石墨烯薄膜提高电子束纳米栅刻写中衬底导电性的方法
CN107039257A (zh) * 2017-04-06 2017-08-11 清华大学深圳研究生院 一种激光诱导石墨烯图形化制备方法及掩模化制品
CN107827101A (zh) * 2017-12-14 2018-03-23 天通银厦新材料有限公司 一种在蓝宝石衬底上生长石墨烯的方法
CN109959681A (zh) * 2017-12-22 2019-07-02 中国科学院物理研究所 一种气敏传感器件及其制备方法和应用
GB2570124B (en) * 2018-01-11 2022-06-22 Paragraf Ltd A method of making Graphene structures and devices
CN114534815B (zh) * 2022-04-24 2022-09-27 清华大学 一种基于afm划刻石墨烯的纳流控芯片及其制备方法
CN115291475A (zh) * 2022-08-03 2022-11-04 深圳清力技术有限公司 一种电子束光刻的聚焦方法
CN115655538B (zh) * 2022-09-08 2025-06-03 西安电子科技大学芜湖研究院 一种具有多孔石墨烯插入层结构的氮化镓基mems压力传感器的制备方法
CN115472492B (zh) * 2022-09-20 2025-05-06 中国科学院光电技术研究所 超分辨光刻结构、制备方法及图形传递的方法
KR102791939B1 (ko) * 2022-11-23 2025-04-08 주식회사 야스 검사대상체 위치 틀어짐 측정 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5135825B2 (ja) * 2007-02-21 2013-02-06 富士通株式会社 グラフェントランジスタ及びその製造方法
KR101219769B1 (ko) * 2009-08-18 2013-01-18 세종대학교산학협력단 탄소 나노구조물 패턴 및 이의 제조 방법, 그리고 탄소 나노구조물 박막 트랜지스터 및 그의 제조 방법
JP2014027166A (ja) * 2012-07-27 2014-02-06 National Institute Of Advanced Industrial & Technology グラフェントランジスタの製造方法
CN103500761B (zh) * 2013-09-28 2016-07-06 复旦大学 一种沟道宽度可控的石墨烯纳米带Fin-FET器件及其制备方法

Also Published As

Publication number Publication date
CN104701146A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
CN104701146B (zh) 石墨烯纳米电子器件及其制备方法
Park et al. Thermally assisted nanotransfer printing with sub–20-nm resolution and 8-inch wafer scalability
Smythe et al. A technique to transfer metallic nanoscale patterns to small and non-planar surfaces
US20180197711A1 (en) Method for the fabrication of electron field emission devices including carbon nanotube electron field emission devices
CN101617064A (zh) 由气相沉积进行有机分子选区生长的普适方法
US8932941B2 (en) Graphene device and method of fabricating the same
TW201324608A (zh) 光阻層結構用於製作奈米尺度圖案的方法及其裝置
Song et al. High‐resolution van der Waals stencil lithography for 2D transistors
WO2016008277A1 (zh) 一种有机单晶场效应电路及其制备方法
Zhang et al. Epitaxial patterning of thin-films: conventional lithographies and beyond
Tselev et al. A photolithographic process for fabrication of devices with isolated single-walled carbon nanotubes
Kumar et al. Reliable processing of graphene using metal etchmasks
CN104849783A (zh) 基于纳米压印工艺的可见与近红外光吸收体及其加工方法
Hallam et al. Large area suspended graphene for nano‐mechanical devices
Borhade et al. Self‐Expansion Based Multi‐Patterning for 2D Materials Fabrication beyond the Lithographical Limit
CN105502281B (zh) 一种金属图形化方法
CN102751179B (zh) 一种制备石墨烯器件的方法
CN103500761B (zh) 一种沟道宽度可控的石墨烯纳米带Fin-FET器件及其制备方法
Chang Integrated in situ self-aligned double patterning process with fluorocarbon as spacer layer
TWI667193B (zh) 奈米級溝道的製備方法
CN107844027B (zh) 一种高分辨率超长一维纳米图案制备方法
CN110634958A (zh) 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
Frommhold et al. Spin-on carbon based on fullerene derivatives as hardmask materials for high-aspect-ratio etching
Zhao et al. Fabrication of Nb superconducting nanowires by nanoimprint lithography
CN116744762A (zh) 基于牺牲层的悬空阵列器件制备方法及应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant