CN104701136B - 电容器、半导体器件及其形成方法 - Google Patents
电容器、半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN104701136B CN104701136B CN201310654526.7A CN201310654526A CN104701136B CN 104701136 B CN104701136 B CN 104701136B CN 201310654526 A CN201310654526 A CN 201310654526A CN 104701136 B CN104701136 B CN 104701136B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- silicide
- area
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 84
- 239000003990 capacitor Substances 0.000 title claims abstract description 64
- 239000010410 layer Substances 0.000 claims abstract description 565
- 229910052751 metal Inorganic materials 0.000 claims abstract description 220
- 239000002184 metal Substances 0.000 claims abstract description 220
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 182
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 182
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 116
- 229920005591 polysilicon Polymers 0.000 claims abstract description 116
- 230000004888 barrier function Effects 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000011229 interlayer Substances 0.000 claims abstract description 43
- 238000002955 isolation Methods 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000005253 cladding Methods 0.000 claims 26
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 2
- 229910052737 gold Inorganic materials 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 45
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 24
- 150000002500 ions Chemical class 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Chemical group 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Chemical group 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
- H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
一种电容器、半导体器件及其形成方法，其中，电容器的形成方法包括：提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；在所述半导体衬底的浅沟槽隔离结构形成栅极结构，所述栅极结构包括第一多晶硅层和第一介质层；在所述第一多晶硅层的一部分表面上形成第一硅化物阻挡层；在所述第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分形成金属硅化物层以及在所述第一硅化物阻挡层上形成第一金属层；在所述半导体衬底上形成层间介质层；在所述层间介质层内分别形成第一插塞和第二插塞以分别和所述第一金属层和金属硅化物层电连接。所述电容器的形成方法形成工艺简化，工艺成本降低，生产效率提高。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种电容器、半导体器件及其形成方法。
背景技术
在现有的集成电路工艺中，多晶硅-绝缘体-多晶硅(PIP，Poly-Insulator-Poly)结构的电容器和金属-绝缘层-金属（MIM）结构的电容器是集成电路中的常用器件。其中，多晶硅-绝缘体-多晶硅结构的电容器在逻辑电路或闪存存储器电路中，被广泛应用于防止噪音和模拟器件的频率解调，金属-绝缘层-金属结构的电容器在模拟电路、射频电路或混合信号电路中被广泛应用。
因此，需要对电容器及其形成工艺进行改进。
发明内容
本发明解决的问题是提供一种电容器以及形成方法，简化电容器的形成工艺，节省工艺时间，节约生产成本。
为解决上述问题，本发明提供一种电容器的形成方法，包括：提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；在所述半导体衬底的浅沟槽隔离结构形成栅极结构，所述栅极结构包括第一多晶硅层和第一介质层；在所述第一多晶硅层的一部分的表面上形成第一硅化物阻挡层；在所述第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分形成金属硅化物层以及在所述第一硅化物阻挡层上形成第一金属层；在所述半导体衬底上形成层间介质层，所述层间介质层覆盖所述金属硅化物层和第一金属层；在所述层间介质层内分别形成第一插塞和第二插塞以分别和所述第一金属层和金属硅化物层电连接。
可选地，栅极结构和所述半导体衬底上其他区域形成MOS晶体管的栅极结构的步骤同时形成。
可选地，所述在第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分形成金属硅化物层以及在所述第一硅化物阻挡层上形成第一金属层包括：形成金属覆盖层，所述金属覆盖层覆盖所述第一硅化物阻挡层、第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分；对所述金属覆盖层进行第一退火，使金属覆盖层与暴露出的第一多晶硅层反应，生成金属硅化物层；在对应第一硅化物阻挡层位置的金属覆盖层上形成光刻胶层；以光刻胶层为掩膜，去除其他未反应的金属覆盖层；去除光刻胶层，覆盖在第一硅化物阻挡层上的金属覆盖层形成第一金属层。
可选地，形成层间介质层之前、形成金属硅化物层之后还包括：在所述第一金属层上形成第二介质层。
可选地，所述在第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分形成金属硅化物层以及在所述第一硅化物阻挡层上形成第一金属层包括：形成金属覆盖层，所述金属覆盖层覆盖所述第一硅化物阻挡层、第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分；在所述金属覆盖层上形成第二介质层；对所述金属覆盖层进行第一退火，使金属覆盖层与暴露出的第一多晶硅层反应，生成金属硅化物层；在对应第一硅化物阻挡层位置的第二介质层上形成光刻胶层；以光刻胶层为掩膜，依次去除第二介质层以及未反应的金属覆盖层；去除光刻胶层，覆盖在第一硅化物阻挡层上的金属覆盖层形成第一金属层、对应第一金属层上的第二介质层形成蚀刻停止层。
可选地，所述电容器的形成方法还包括对所述金属硅化物层进行第二退火，以进一步降低金属硅化物层的电阻率。
可选地，形成所述第一插塞包括：刻蚀所述层间介质层，形成第一开口，所述第一开口暴露出蚀刻停止层；去除蚀刻停止层，暴露出第一金属层；在所述第一开口内填充导电材料形成第一插塞。
进一步地，本发明还提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底在第一区域内形成有浅沟槽隔离结构；在所述半导体衬底的第一区域的浅沟槽隔离结构上和第二区域表面分别形成栅极结构，所述栅极结构包括第一多晶硅层和第一介质层；在所述第二区域的栅极结构两侧的半导体衬底内分别形成源极区和漏极区；在所述第一区域的第一多晶硅层的一部分表面上形成第一硅化物阻挡层；在所述第一区域的第一多晶硅层的未被第一硅化物阻挡层覆盖的部分、第二区域的源极区和漏极区的位置形成金属硅化物层，以及在所述第一区域的第一硅化物阻挡层上形成第一金属层；形成覆盖第一区域和第二区域的层间介质层，所述层间介质层覆盖所述金属硅化物层和第一金属层；在所述层间介质层内分别形成第一插塞和第二插塞以分别与第一区域的第一金属层和金属硅化物层电连接。
可选地，所述在第一区域的第一多晶硅层的未被第一硅化物阻挡层覆盖的部分、第二区域的源极区和漏极区的位置形成金属硅化物层、以及在所述第一区域的第一硅化物阻挡层上形成第一金属层包括：在所述第一区域和第二区域形成金属覆盖层；对所述金属覆盖层进行第一退火，使金属覆盖层与暴露出的第一多晶硅层以及源极区和漏极区反应，生成金属硅化物层；在对应第一区域的第一硅化物阻挡层位置的金属覆盖层上形成光刻胶层；以光刻胶为掩膜，去除其他未反应的金属覆盖层；去除光刻胶层，覆盖在第一硅化物阻挡层上的金属覆盖层形成第一金属层。
可选地，形成层间介质层之前还包括：在所述第一金属层上形成第二介质层，所述第二介质层用作蚀刻停止层。
可选地，所述在第一区域的第一多晶硅层的未被第一硅化物阻挡层覆盖的部分、第二区域的源极区和漏极区的位置形成金属硅化物层、以及在所述第一区域的第一硅化物阻挡层上形成第一金属层包括：在所述第一区域和第二区域形成金属覆盖层；在所述金属覆盖层上形成第二介质层；对所述金属覆盖层进行第一退火，使金属覆盖层与第一区域的第一多晶硅层的未被第一硅化物阻挡层覆盖的部分、以及第二区域的源极区和漏极区反应，生成金属硅化物层；在对应第一硅化物阻挡层位置的第二介质层上形成光刻胶层；以光刻胶层为掩膜，依次去除蚀刻第二介质层以及未反应的金属覆盖层；去除光刻胶层，覆盖在第一硅化物阻挡层上的金属覆盖层形成第一金属层、对应第一金属层上的第二介质层形成蚀刻停止层。
可选地，所述方法还包括对金属硅化物层进行第二退火，以进一步降低金属硅化物层的电阻率。
可选地，形成所述第一插塞包括：刻蚀所述层间介质层，形成第一开口，所述第一开口暴露出蚀刻停止层；去除蚀刻停止层，暴露出第一金属层；在所述第一开口内填充导电材料形成第一插塞。
进一步地，本发明还提供一种电容器，包括：半导体衬底，所述半导体衬底内具有浅沟槽隔离结构；位于所述半导体衬底的浅沟槽隔离结构上的栅极结构，所述栅极结构包括第一多晶硅层和第一介质层；位于所述第一多晶硅层的一部分表面上的第一硅化物阻挡层；位于所述第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分的金属硅化物层以及位于所述第一硅化物阻挡层上的第一金属层；位于所述半导体衬底上的层间介质层，所述层间介质层覆盖金属硅化物层和第一金属层；位于层间介质层的第一插塞和第二插塞，所述第一插塞和第二插塞分别与所述第一金属层和金属硅化物层电连接。
可选地，所述电容器还包括位于所述第一金属层上的第二介质层，所述第一插塞穿过所述第二介质层与所述第一金属层电连接。
进一步地，本发明还提供一种半导体器件，包括：半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底在第一区域内形成有浅沟槽隔离结构；位于所述半导体衬底的第一区域的浅沟槽隔离结构上和第二区域表面的栅极结构，所述栅极结构包括第一多晶硅层和第一介质层；位于所述第二区域的栅极结构两侧的半导体衬底内的源极区和漏极区；位于所述第一区域的第一多晶硅层的一部分表面上的第一硅化物阻挡层；位于所述第一区域的第一多晶硅层的未被第一硅化物阻挡层覆盖的部分上的、以及第二区域的源极区和漏极区上的金属硅化物层；位于所述第一区域的第一硅化物阻挡层上的第一金属层；覆盖第一区域和第二区域的层间介质层，所述层间介质层覆盖金属硅化物层和第一金属层；位于所述层间介质层内的第一插塞和第二插塞，所述第一插塞和第二插塞分别与第一区域的第一金属层和金属硅化物层电连接。
可选的，所述半导体器件还包括位于所述第一金属层上的第二介质层，所述第一插塞穿过所述第二介质层与所述第一金属层电连接。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明实施例提供的金属-绝缘层-多晶硅（MIP）结构的电容器及其形成方法中，作为电容器下极板的第一多晶硅层和逻辑器件的栅极结构同时形成，作为电容器上极板的第一金属层和传统工艺的逻辑器件的硅化物金属层同时形成。与传统的PIP或者MIM结构的电容器的形成工艺相比，形成本发明实施例提供的金属-绝缘层-多晶硅（MIP）结构的电容器不需要额外的形成中间介质层和顶层多晶硅层或者金属层的工艺步骤，能够简化工艺步骤，降低工艺成本。
其次，在本发明的实施例中，第一区域的第一硅化物阻挡层覆盖部分第一多晶硅层的表面、以及所述第一多晶硅层和第一介质层一侧的侧壁，所述第一多晶硅层还具有未被第一硅化物阻挡层覆盖的部分，这样电容器下极板的第一多晶硅层与所述第二介质层直接接触，后续形成与第一多晶硅层连接的导电插塞时，仅需要刻蚀第二介质层，工艺步骤简单易控制，形成的电容器的性能稳定。
附图说明
图1至图7是本发明的一个实施例提供的半导体器件的形成过程的中间结构剖面示意图。
具体实施方式
本发明发明人经过研究，提出了一种电容器结构：金属-绝缘层-多晶硅（MIP）结构的电容器、及其形成方法。这种电容器形成工艺简单，甚至可以在形成其他器件的同时形成，能够节省工艺成本，节约工艺时间，提高产出效率。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图1至图7是本发明的一实施例所提供的半导体器件的形成过程中的剖面结构示意图。
请参考图1，提供半导体衬底200，所述半导体衬底200具有第一区域10和第二区域20。所述半导体衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底（例如氮化硅或砷化镓等）。所述第一区域用于形成电容器，所述第二区域用于形成其他半导体器件，比如MOS晶体管。本实施以第二区域用于形成MOS晶体管为例加以说明。
在本实施例中，所述第一区域10的半导体衬底200内具有浅沟槽隔离结构202，所述浅沟槽隔离结构202的表面基本上与半导体衬底200表面齐平；所述浅沟槽隔离结构202的材料为氧化硅，所述浅沟槽隔离结构的形成工艺为本领域技术人员所熟知，在此不再赘述。
参考图2，在第一区域10和第二区域20形成覆盖所述半导体衬底200表面的第一介质薄膜204、以及覆盖所述第一介质薄膜204表面的第一多晶硅薄膜203。
所述第一介质薄膜204的材料为氧化硅和氮化硅中的一种或两种组合，形成工艺为热氧化工艺或沉积工艺；所述第一介质薄膜204用于隔离第一多晶硅表面与半导体衬底200。
位于第一区域10的所述第一多晶硅薄膜203用于在后续形成电容器的下电极，而位于所述第二区域20的第一介质薄膜204用于在后续形成栅氧化层，位于所述第二区域20的第一多晶硅薄膜203和第一介质薄膜204用于在后续形成晶体管的栅极结构，这样不用额外形成电容器的下电极，简化了工艺步骤，节约了成本。
所述第一多晶硅薄膜203的厚度为1000～4000埃。在一些实施例中，所述第一多晶硅薄膜203的材料还掺杂有离子。所述离子可以为N型离子或者P型离子。在一些实施例中，所掺杂的离子为N型离子时，所形成的电容器更稳定，性能更优越。所述第一多晶硅薄膜203可以先通过沉积工艺形成非掺杂多晶硅，然后通过离子注入工艺注入N型离子或者P型离子形成。在一些实施例中，所述第一多晶硅薄膜203的沉积工艺为低压化学气相沉积工艺（LPCVD），所掺杂的离子为磷，并通过原位掺杂工艺进行掺杂，则所述低压化学气相沉积工艺的反应气体为硅烷和磷烷。
请参考图3，刻蚀部分第一多晶硅薄膜203（如图2所示）和第一介质薄膜204（如图2所示），在所述第一区域10和第二区域20的表面分别形成栅极结构，所述栅极结构包括第一介质层204a以及所述第一介质层204a表面的第一多晶硅层203a。
所述刻蚀第一多晶硅薄膜203和第一介质薄膜204的工艺包括：在所述第一多晶硅薄膜203表面形成掩膜层，所述掩膜层覆盖半导体衬底表面第一区域10需要形成电容器下电极的位置和第二区域20需要形成晶体管栅极结构的位置，所述掩膜层的材料为光刻胶或氮化硅；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一多晶硅薄膜203和第一介质薄膜204，在所述第一区域10的浅沟槽隔离结构202表面形成第一介质层204a和第一多晶硅层203a，在所述第二区域20的表面形成第一介质层204b和第一多晶硅层203b。
其中，形成于浅沟槽隔离结构202表面的第一多晶硅层203a作为所需形成的MIP电容器的下电极；形成于第二区域20的表面的第一介质层204b和第一多晶硅层203b作为所需形成的，比如逻辑器件中MOS晶体管的，栅极结构。由于所述MIP电容器的下电极与MOS晶体管的栅极结构同时形成，而后续形成于所述下电极表面的MIP电容的上电极在形成MOS晶体管的栅电极层时同时形成，因此本实施例的半导体器件的形成过程中，无需增加额外的多晶硅层的形成步骤即可形成MIP电容。
需要说明的是，在某些实施例中，还需进行隔离层沉积工艺，并刻蚀形成所述第一区域10的第一介质层204a和第一多晶硅层203a周围的隔离结构205a，以及所述第二区域20的第一介质层204b和第一多晶硅层203b周围的隔离结构205b。
需要说明的是，在某些实施例中，源/漏掩膜（未图示）被用来进行源漏注入，然后施加高温分别激活第二区域20的源极区206s和漏极区206d。源漏注入工艺可以同时实现第二区域20上的NMOS栅极的N+掺杂或者PMOS栅极的P+掺杂，同时，源漏注入工艺进一步实现第一区域10的第一多晶硅层203a（MIP电容结构的下极板）的N+掺杂或者P+掺杂。需要说明的是，第一区域10的第一多晶硅层203a（MIP电容结构的下极板）的N+掺杂或者P+掺杂和第二区域20上的栅极掺杂在同一工艺中形成，能够简化工艺，减少成本。
请参考图4，在第一区域10和第二区域20形成覆盖所述半导体衬底200和第一多晶硅层表面的硅化物阻挡（SAB）层207，然后刻蚀所述硅化物阻挡层，在第一区域10形成第一硅化物阻挡层207a。所述第一硅化物阻挡层207a覆盖部分第一多晶硅层203a的表面，所述第一多晶硅层203a的表面包括与半导体衬底表面平行的表面以及与所述半导体衬底表面垂直的表面（即所述第一多晶硅层203a一侧的侧壁），并暴露出部分第一多晶硅层203a。
所述第一硅化物阻挡层可以为高温氧化（HTO）层、氧化硅-氮化硅-氧化硅(ONO)堆积层、或高K介电层等的绝缘层。所述刻蚀硅化物阻挡层包括：在所述硅化物阻挡层表面形成图形化的掩膜层，所述图形化的掩膜层定义出不需要被去除的部分硅化物阻挡层的位置；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述硅化物阻挡层，在所述第一区域10形成第一硅化物阻挡层207a。在本实施例中，第一硅化物阻挡层207a覆盖部分第一多晶硅层203a的表面，以及所述第一多晶硅层203a和第一介质层204a一侧的侧壁，并暴露出部分第一多晶硅层203a。被第一硅化物阻挡层207a暴露出的部分第一多晶硅层203a用于后续形成自对准金属硅化物，为在其上形成导电插塞做准备。需要说明的是，刻蚀所述硅化物阻挡层207在第一区域10形成第一硅化物阻挡层207a的步骤和MOS工艺兼容。在MOS工艺中，硅化物阻挡层常常形成在多晶硅表面不需要形成金属硅化物的地方，比如，ESD区域，用于防止加热导致金属与多晶硅反应生成金属硅化物。所述图形化的掩膜层的材料为光刻胶或硬掩膜氮化硅。
在本发明的实施例中，所述第一硅化物阻挡层的厚度可以根据实际需要进行调节，优选的，所述第一硅化物阻挡层的厚度大于或者等于200埃。在一个实施例中，所述第一硅化物阻挡层的厚度为400埃，所形成的MIP电容器的电容值约为1fF/um2。
请参考图5，在形成所述第一硅化物阻挡层207a之后，在所述半导体衬底200表面的依次沉积形成金属覆盖层208和第二介质薄膜209，并进行第一快速热退火工艺。进行热退火工艺之后，金属覆盖层208与多晶硅接触的地方将会形成金属硅化物。本实施例中，在第二区域20的源极区206s和漏极区206d的多晶硅与其接触的金属覆盖层208反应形成金属硅化物层210b，第二区域20的第一多晶硅层203b与其接触的金属覆盖层208反应形成金属硅化物层210b’，同时在第一区域10上的第一多晶硅层203a（MIP电容的下极板）未被第一硅化物阻挡层207a覆盖的部分与金属覆盖层208反应形成金属硅化物层210a。所述金属硅化物层210a、210b以及210b’用于后续在其上形成导电插塞。需要注意的是，本实施例中第一硅化物阻挡层207a定义出了不需要形成金属硅化物的地方，也就是说，金属硅化物层210a采用自对准工艺形成，无需增加光刻和刻蚀步骤，能够简化工艺步骤，节约成本。
所述第一热退火工艺为本领域技术人员所熟知，在此不再赘述。
所述第二介质薄膜209在后续形成导电插塞的工艺中用作刻蚀停止层。在其他实施例中，可以先不形成第二介质薄膜209，形成金属覆盖层208之后直接进行第一快速热退火工艺。
继续参考图5，以图形化的掩膜层211为掩膜，刻蚀去除第二介质薄膜209以及未被反应的金属覆盖层208。所述图形化的掩膜层211覆盖第一区域10上需要形成MIP电容上极板的位置，使得被其覆盖的第一金属层208a和第二介质层209a不会被去除。所述未被去除的第一金属层208a后续用作MIP电容结构的上极板，所述第二介质层209a后续在第一金属层208a上形成导电插塞时用作刻蚀停止层。
参考图6，去除图形化的掩膜层211并对所形成结构进行第二次热退火工艺。经过第二热退火工艺，可进一步降低金属硅化物层210a、210b，以及第一金属层208a和第二介质层209a的接触电阻，有利于后续在其上形成导电插塞。所述第二热退火工艺，为本领域技术人员所熟知，在此不再赘述。
参考图7，在第一区域10的第一金属层208a和金属硅化物层210a上分别形成第一插塞212a和第二插塞212a’，在第二区域的金属硅化物层210b上形成第三插塞212b。
所述第一插塞212a、第二插塞212a’、第三插塞212b的材料为铜、钨或铝，形成工艺为：形成覆盖图6中所形成半导体器件的层间介质层213，刻蚀所述层间介质层213形成暴露出第一区域10的金属硅化物层210a和第一金属层208a的第一开口以及暴露出第二区域20的金属硅化物层210b的第二开口；在所述第一开口和第二开口内填充金属，并采用化学机械抛光工艺去除高于所述层间介质层213表面的金属，在第一区域10的第一金属层208a和金属硅化物层210a上分别形成第一插塞212a和第二插塞212a’，在第二区域的金属硅化物层210b上形成第三插塞212b。
在一实施例中，在填充金属之前，在所述层间介质层213的表面以及第一开口和第二开口的侧壁和底部表面形成阻挡层，所述阻挡层的材料为氮化钛或氮化钽，所述阻挡层用于在化学机械抛光工艺中作为抛光停止层。
经过上述工艺，形成本发明实施例的半导体器件。参考图7，本发明实施例的半导体器件包括：半导体衬底200，所述半导体衬底200包括第一区域10和第二区域20，所述半导体衬底200在第一区域10内形成有浅沟槽隔离结构202；位于所述半导体衬底200的第一区域10的浅沟槽隔离结构上和第二区域表面20的栅极结构，所述栅极结构包括第一介质层和第一多晶硅层；位于所述第二区域20的栅极结构两侧的半导体衬底内分别形成源极区206s和漏极区206d；位于所述第一区域10的第一多晶硅层203a的一部分表面上的第一硅化物阻挡层207a以及位于所述第一硅化物阻挡层207a上的第一金属层208a；位于所述第一区域10的第一多晶硅层203a的未被第一硅化物阻挡层覆盖的部分的金属硅化物层210a、以及第二区域20的源极区206s和漏极区206d的金属硅化物层210b；覆盖第一区域10和第二区域20的层间介质层213；位于第一区域10的所述层间介质层213的第一插塞212a和第二插塞212a’，以及第二区域20的所述层间介质层213的第三插塞212b，所述第一插塞212a和第二插塞212a’分别与第一区域10的第一金属层208a和金属硅化物层210a电连接，所述第三插塞212b与第二区域20的金属硅化物层210b电连接。
相应地，本发明实施例还提供了一种电容器：金属-绝缘层-多晶硅（MIP）结构的电容器。这种电容器形成工艺简单，甚至可以在形成其他器件（比如，MOS晶体管）的同时形成，能够节省工艺成本，节约工艺时间，提高产出效率。
参考图7，所述金属-绝缘层-多晶硅（MIP）结构的电容器包括：半导体衬底200，所述半导体衬底200具有第一区域10和第二区域20，且所述半导体衬底200在第一区域10内形成有浅沟槽隔离结构202，所述浅沟槽隔离结构202表面与半导体衬底200的表面齐平；位于所述半导体衬底200的浅沟槽隔离结构202上的栅极结构，所述栅极结构包括第一介质层204a和第一多晶硅层203a；位于所述第一多晶硅薄膜的一部分表面上的第一硅化物阻挡层207a，所述第一硅化物阻挡层207a覆盖部分第一多晶硅层203a,以及所述第一介质层204a和第一多晶硅层203a一侧的侧壁；位于所述第一多晶硅层203a上的未被所述第一硅化物阻挡层207a覆盖的部分的金属硅化物层210a以及位于所述第一硅化物阻挡层207a上的第一金属层208a；位于所述半导体衬底200上的层间介质层213；位于层间介质层213内的第一插塞212a和第二插塞212a’，所述第一插塞212a和第二插塞212a’分别与所述第一金属层208a以及金属硅化物层210a电连接。
所述金属-绝缘层-多晶硅（MIP）结构的电容器还包括位于所述第一金属层上的第二介质层209a，所述第一插塞212a穿过所述第二介质层209a与所述第一金属层208a电连接。在本发明的实施例中，第一介质层204a和第二介质层209a的材料为氧化硅和氮化硅中的一种或两种组合。第一插塞212a和第二插塞212a’材料为铜、钨或铝。第一硅化物阻挡层207a为高温氧化（HTO）层，氧化硅-氮化硅-氧化硅(ONO)堆积层，或高K介电层等的绝缘层。形成所述金属-绝缘层-多晶硅（MIP）结构的电容器可以参照上文所述。
综上所述，根据本发明实施例提供的金属-绝缘层-多晶硅（MIP）结构的电容器及其形成方法，作为电容器下极板的第一多晶硅层203a可以和逻辑器件（比如，MOS晶体管）的栅极结构同时形成，电容器的中间介质层为采用自对准工艺形成的自对准硅化物207a，用于隔离所形成的MIP电容的上极板和下级板，作为电容器上极板的第一金属层208a可以和传统工艺的逻辑器件的硅化物金属层同时形成。与传统的PIP或者MIM结构的电容器的形成工艺相比，形成本发明实施例提供的金属-绝缘层-多晶硅（MIP）结构的电容器不需要额外的形成中间介质层和顶层多晶硅层或者金属层的工艺步骤，能够简化工艺步骤，降低工艺成本。
其次，本发明的实施例中，第一区域10的第一硅化物阻挡层207a覆盖部分第一多晶硅层203a的表面，以及所述第一多晶硅层203a和第一介质层204a一侧的侧壁，所述第一多晶硅层203a还具有未被第一硅化物阻挡层覆盖的部分，这样电容器下极板的第一多晶硅层与所述第二介质层直接接触，后续形成与第一多晶硅层203a连接的导电插塞时，仅需要刻蚀第二介质层，工艺步骤简单易控制，形成的电容器的性能稳定。
需要说明的是，在第二区域20形成第一介质层204b和第一多晶硅层203b之后，在所述第一介质层204b和第一多晶硅层203b两侧的半导体衬底200表面形成侧墙，并在所述第一多晶硅层203b和侧墙两侧的半导体衬底200内形成源极区和漏极区，从而形成晶体管；所述晶体管为PMOS管或NMOS管，也可以是由PMOS管和NMOS管构成的CMOS管。
另外，通过控制第一硅化物阻挡层207a的厚度可以调节所需形成的MIP电容值的大小，优选的，所述第一硅化物阻挡层207a的厚度大于或者等于200埃。在本发明的一个实施例中，当所述第一硅化物阻挡层207a的厚度为400埃，所形成的MIP电容器的电容值约为1fF/um2。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (16)
1.一种形成电容器的方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；
在所述半导体衬底的浅沟槽隔离结构上形成栅极结构，所述栅极结构包括第一多晶硅层和第一介质层，所述第一多晶硅层作为所述电容器的下极板，所述栅极结构和所述半导体衬底上其他区域的形成MOS晶体管的栅极结构的步骤同时形成；
在所述第一多晶硅层的一部分的表面上形成第一硅化物阻挡层；
在所述第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分形成金属硅化物层以及在所述第一硅化物阻挡层上形成第一金属层，所述第一金属层作为所述电容器的上极板，所述上极板在形成MOS晶体管的栅电极层时同时形成；
在所述半导体衬底上形成层间介质层，所述层间介质层覆盖所述金属硅化物层和第一金属层；
在所述层间介质层内分别形成第一插塞和第二插塞以分别和所述第一金属层和金属硅化物层电连接。
2.如权利要求1所述的方法，其特征在于，所述在所述第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分形成金属硅化物层以及在所述第一硅化物阻挡层上形成第一金属层包括：
形成金属覆盖层，所述金属覆盖层覆盖所述第一硅化物阻挡层、第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分；
对所述金属覆盖层进行第一退火，使金属覆盖层与暴露出的第一多晶硅层反应，生成金属硅化物层；
在对应第一硅化物阻挡层位置的金属覆盖层上形成光刻胶层；
以光刻胶层为掩膜，去除未反应的金属覆盖层；
去除光刻胶层，覆盖在第一硅化物阻挡层上的金属覆盖层形成第一金属层。
3.如权利要求2所述的方法，其特征在于，形成层间介质层之前、形成金属硅化物层之后还包括：在所述第一金属层上形成第二介质层。
4.如权利要求1所述的方法，其特征在于，所述在所述第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分形成金属硅化物层以及在所述第一硅化物阻挡层上形成第一金属层包括：
形成金属覆盖层，所述金属覆盖层覆盖所述第一硅化物阻挡层、第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分；
在所述金属覆盖层上形成第二介质层；
对所述金属覆盖层进行第一退火，使金属覆盖层与暴露出的第一多晶硅层反应，生成金属硅化物层；
在对应第一硅化物阻挡层位置的第二介质层上形成光刻胶层；
以光刻胶层为掩膜，依次去除第二介质层以及未反应的金属覆盖层；
去除光刻胶层，覆盖在第一硅化物阻挡层上的金属覆盖层形成第一金属层、对应第一金属层上的第二介质层形成蚀刻停止层。
5.如权利要求2至4中任一项所述的方法，其特征在于，还包括对所述金属硅化物层进行第二退火，以进一步降低金属硅化物层的电阻率。
6.如权利要求3或4所述的方法，其特征在于，形成所述第一插塞包括：
刻蚀所述层间介质层，形成第一开口，所述第一开口暴露出蚀刻停止层；
去除蚀刻停止层，暴露出第一金属层；
在所述第一开口内填充导电材料形成第一插塞。
7.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底在第一区域内形成有浅沟槽隔离结构；
在所述半导体衬底的第一区域的浅沟槽隔离结构上和第二区域表面分别形成栅极结构，所述栅极结构包括第一多晶硅层和第一介质层，所述第一多晶硅层作为电容器的下极板，所述栅极结构和所述半导体衬底上其他区域的形成MOS晶体管的栅极结构的步骤同时形成；
在所述第二区域的栅极结构两侧的半导体衬底内分别形成源极区和漏极区；
在所述第一区域的第一多晶硅层的一部分的表面上形成第一硅化物阻挡层；
在所述第一区域的第一多晶硅层的未被第一硅化物阻挡层覆盖的部分、第二区域的源极区和漏极区的位置形成金属硅化物层，以及在所述第一区域的第一硅化物阻挡层上形成第一金属层，所述第一金属层作为所述电容器的上极板，所述上极板在形成MOS晶体管的栅电极层时同时形成；
形成覆盖第一区域和第二区域的层间介质层，所述层间介质层覆盖第一金属层和金属硅化物层；
在所述层间介质层内分别形成第一插塞和第二插塞以分别与第一区域的第一金属层和金属硅化物层电连接。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述在第一区域的第一多晶硅层的未被第一硅化物阻挡层覆盖的部分、第二区域的源极区和漏极区的位置形成金属硅化物层、以及在所述第一区域的第一硅化物阻挡层上形成第一金属层包括：
在所述第一区域和第二区域形成金属覆盖层；
对所述金属覆盖层进行第一退火，使金属覆盖层与暴露出的第一多晶硅层以及源极区和漏极区反应，生成金属硅化物层；
在对应第一区域的第一硅化物阻挡层位置的金属覆盖层上形成光刻胶层；
以光刻胶为掩膜，去除未反应的金属覆盖层；
去除光刻胶层，覆盖在第一硅化物阻挡层上的金属覆盖层形成第一金属层。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，形成层间介质层之前还包括：在所述第一金属层上形成第二介质层，所述第二介质层用作蚀刻停止层。
10.如权利要求7所述的半导体器件的形成方法，其特征在于，所述在第一区域的第一多晶硅层的未被第一硅化物阻挡层覆盖的部分、第二区域的源极区和漏极区的位置形成金属硅化物层、以及在所述第一区域的第一硅化物阻挡层上形成第一金属层包括：
在所述第一区域和第二区域形成金属覆盖层；
在所述金属覆盖层上形成第二介质层；
对所述金属覆盖层进行第一退火，使金属覆盖层与第一区域的第一多晶硅层的未被第一硅化物阻挡层覆盖的部分、以及第二区域的源极区和漏极区反应，生成金属硅化物层；
在对应第一硅化物阻挡层位置的第二介质层上形成光刻胶层；
以光刻胶层为掩膜，依次去除蚀刻第二介质层以及未反应的金属覆盖层；
去除光刻胶层，覆盖在第一硅化物阻挡层上的金属覆盖层形成第一金属层、对应第一金属层上的第二介质层形成蚀刻停止层。
11.如权利要求8至10中任一项所述的半导体器件的形成方法，其特征在于，还包括对金属硅化物层进行第二退火，以进一步降低金属硅化物层的电阻率。
12.如权利要求9或10所述的半导体器件的形成方法，其特征在于，形成所述第一插塞包括：
刻蚀所述层间介质层，形成第一开口，所述第一开口暴露出蚀刻停止层；
去除蚀刻停止层，暴露出第一金属层；
在所述第一开口内填充导电材料形成第一插塞。
13.一种电容器，其特征在于，采用权利要求1～6任一项所述的方法形成，包括：
半导体衬底，所述半导体衬底内具有浅沟槽隔离结构；
位于所述半导体衬底的浅沟槽隔离结构上的栅极结构，所述栅极结构包括第一多晶硅层和第一介质层；
位于所述第一多晶硅层的一部分表面上的第一硅化物阻挡层；
位于所述第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分上的金属硅化物层以及位于所述第一硅化物阻挡层上的第一金属层；
位于所述半导体衬底上的层间介质层，所述层间介质层覆盖金属硅化物层和第一金属层；
位于层间介质层内的第一插塞和第二插塞，所述第一插塞和第二插塞分别与所述第一金属层和金属硅化物层电连接。
14.如权利要求13所述的电容器，其特征在于，还包括位于所述第一金属层上的第二介质层，所述第一插塞穿过所述第二介质层与所述第一金属层电连接。
15.一种半导体器件，其特征在于，采用权利要求7～12任一项所述的方法形成，包括：
半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底在第一区域内形成有浅沟槽隔离结构；
位于所述半导体衬底的第一区域的浅沟槽隔离结构上和第二区域表面的栅极结构，所述栅极结构包括第一多晶硅层和第一介质层；
位于所述第二区域的栅极结构两侧的半导体衬底内的源极区和漏极区；
位于所述第一区域的第一多晶硅层的一部分表面上的第一硅化物阻挡层；
位于所述第一区域的第一多晶硅层的未被第一硅化物阻挡层覆盖的部分上的、以及第二区域的源极区和漏极区上的金属硅化物层；
位于所述第一区域的第一硅化物阻挡层上的第一金属层；
覆盖第一区域和第二区域的层间介质层，所述层间介质层覆盖金属硅化物层和第一金属层；
位于所述层间介质层内的第一插塞和第二插塞，所述第一插塞和第二插塞分别与第一区域的第一金属层和金属硅化物层电连接。
16.如权利要求15所述半导体器件，其特征在于，还包括位于所述第一金属层上的第二介质层，所述第一插塞穿过所述第二介质层与所述第一金属层电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310654526.7A CN104701136B (zh) | 2013-12-05 | 2013-12-05 | 电容器、半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310654526.7A CN104701136B (zh) | 2013-12-05 | 2013-12-05 | 电容器、半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104701136A CN104701136A (zh) | 2015-06-10 |
| CN104701136B true CN104701136B (zh) | 2018-09-07 |
Family
ID=53348140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310654526.7A Active CN104701136B (zh) | 2013-12-05 | 2013-12-05 | 电容器、半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104701136B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110120340B (zh) * | 2015-06-16 | 2024-01-05 | 原相科技股份有限公司 | 半导体元件及其制造方法 |
| CN107039535B (zh) * | 2016-02-03 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 电容器件及其形成方法 |
| CN110491862A (zh) * | 2019-07-26 | 2019-11-22 | 上海华虹宏力半导体制造有限公司 | Mip电容的制造方法 |
| CN110491781A (zh) * | 2019-07-26 | 2019-11-22 | 上海华虹宏力半导体制造有限公司 | Mip电容的制造方法 |
| CN112420695B (zh) * | 2019-08-22 | 2024-12-06 | 长鑫存储技术有限公司 | 半导体衬垫及其制造方法 |
| CN114388465B (zh) * | 2020-06-19 | 2025-09-09 | 福建省晋华集成电路有限公司 | 半导体结构 |
| CN116314234B (zh) * | 2023-05-19 | 2023-08-01 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及cmos图像传感器 |
| CN119317136B (zh) * | 2024-10-12 | 2025-09-30 | 上海积塔半导体有限公司 | 碳化硅晶体管结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1218993A (zh) * | 1997-11-27 | 1999-06-09 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| CN101083265A (zh) * | 2006-05-31 | 2007-12-05 | 万国半导体股份有限公司 | 用单层多晶硅工艺形成高薄层电阻量电阻器和高电容量电容器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274435B1 (en) * | 1999-01-04 | 2001-08-14 | Taiwan Semiconductor Manufacturing Company | High performance MIM (MIP) IC capacitor process |
-
2013
- 2013-12-05 CN CN201310654526.7A patent/CN104701136B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1218993A (zh) * | 1997-11-27 | 1999-06-09 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| CN101083265A (zh) * | 2006-05-31 | 2007-12-05 | 万国半导体股份有限公司 | 用单层多晶硅工艺形成高薄层电阻量电阻器和高电容量电容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104701136A (zh) | 2015-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104701136B (zh) | 电容器、半导体器件及其形成方法 | |
| US11864376B2 (en) | Semiconductor device including insulating element and method of making | |
| US11158737B2 (en) | LDMOS component, manufacturing method therefor, and electronic device | |
| CN103988304B (zh) | 用于形成具有etsoi晶体管的芯片上高质量电容器的方法和结构 | |
| CN104025298B (zh) | 用于形成etsoi电容器、二极管、电阻器和背栅接触部的方法和结构 | |
| US9679909B2 (en) | Method for manufacturing a finger trench capacitor with a split-gate flash memory cell | |
| KR101618511B1 (ko) | 고-ｋ 금속 게이트 디바이스를 위한 자가-정렬된 절연막 | |
| US20180308761A1 (en) | Contact Structure and Method of Fabricating the Same | |
| US10050036B2 (en) | Semiconductor structure having common gate | |
| JP7745765B2 (ja) | 充填誘電材料を有するゲートオールラウンドトランジスタアーキテクチャ | |
| KR20100080315A (ko) | 반도체 구조체 및 그 제조 방법 | |
| KR102611247B1 (ko) | 패턴 게이트를 갖는 반도체 금속 산화물 트랜지스터 및 이를 형성하는 방법 | |
| CN103050380A (zh) | 半导体器件的形成方法 | |
| JP2009534833A (ja) | 単位領域あたりのキャパシタンスが高い半導体コンポーネントの製造法 | |
| JP2018522397A (ja) | 接合型半導体構造のエッチストップ領域を用いた製作 | |
| JP2024534830A (ja) | 深いビアへの裏側電力レール | |
| US9299825B2 (en) | Semiconductor device with surrounding gate transistor | |
| CN103077926B (zh) | 半导体器件的形成方法 | |
| WO2018059108A1 (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| CN111326509A (zh) | 包括电容器的半导体装置及其制造方法及电子设备 | |
| US10304839B2 (en) | Metal strap for DRAM/FinFET combination | |
| US7557012B2 (en) | Method for forming surface strap | |
| US10199478B2 (en) | Transistor and method for forming the same | |
| CN104143530A (zh) | 晶体管及其制作方法 | |
| US11069715B2 (en) | Memory structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |