[go: up one dir, main page]

CN104700813A - 阵列基板及其形成方法 - Google Patents

阵列基板及其形成方法 Download PDF

Info

Publication number
CN104700813A
CN104700813A CN201510152986.9A CN201510152986A CN104700813A CN 104700813 A CN104700813 A CN 104700813A CN 201510152986 A CN201510152986 A CN 201510152986A CN 104700813 A CN104700813 A CN 104700813A
Authority
CN
China
Prior art keywords
shift register
array substrate
line segment
display area
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510152986.9A
Other languages
English (en)
Other versions
CN104700813B (zh
Inventor
金慧俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai AVIC Optoelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201510152986.9A priority Critical patent/CN104700813B/zh
Publication of CN104700813A publication Critical patent/CN104700813A/zh
Priority to US15/048,792 priority patent/US10079069B2/en
Priority to DE102016203060.4A priority patent/DE102016203060B4/de
Application granted granted Critical
Publication of CN104700813B publication Critical patent/CN104700813B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种阵列基板及其形成方法。其中，所述阵列基板包括：位于非显示区域的栅极驱动电路，所述栅极驱动电路包括M个移位寄存器电路，每个所述移位寄存器电路具有两个移位寄存器组，每个所述移位寄存器组具有N个移位寄存器，其中，M为正偶数且N为大于2的正整数；每个所述移位寄存器组中，第n个移位寄存器的栅输出端具有信号走线；在垂直所述非显示区域的方向上，至少有一个所述移位寄存器组的信号走线位于另一个所述移位寄存器组的信号走线上方。采用此阵列基板的显示面板能够实现窄边框设计。

Description

阵列基板及其形成方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其形成方法。
背景技术
液晶显示器(liquid crystal display，LCD)或有机发光二极管(OrganicLight-Emitting Diode，OLED)显示器具有低辐射、体积小及低耗能等优点，被广泛地应用在笔记本电脑、个人数字助理(Personal Digital Assistant，PDA)、平面电视和移动电话等信息产品上。
以液晶显示器为例，其利用外部驱动芯片来驱动面板上的芯片，以显示图像。但为了减少元件数目，并降低制造成本，近年来，逐渐发展成将驱动电路结构直接制作于显示面板上。例如采用将栅极驱动电路(gate driver)整合于阵列基板的技术。并且现今的技术多以移位寄存器(Shift Register)来形成栅极驱动电路，集成在液晶面板的阵列基板上。
然而，栅极驱动电路整合于阵列基板会占用阵列基板的面积。同时，阵列基板中，单位面积的像素越多，栅极驱动电路的输出端就越多，栅极驱动电路占液晶面板的面积也就越大。此外，栅极驱动电路中，采用的移位寄存器组越多，栅极驱动电路占阵列基板的面积也越大。可见，栅极驱动电路成为阵列基板窄边框设计的障碍，也即成为显示面板窄边框设计的障碍。
发明内容
本发明解决的问题是提供一种阵列基板及其形成方法，以减小栅极驱动电路在阵列基板上的占用面积，实现显示面板的窄边框设计。
为解决上述问题，本发明的其中一方面提供一种阵列基板，包括：
位于非显示区域的栅极驱动电路，所述栅极驱动电路包括M个移位寄存器电路，每个所述移位寄存器电路具有两个移位寄存器组，每个所述移位寄存器组具有N个移位寄存器，其中，M为正偶数且N为大于2的正整数；
每个所述移位寄存器组中，第n个移位寄存器的栅输出端具有信号走线，所述信号走线包括结束信号走线和触发信号走线，其中，所述第n个移位寄存器的结束信号走线与第n-1个移位寄存器电连接，所述第n个移位寄存器的触发信号走线与第n+1个移位寄存器电连接，n为大于1且小于N的正整数；
在垂直所述非显示区域的方向上，至少有一个所述移位寄存器组的信号走线位于另一个所述移位寄存器组的信号走线上方。
为解决上述问题，本发明的另一方面提供一种阵列基板的形成方法，包括：
在非显示区域形成栅极驱动电路，设置所述栅极驱动电路包括M个移位寄存器电路，设置每个所述移位寄存器电路具有两个移位寄存器组，设置每个所述移位寄存器组具有N个移位寄存器，其中，M为正偶数且N为大于2的正整数；
每个所述移位寄存器组中，在第n个移位寄存器的栅输出端形成信号走线，所述信号走线包括结束信号走线和触发信号走线，其中，所述第n个移位寄存器的结束信号走线与第n-1个移位寄存器电连接，所述第n个移位寄存器的触发信号走线与第n+1个移位寄存器电连接，n为大于1且小于N的正整数；
在垂直所述非显示区域的方向上，至少将一个所述移位寄存器组的信号走线形成在另一个所述移位寄存器组的信号走线上方。
与现有技术相比，本发明的技术方案至少具有以下优点：
本发明的技术方案中，至少一个移位寄存器组的信号走线位于另外一个移位寄存器组的信号走线上方，使得栅极驱动电路中，并排的信号走线减少，从而可以使信号走线并排的宽度减小，使阵列基板边框区域面积缩小，进而使阵列基板的非显示区域面积减小，因此，后续采用此阵列基板的显示面板能够实现窄边框设计。
附图说明
图1是一种阵列基板局部俯视结构示意图；
图2是另一种阵列基板局部俯视结构示意图；
图3是本发明实施例所提供的阵列基板示意图；
图4是图3所示阵列基板中，位于第一边框区域的栅极驱动电路第一层信号走线示意图；
图5是图3所示阵列基板中，位于第一边框区域的栅极驱动电路第二层信号走线示意图；
图6是本发明另一实施例所提供的阵列基板示意图；
图7是图6所示阵列基板中，位于第一边框区域的栅极驱动电路第一层信号走线示意图；
图8是图6所示阵列基板中，位于第一边框区域的栅极驱动电路第二层信号走线示意图；
图9是图6所示阵列基板中，位于第一边框区域的栅极驱动电路第三层信号走线示意图；
图10是图6所示阵列基板中，位于第一边框区域的栅极驱动电路第四层信号走线示意图。
具体实施方式
图1是一种阵列基板局部俯视结构示意图，示出了阵列基板的部分非显示区域。所述非显示区域具有栅极驱动电路。所述栅极驱动电路包括移位寄存器电路。所述移位寄存器电路包括两个移位寄存器组，分别为第一移位寄存器组和第二移位寄存器组。两个所述移位寄存器组均包括多个移位寄存器。图1中示出移位寄存器101至移位寄存器105作为代表，它们的栅输出端分别为栅输出端101a至栅输出端105a。其中，奇数个移位寄存器属于第一移位寄存器组，即所示出的移位寄存器101、移位寄存器103及移位寄存器105均属于第一移位寄存器组。偶数个移位寄存器属于第二移位寄存器组，即所示出的移位寄存器102和移位寄存器104均属于第二移位寄存器组。每个移位寄存器组中的移位寄存器通过信号走线相互电连接。其中，第一移位寄存器组中的信号走线包括触发信号走线1S1和结束信号走线1T1，第二移位寄存器组中的信号走线包括触发信号走线1S2和结束信号走线1T2。在图1所示平面中，第一移位寄存器组中的触发信号走线1S1和结束信号走线1T1位于第二移位寄存器组中的触发信号走线1S2和结束信号走线1T2左侧，它们平铺在同一平面上。
图1中，两个移位寄存器组的信号走线均平铺在同一平面上，并且呈左右并排排布，并排部分的总宽度为图1中所标注的宽度W1。宽度W1较大，因此，整个阵列基板的边框区域面积较大，无法实现显示面板的窄边框设计。
图2是另一种阵列基板局部俯视结构示意图，示出了阵列基板的部分非显示区域。所述非显示区域具有栅极驱动电路。所述栅极驱动电路包括移位寄存器电路。所述移位寄存器电路包括四个移位寄存器组，分别为第一移位寄存器组、第二移位寄存器组、第三移位寄存器组和第四移位寄存器组。四个所述移位寄存器组均包括多个移位寄存器。图2中示出移位寄存器201至移位寄存器209作为代表，它们的栅输出端分别为栅输出端201a至栅输出端209a。其中，第4j-3个移位寄存器属于第一移位寄存器组，第4j-2个移位寄存器属于第二移位寄存器组，第4j-1个移位寄存器属于第三移位寄存器组，第4j个移位寄存器属于第四移位寄存器组，其中，j为正整数。所示出的九个移位寄存器中，移位寄存器中201、移位寄存器205及移位寄存器209均属于第一移位寄存器组，移位寄存器202和移位寄存器206均属于第二移位寄存器组，移位寄存器203和移位寄存器207均属于第三移位寄存器组，移位寄存器204和移位寄存器208均属于第四移位寄存器组。每个移位寄存器组中的移位寄存器通过信号走线相互电连接。其中，第一移位寄存器组中的信号走线包括触发信号走线2S1和结束信号走线2T1，第四移位寄存器组中的信号走线包括触发信号走线2S4和结束信号走线2T4，其它两组信号走线未标注。在图2所示平面中，所述四组信号走线平铺在同一平面上。
图2中，四个移位寄存器组的信号走线均平铺在同一平面上，并且呈左右依次并排排布，并排部分的总宽度为图2中所标注的宽度W2。宽度W2较大，因此，整个阵列基板的边框区域面积较大，无法实现显示面板的窄边框设计。
为此，本发明提供一种阵列基板及其形成方法，所述阵列基板中，至少一个移位寄存器组的信号走线位于另外一个移位寄存器组的信号走线上方，使得栅极驱动电路中，并排的信号走线减少，从而可以使信号走线并排后的宽度减小，使边框区域面积缩小，进而使阵列基板的非显示区域面积减小，因此，后续采用此阵列基板的显示面板能够实现窄边框设计。
并且，利用触控显示走线形成工艺形成相应的一组信号走线，同时利用显示区域上形成的其它导电层制作其它组信号走线，从而不仅节约布局空间，而且节省工艺步骤，节约成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明一实施例提供一种阵列基板，请结合参考图3至图5。
请参考图3，图3是本发明实施例所提供的阵列基板300示意图。阵列基板300包括显示区域300V和非显示区域300N，所述非显示区域300N包括第一边框区域N31和第二边框区域N32。阵列基板300包括位于非显示区域300N的栅极驱动电路(图3中未示出)。
本实施例中，所述栅极驱动电路的其中一半位于第一边框区域N31，另一半位于第二边框区域N32，即所述栅极驱动电路同时位于第一边框区域N31和第二边框区域N32。在其它实施例中，所述栅极驱动电路也可以仅位于第一边框区域N31，或者仅位于第二边框区域N32。
本实施例中，整个栅极驱动电路一共具有两个移位寄存器电路，每个移位寄存器电路具有两个移位寄存器组，因此，两个移位寄存器电路总共包括四个移位寄存器组。在本发明的其它实施例中，所述栅极驱动电路可以包括M个移位寄存器电路，其中M为正偶数。每个移位寄存器电路均具有两个移位寄存器组。同一移位寄存器电路的两个移位寄存器组中，它们的驱动信号相位恰好相差半个时钟信号周期。
本实施例中，第一边框区域N31中的所述栅极驱动电路包括一个移位寄存器电路，所述移位寄存器电路具有两个移位寄存器组，因此第一边框区域N31中具有两个移位寄存器组。具体的，第一边框区域N31的第一移位寄存器组和第二移位寄存器组。相应的，第二边框区域N32包括第三移位寄存器组和第四移位寄存器组。
请参考图4和图5，示出了位于第一边框区域N31中的所述栅极驱动电路，第一边框区域N31中的所述栅极驱动电路包括上述两个移位寄存器组。其中，图4是阵列基板300中栅极驱动电路第一层信号走线示意图，图5是阵列基板300中栅极驱动电路第二层信号走线示意图。
需要说明的是，虽然第二边框区域N32中的所述栅极驱动电路未示出，但是第二边框区域N32中的所述栅极驱动电路也包括一个移位寄存器电路，所述移位寄存器电路也具有两个移位寄存器组。第二边框区域N32中的所述栅极驱动电路的组成和结构基本与图4和图5所示的结构对称，只是它们对应的像素行数相互交错。
本实施例中，每个移位寄存器组具有N个移位寄存器，N为大于2的正整数。具体的，由于总共具有四个移位寄存器组，因此整个栅极驱动电路可以对应驱动4N行的像素，即N可以是像素总行数的四分之一。例如当像素有1024行时，每个移位寄存器组可以具有256个移位寄存器。
图4和图5中示出了第一边框区域N31中，第一移位寄存器组和第二移位寄存器组的部分移位寄存器。具体示出了移位寄存器301至移位寄存器305。第一边框区域N31中，奇数个移位寄存器属于第一移位寄存器组，偶数个移位寄存器属于第二移位寄存器组，即所示出的移位寄存器301、移位寄存器303及移位寄存器305均属于第一移位寄存器组，移位寄存器302和移位寄存器304均属于第二移位寄存器组。
移位寄存器301至移位寄存器305的栅输出端分别为栅输出端301a至栅输出端305a。图3所示的显示区域300V中具有多条栅线(未示出)，所述栅线用于控制各行像素的打开与关闭。每个移位寄存器的所述栅输出端均对应电连接一条所述栅线，从而使每个移位寄存器能够对应控制一行像素的开关情况。
本实施例中，每个移位寄存器组都具有信号走线。具体的，每个移位寄存器组中，第n个移位寄存器的栅输出端具有所述信号走线，所述信号走线包括结束信号走线和触发信号走线。其中，第n个移位寄存器的结束信号走线与第n-1个移位寄存器电连接，第n个移位寄存器的触发信号走线与第n+1个移位寄存器电连接，n为大于1且小于N的正整数。
例如，当每个移位寄存器组具有256个移位寄存器时，从第2个至第255个均具有上述特点，即：每连续的三个移位寄存器中，位于中间的移位寄存器的栅输出端具有两条信号走线，分别为结束信号走线和触发信号走线。每个移位寄存器组中，在移位寄存器输出用于打开一行像素的驱动信号时，结束信号走线对应的向前一移位寄存器输送结束信号，使前一移位寄存器停止工作，触发信号走线对应的向后一移位寄存器输送触发信号，使后一移位寄存器开始工作。
本实施例中，第一移位寄存器组中的信号走线包括触发信号走线3S1和结束信号走线3T1，第二移位寄存器组中的信号走线包括触发信号走线3S2和结束信号走线3T2。
本实施例中，同一移位寄存器电路的信号走线位于同一层，并且通常可以采用同一工艺形成同一移位寄存器电路的信号走线。
本实施例中，第二移位寄存器组的信号走线位于第一移位寄存器组的信号走线上方。具体的，如图5所示，两个移位寄存器组的信号走线层叠在一起，即触发信号走线3S2和结束信号走线3T2层叠在触发信号走线3S1和结束信号走线3T1上方。
由于第二移位寄存器组的信号走线位于第一移位寄存器组的信号走线上方，因而，全部信号走线在图5中并排的总宽度为宽度W3，宽度W3仅为触发信号走线3S1的宽度。对比图1可知，宽度W3小于宽度W1，因此，结合图3可知，本实施例能够使阵列基板300的非显示区域300N面积减小。
需要说明的是，本实施例中，图1、图4和图5中，实心箭头(未标注)所示方向为第一轴向，所述第一轴向亦即图1、图4和图5中的竖向。垂直于所述实心箭头的方向为第二轴向，所述第二轴向亦即图1、图4和图5中的横向。并且，本实施例所提及的宽度为相应结构在所述第二轴向的尺寸。
本实施例中，通过将一个移位寄存器组的信号走线位于另外一个移位寄存器组的信号走线上方时，使得信号走线不必并排，而是上下层叠在一起，信号走线在横向上延伸的宽度降低到原来的一半左右，使边框区域面积缩小，因此阵列基板300的非显示区域300N的宽度能够减小，进而非显示区域300N的面积减小，后续采用此阵列基板300的显示面板(例如液晶显示面板或有机发光显示面板)能够实现窄边框设计。
需要说明的是，本实施例中，垂直非显示区域300N的方向上也就是垂直显示区域300V的方向上，并且所述方向为指向用户眼睛的方向。
需要特别说明的是，本实施例中，将一个移位寄存器组的信号走线位于另外一个移位寄存器组的信号走线上方时，位于上方的信号走线与位于下方的信号走线之间具有绝缘层(未示出)，所述绝缘层使上下方之间的信号走线保持绝缘。事实上，每一条信号走线除了它两端电连接的移位寄存器外，与其它导电结构都相互绝缘。
需要特别说明的是，本实施例中，正如前面所述，位于上方的信号走线与位于下方的信号走线之间具有绝缘层。为将一个移位寄存器组的信号走线位于另外一个移位寄存器组的信号走线上方，可以通过在所述绝缘层中设置过孔(所述过孔位置如图5中的圆形孔所示，未标注)，然后在所述绝缘层上形成导线，所述导线通过所述过孔连接相应移位寄存器的栅输出端，从而使所述导线成为位于所述绝缘层上的信号走线。
需要说明的是，虽然第二边框区域N32中的栅极驱动电路未示出，但是，位于第二边框区域N32内的两个移位寄存器组也可以采用如图5所示的层叠方式，将信号走线层叠在一起，从而减小信号走线占用第二边框区域N32的宽度，进而得到第一边框区域N31和第二边框区域N32面积都减小的阵列基板300。
本发明另一实施例还提供了一种阵列基板的形成方法，所述形成方法可用于形成前述实施例所提供的阵列基板300，因此所述形成方法可参考前述实施例相应内容。
请参考图3至图5，形成阵列基板300的过程包括：在阵列基板300的非显示区域300N形成栅极驱动电路。其中，所述非显示区域300N包括第一边框区域N31和第二边框区域N32。
形成阵列基板300的过程还包括：设置栅极驱动电路包括两个移位寄存器电路，设置每个移位寄存器电路具有两个移位寄存器组。在本发明的其它实施例中，可以设置所述栅极驱动电路包括M个移位寄存器电路，其中M为正偶数。
形成阵列基板300的过程还包括：设置两个移位寄存器电路分别位于第一边框区域N31和第二边框区域N32，即第一边框区域N31和第二边框区域N32分别具有两个移位寄存器组。在其它实施例中，栅极驱动电路可以全部位于第一边框区域N31，也可以全部位于第二边框区域N32。
本实施例中，栅极驱动电路可以采用多晶硅(低温多晶硅)工艺制作，也可以采用非晶硅工艺制作，还可以采用氧化物半导体工艺制作。
形成阵列基板300的过程还包括：设置每个移位寄存器组具有N个移位寄存器，其中，N为大于2的整数，并且，设置每个移位寄存器电路具有两个移位寄存器组。同一移位寄存器电路的两个移位寄存器组中，驱动信号相位恰好相差半个时钟信号周期。
本实施例中，每个移位寄存器组中，在第n个移位寄存器的栅输出端形成信号走线。所述信号走线包括结束信号走线和触发信号走线，其中，第n个移位寄存器的结束信号走线与第n-1个移位寄存器电连接，第n个移位寄存器的触发信号走线与第n+1个移位寄存器电连接，n为大于1且小于N的正整数。
形成阵列基板300的过程还包括：在垂直非显示区域300N的方向上，将至少一个移位寄存器组的信号走线形成在另一个移位寄存器组的信号走线上方。
具体的，请参考图4，形成第一移位寄存器组的信号走线，第一移位寄存器组的信号走线包括触发信号走线3S1和结束信号走线3T1。并且同时形成位于同一层中的栅输出端和各引出端口(未标注)。然后在图4所示结构上形成绝缘层(未示出)。之后，在所述绝缘层上形成过孔(过孔如图4中的圆圈所示，未标注)，并用导电材料填充所述过孔，直至形成第二移位寄存器组的信号走线，第二移位寄存器组的信号走线包括触发信号走线3S2和结束信号走线3T2，如图5所示。
本实施例所提供的阵列基板的形成方法中，通过将一个移位寄存器组的信号走线形成在另一个移位寄存器组的信号走线上方，使信号走线占用的非显示区域300N面积减小，具体原因可以参考前述实施例相应内容。并且，本实施例所提供形成方法工艺步骤简单，更重要的是，所形成的阵列基板300可以具有窄边框结构。
本发明另一实施例提供了另一种阵列基板400，请结合参考图6至图10。
请参考图6，图6是本发明另一实施例所提供的阵列基板示意图。本实施例所提供的阵列基板400包括显示区域400V和非显示区域400N。非显示区域400N包括第一边框区域N41和第二边框区域N42。
阵列基板400包括位于非显示区域400N的栅极驱动电路。所述栅极驱动电路包括4个移位寄存器电路，每个移位寄存器电路具有两个移位寄存器组，因此，所述栅极驱动电路一共具有八个移位寄存器组。其中，第一边框区域N41具有四个移位寄存器组，分别为第一组至第四组，第二边框区域N42也具有四个移位寄存器组，分别为第五组至第八组。
请参考图7和图10，示出了位于第一边框区域N41中的所述栅极驱动电路，第一边框区域N41中的所述栅极驱动电路包括上述四个移位寄存器组。其中，图7是阵列基板400中栅极驱动电路第一层信号走线示意图，图8是阵列基板400中栅极驱动电路第二层信号走线示意图，图9是阵列基板400中栅极驱动电路第三层信号走线示意图，图10是阵列基板400中栅极驱动电路第四层信号走线示意图。
在本发明的其它实施例中，所述栅极驱动电路可以包括M个移位寄存器电路，其中M为正偶数。并且，每个移位寄存器电路可以具有两个移位寄存器组。同一移位寄存器电路的两个移位寄存器组中，驱动信号相位恰好相差半个时钟信号周期。
本实施例中，每个移位寄存器组具有N个移位寄存器，N为大于2的整数。具体的，由于一共具有八个移位寄存器组，则整个栅极驱动电路可以对应驱动8N行的像素，即N可以是像素总行数的八分之一。例如当像素有768行时，每个移位寄存器组可以具有96个移位寄存器。
图7至图10显示了移位寄存器401至移位寄存器409作为代表。具体的，第一移位寄存器组包括第4k-3个移位寄存器，第二移位寄存器组包括第4k-2个移位寄存器，第三移位寄存器组包括第4k-1个移位寄存器，第四移位寄存器组包括第4k个移位寄存器，其中k为正整数。移位寄存器401至移位寄存器409中，移位寄存器401、移位寄存器405和移位寄存器409属于第一移位寄存器组，移位寄存器402和移位寄存器406属于第二移位寄存器组，移位寄存器403和移位寄存器407属于第三移位寄存器组，移位寄存器404和移位寄存器408属于第四移位寄存器组。
本实施例中，第n个移位寄存器总是排在第n+1个移位寄存器前，不管此第n个移位寄存器和此第n+1个移位寄存器是否属于同一个移位寄存器组。且不同移位寄存器组第n个移位寄存器连续排布在一起，它们之间的先后顺序以组序(组序指组的序号)排列。例如，第一组的第n个移位寄存器排在第二组的第n个移位寄存器前，第二组的第n个移位寄存器排在第三组的第n个移位寄存器前，第三组的第n个移位寄存器排在第四组的第n个移位寄存器前。
本实施例中，移位寄存器401至移位寄存器409的栅输出端分别为栅输出端401a至409a。每个移位寄存器组中，第n个移位寄存器的栅输出端具有信号走线，所述信号走线包括结束信号走线和触发信号走线。其中，第n个移位寄存器的结束信号走线与第n-1个移位寄存器电连接，第n个移位寄存器的触发信号走线与第n+1个移位寄存器电连接，n为大于1且小于N的正整数。
例如当每个移位寄存器组具有96个移位寄存器时，从第2个至第95个均具有上述特点，即：每连续的三个移位寄存器中，位于中间的移位寄存器的栅输出端具有两条信号走线，分别为结束信号走线和触发信号走线。结束信号走线和触发信号走线的作用和工作过程可以参考本说明书第一实施例相应内容。
参考图7至图10可知，每个移位寄存器组中的所述移位寄存器通过所述信号走线相互电连接。其中，如图7所示，第一移位寄存器组中的信号走线包括触发信号走线4S1和结束信号走线4T1。如图8所示，第二移位寄存器组中的信号走线包括触发信号走线4S2和结束信号走线4T2。如图9所示，第三移位寄存器组中的信号走线包括触发信号走线4S3和结束信号走线4T3。如图10所示，第四移位寄存器组中的信号走线包括触发信号走线4S4和结束信号走线4T4。
参考图7至图10进一步可知，在垂直非显示区域400N的方向上，四个移位寄存器组的信号走线为位于不同层中的四层导电结构。并且，不同移位寄存器组的信号走线从下到上依次层叠在一起。上述四组信号走线堆叠到一起后，呈现图10所示的堆叠结构。
对比图10和图2。图2中，四个移位寄存器组的四组信号走线直接平铺在非显示区域，因此，至少有四条信号走线并排，这些信号走线并排部分的宽度通常会占用第一边框区域约70μm的宽度(其中，相邻信号走线之间的区域也占用了一定宽度)，即图2中宽度W2的值通常约为70μm。从而使第一边框区域往显示区域方向延伸和拓展，进而使边框区域面积扩大。而图10中，通过在垂直非显示区域400N的方向上，使得每个移位寄存器组的信号走线依次位于另一路移位寄存器组的信号走线上方，从而大幅减小了信号走线占用第一边框区域N41的宽度。即当采用本实施例的方案时，由于各信号走线不具有并排部分，因此，图10中的宽度W4仅为图2中宽度W2的四分之一左右(约17.5μm)，从而大幅减小边框区域的宽度。
需要说明的是，本实施例中，图2、图7、图8、图9和图10中，实心箭头(未标注)所示方向为第一轴向，所述第一轴向亦即图2、图7、图8、图9和图10中的竖向。垂直于所述实心箭头的方向为第二轴向，所述第二轴向亦即图2、图7、图8、图9和图10中的横向。并且，本实施例所提及的宽度为相应结构在所述第二轴向上的尺寸。
需要说明的是，在本发明的其它实施例中，也可以将一个移位寄存器组的信号走线位于另外三个移位寄存器组的信号走线上方时，或者将两个移位寄存器组的信号走线位于另外两个移位寄存器组的信号走线上方，或者将三个移位寄存器组的信号走线位于另外一个移位寄存器组的信号走线上方等。
本实施例中，结束信号走线还具有沿第一轴向延伸的第一线段L1，触发信号走线具有沿第一轴向延伸的第二线段L2。
本实施例定义各信号走线沿所述第一轴向延伸的部分为线段。第一线段L1和第二线段L2均可以称为线段。反过来说，所述线段包括第一线段L1和第二线段L2的至少其中之一。
图7中，用第一种底纹显示了第一移位寄存器组的其中一个第一线段L1，用第二种底纹显示了第一移位寄存器组的其中一个第二线段L2。从图7可以看到，同一个移位寄存器组的第一线段L1和第二线段L2位于同一平面上，并且它们的长度位于同一直线，所述直线平行于所述第一轴向。
图8中，同样用两种带底纹分别显示了第二移位寄存器组的第一线段L3和第二线段L4。并且图8还同时显示了第一移位寄存器组的部分第一线段L1。从图8可以看到，不同移位寄存器组的第一线段和第二线段位于不同平面上，但它们的长度位于同一直线，所述直线平行于所述第一轴向。因此，在垂直非显示区域400N的方向上，第二移位寄存器组的第一线段L3和第二线段L4部分重叠在第一移位寄存器组的第一线段L1和第二线段L2上方。
参考图9和图10，第三移位寄存器组和第四移位寄存器组的线段未进行标注。但是，本实施例中，位于上方的线段与位于下方的线段至少部分重叠。通过使不同移位寄存器组的线段至少部分重叠，可以使得信号走线占用的面积更小。
参考图8至图10可知，本实施例中，位于上方的线段宽度小于位于下方的线段宽度，例如第一线段L3和第二线段L4的宽度小于第一线段L1和第二线段L2的宽度。这种结构有利于使各线段后续能够具有较好的层叠方式。
参考图8至图10可知，本实施例中，在垂直非显示区域400N的方向上，同时使位于上方的至少部分所述线段与位于下方的所述线段完全重叠。
由于上方的线段宽度小于位于下方的线段宽度，因此，如图8、图9和图10所示，位于上方的线段中，可以有一部分长度完全重叠在位于下方的线段上。这种重叠方式能够进一步减小全部线段重叠后的宽度，并且这种重叠方式不仅重叠过程比较容易进行，而且形成的重叠结构比较稳定。
如图10所示，本实施例中，四个移位寄存器组的信号走线为位于不同层中的四层导电结构。全部所述线段的长度方向位于同一直线，并且全部所述线段都经过这条直线。全部所述线段重叠部分仅为一条信号走线的宽度，从而节省了边框区域的面积，进一步实现了窄边框设计。
本实施例中，阵列基板400还包括位于显示区域400V的触控显示结构(未示出)，所述触控显示结构包括栅线、数据线、公共电极、像素电极和触控显示走线。其中，所述公共电极在显示阶段作为显示面板的公共电极，而在触控阶段又作为自电容触控电极。所述触控显示走线连接所述公共电极并且绝缘跨跃所述像素电极。所述触控显示走线既作为显示阶段时传输显示信号的走线，又作为触控检测时传输触控信号的走线。
本实施例中，所述栅线、数据线、公共电极、像素电极和触控显示走线为位于不同层的五层导电结构。而前面已经提到四个移位寄存器组的信号走线为位于不同层中的四层导电结构。
本实施例中，所述四层导电结构的材料与五层导电结构其中四层的材料相同。并且，所述四层导电结构与所述五层导电结构中的所述四层同层设置。
具体的，显示区域400V中栅线的材料可以与第一移位寄存器组的信号走线材料相同；显示区域400V中数据线的材料可以与第二移位寄存器组的信号走线材料相同；显示区域400V中公共电极的材料可以与第三移位寄存器组的信号走线材料相同；显示区域400V中触控显示走线的材料可以与第四移位寄存器组的信号走线材料相同。
本实施例中，由于各信号走线与显示区域400V中的其中四层导电结构材料相同，因此，可以利用显示区域400V中的各导电层来制作其中一个边框区域中的所述四层信号走线(即所述四层导电结构)。需要说明的是，在其它实施例中，也可以采用所述五层导电结构中的其它任意四层，来制作所述四层导电结构。
需要说明的是，第二边框区域N42的栅极驱动电路中，对应信号走线也有四层导电结构，并且所述四层导电结构的材料也可以与显示区域400V中所述五层导电结构其中四层的材料相同。
本实施例的阵列基板400中，利用内嵌式自电容触控结构的各层导体层(包括所述栅线、数据线、公共电极、像素电极和触控显示走线)的材料，形成位于非显示区域400N的这些信号走线，从而能够利用相应制作工艺制作对应的信号走线。并且还够使这些信号走线进行堆叠，把原本铺展在同一平面上的信号走线叠到一起，以节约布局空间，缩小非显示区域400N的面积，实现了窄边框设计，简化了制作工艺。
需要特别说明的是，位于上方的信号走线与位于下方的信号走线之间具有绝缘层(未示出)，所述绝缘层使上下方之间的信号走线保持绝缘。事实上，每一条信号走线除了它两端电连接的移位寄存器外，与其它导电结构都相互绝缘。
需要特别说明的是，正如前面所述，位于上方的信号走线与位于下方的信号走线之间具有绝缘层。为将一个移位寄存器组的信号走线位于另一个移位寄存器组的信号走线上方，可以通过在绝缘层中设置过孔(图8至图10中的圆圈代表所述过孔，未标注)，然后在所述绝缘层上形成导线，所述导线通过填充所述过孔，从而电连接相应移位寄存器的栅输出端，进而使所述导线成为位于所述绝缘层上的相应信号走线，即各信号走线的端点经过所述过孔电连接各移位寄存器。
需要说明的是，图7至图10中仅显示第一边框区域N41内的栅极驱动电路，而第二边框区域N42内的栅极驱动电路与第一边框区域N41内的栅极驱动电路的组成结构基本相同，它们之间还具有一定的对称性。因此，第二边框区域N42内的栅极驱动电路可以参考第一边框区域N41内的栅极驱动电路。
需要说明的是，在本发明的其它实施例中，当M等于6时，第一边框区域和第二边框区域均可以具有六个移位寄存器组。且每个边框区域中，六个移位寄存器组的信号走线可以为位于不同层中的六层导电结构。此时，阵列基板400同样还可以包括位于显示区域400V的触控显示结构，所述触控显示结构可以包括栅线、数据线、公共电极、像素电极和触控显示走线、多晶硅半导体层和导电遮光层等七层导电结构，并且所述七层导电结构位于不同层中。则六个移位寄存器组中，所述六层导电结构的材料可以与所述七层导电结构其中六层的材料相同。并且，所述六层导电结构与所述七层导电结构中的所述六层同层设置。可以采用所述七层导电结构其中六层的形成工艺形成所述六层导电结构。从而使得整个阵列基板的边框面积进一步减小，更好地实现窄边框设计。
本发明另一实施例还提供了另一种阵列基板的形成方法，所述形成方法可用于形成的是前述实施例所提供的阵列基板400，因此，所述形成方法可参考前述实施例相应内容。
请参考图6，所述形成方法形成的阵列基板400包括显示区域400V和非显示区域400N。非显示区域400N包括第一边框区域N41和第二边框区域N42。
所述形成方法包括：在非显示区域400N形成栅极驱动电路，设置栅极驱动电路包括四个移位寄存器电路，设置每个移位寄存器电路具有两个移位寄存器组，则一共具有八个移位寄存器组。
所述形成方法还包括：设置栅极驱动电路同时位于第一边框区域N41和第二边框区域N42。其中，第一边框区域N41具有四个移位寄存器组，分别为第一组至第四组，第二边框区域N42也具有四个移位寄存器组，分别为第五组至第八组。其中，图7至图10中显示了位于第一边框区域N41内，四个移位寄存器组的部分移位寄存器。
在本发明的其它实施例中，可以设置所述栅极驱动电路包括M个移位寄存器电路，其中M为正偶数。并且，设置每个移位寄存器电路具有两个移位寄存器组。同一移位寄存器电路的两个移位寄存器组中，驱动信号相位恰好相差半个时钟信号周期。
所述形成方法还包括：设置每个移位寄存器组具有N个移位寄存器，其中，N为大于2的正整数。具体的，由于一共具有八个移位寄存器组，则整个栅极驱动电路可以对应驱动8N行的像素，即N可以是像素总行数的八分之一。例如当像素有768行时，每个移位寄存器组可以具有96个移位寄存器。
本实施例中，栅极驱动电路可以为采用多晶硅(低温多晶硅)工艺制作的栅极驱动电路，也可以为采用非晶硅工艺制作的栅极驱动电路，还可以为采用氧化物半导体工艺制作的栅极驱动电路。
本实施例中，每个移位寄存器组中，在第n个移位寄存器的栅输出端形成信号走线。所述信号走线包括结束信号走线和触发信号走线，其中，第n个移位寄存器的结束信号走线与第n-1个移位寄存器电连接，第n个移位寄存器的触发信号走线与第n+1个移位寄存器电连接，n为大于1且小于N的正整数。
所述形成方法还包括：在垂直非显示区域400N的方向上，至少将一个移位寄存器组的信号走线形成在另一个移位寄存器组的信号走线上方。
图7至图10显示了移位寄存器401至移位寄存器409作为代表，它们对应的栅输出端分别为栅输出端401a至栅输出端409a。
如图7所示，第一移位寄存器组中的信号走线包括触发信号走线4S1和结束信号走线4T1。
如图8所示，第二移位寄存器组中的信号走线包括触发信号走线4S2和结束信号走线4T2，它们形成在触发信号走线4S1和结束信号走线4T1上方。
如图9所示，第三移位寄存器组中的信号走线包括触发信号走线4S3和结束信号走线4T3，它们形成在触发信号走线4S2和结束信号走线4T2上方。
如图10所示，第四移位寄存器组中的信号走线包括触发信号走线4S4和结束信号走线4T4，它们形成在触发信号走线4S3和结束信号走线4T3上方。
需要特别说明的是，位于上方的信号走线与位于下方的信号走线之间具有绝缘层(未示出)，所述绝缘层使上下方之间的信号走线保持绝缘。并且，为将一个移位寄存器组的信号走线位于另一个移位寄存器组的信号走线上方，可以通过在绝缘层中设置过孔，然后在绝缘层上形成导线，所述导线通过填充所述过孔(如图8至图10中的圆圈所示，未标注)，从而电连接相应移位寄存器的栅输出端，进而使所述导线成为位于绝缘层上的信号走线，即各信号线端点经过所述过孔电连接各移位寄存器。
本实施例中，结束信号走线具有沿第一轴向延伸的第一线段。触发信号走线具有沿第一轴向延伸的第二线段。
本实施例中，在垂直非显示区域400N的方向上，设置位于上方的线段至少部分重叠位于下方的线段，线段为第一线段和第二线段的至少其中之一。
本实施例中，设置位于上方的线段宽度小于位于下方的线段宽度。
本实施例中，在垂直非显示区域400N的方向上，设置位于上方的至少部分所述线段与位于下方的所述线段完全重叠。
如图10所示，本实施例中，四个移位寄存器组的信号走线为位于不同层中的四层导电结构。
所述形成方法还包括：在显示区域400V中形成触控显示结构。形成触控显示结构的过程包括：形成栅线、数据线、公共电极、像素电极和触控显示走线。其中，栅线、数据线、公共电极、像素电极和触控显示走线为位于不同层的五层导电结构。
本实施例中，采用所述五层导电结构其中四层的工艺步骤同时形成所述四层导电结构。具体的制作过程中可以为，在显示区域400V制作栅线时，同时形成第一移位寄存器组的信号走线；在显示区域400V制作数据线时，同时形成第二移位寄存器组的信号走线；在显示区域400V制作公共时，同时形成第三移位寄存器组的信号走线；在显示区域400V制作触控显示走线时，同时形成第四移位寄存器组的信号走线。
本实施例所提供的形成方法中，利用在显示区域400V形成触控显示结构的工艺步骤，同时形成位于非显示区域400N的栅极驱动电路，所述栅极驱动电路中，不同移位寄存器组的信号走线层叠在一起，因此，不仅能够使所形成的阵列基板边框面积减小，实现窄边框设计，而且简化了制作工艺，节约了制作成本。
需要说明的是，在本发明的其它实施例中，当M等于6时，可以设置第一边框区域和第二边框区域均具有六个移位寄存器组。且每个边框区域中，可以设置六个移位寄存器组的信号走线为位于不同层中的六层导电结构。所述阵列基板的形成方法还可以包括形成位于显示区域400V的触控显示结构，形成触控显示结构的过程包括：形成栅线、数据线、公共电极、像素电极和触控显示走线、多晶硅半导体层和导电遮光层，栅线、数据线、公共电极、像素电极和触控显示走线、多晶硅半导体层和导电遮光层为位于不同层的七层导电结构。可以采用所述七层导电结构其中六层的工艺步骤同时形成所述六层导电结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种阵列基板，其特征在于，包括：
位于非显示区域的栅极驱动电路，所述栅极驱动电路包括M个移位寄存器电路，每个所述移位寄存器电路具有两个移位寄存器组，每个所述移位寄存器组具有N个移位寄存器，其中，M为正偶数且N为大于2的正整数；
每个所述移位寄存器组中，第n个移位寄存器的栅输出端具有信号走线，所述信号走线包括结束信号走线和触发信号走线，其中，所述第n个移位寄存器的结束信号走线与第n-1个移位寄存器电连接，所述第n个移位寄存器的触发信号走线与第n+1个移位寄存器电连接，n为大于1且小于N的正整数；
在垂直所述非显示区域的方向上，至少有一个所述移位寄存器组的信号走线位于另一个所述移位寄存器组的信号走线上方。
2.如权利要求1所述的阵列基板，其特征在于，
所述结束信号走线具有沿第一轴向延伸的第一线段；
所述触发信号走线具有沿所述第一轴向延伸的第二线段；
在垂直所述非显示区域的方向上，位于上方的线段与位于下方的线段至少部分重叠，所述线段为所述第一线段和所述第二线段的至少其中之一。
3.如权利要求2所述的阵列基板，其特征在于，M等于4，且在垂直所述非显示区域的方向上，位于上方的所述线段宽度小于位于下方的所述线段宽度。
4.如权利要求3所述的阵列基板，其特征在于，在垂直所述非显示区域的方向上，位于上方的至少部分所述线段与位于下方的所述线段完全重叠。
5.如权利要求4所述的阵列基板，其特征在于，所述非显示区域包括第一边框区域和第二边框区域；所述第一边框区域和第二边框区域均具有四个所述移位寄存器组；且所述四个移位寄存器组的所述信号走线为位于不同层的四层导电结构。
6.如权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括位于显示区域的触控显示结构，所述触控显示结构包括：
栅线、数据线、公共电极、像素电极和触控显示走线；
所述栅线、所述数据线、所述公共电极、所述像素电极和所述触控显示走线为位于不同层的五层导电结构；
所述四层导电结构与所述五层导电结构中的四层同层设置且材料相同。
7.如权利要求2所述的阵列基板，其特征在于，所述M等于6，且在垂直所述非显示区域的方向上，位于上方的所述线段宽度小于位于下方的所述线段宽度。
8.如权利要求7所述的阵列基板，其特征在于，所述非显示区域包括第一边框区域和第二边框区域，所述第一边框区域和所述第二边框区域均具有六个所述移位寄存器组；且所述六个移位寄存器组的所述信号走线为位于不同层中的六层导电结构。
9.如权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括位于显示区域的触控显示结构，所述触控显示结构包括：
栅线、数据线、公共电极、像素电极、触控显示走线、多晶硅半导体层和导电遮光层；
所述栅线、所述数据线、所述公共电极、所述像素电极、所述触控显示走线、所述多晶硅半导体层和所述导电遮光层为位于不同层的七层导电结构；
所述六层导电结构与所述七层导电结构中的六层同层设置且材料相同。
10.一种阵列基板的形成方法，其特征在于，包括：
在非显示区域形成栅极驱动电路，设置所述栅极驱动电路包括M个移位寄存器电路，设置每个所述移位寄存器电路具有两个移位寄存器组，设置每个所述移位寄存器组具有N个移位寄存器，其中，M为正偶数且N为大于2的正整数；
每个所述移位寄存器组中，在第n个移位寄存器的栅输出端形成信号走线，所述信号走线包括结束信号走线和触发信号走线，其中，设置所述第n个移位寄存器的结束信号走线与第n-1个移位寄存器电连接，设置所述第n个移位寄存器的触发信号走线与第n+1个移位寄存器电连接，n为大于1且小于N的正整数；
在垂直所述非显示区域的方向上，至少将一个所述移位寄存器组的信号走线形成在另一个所述移位寄存器组的信号走线上方。
11.如权利要求10所述的阵列基板的形成方法，其特征在于，
所述结束信号走线具有沿第一轴向延伸的第一线段；
所述触发信号走线具有沿所述第一轴向延伸的第二线段；
在垂直所述非显示区域的方向上，设置位于上方的线段至少部分重叠位于下方的线段，所述线段为所述第一线段和所述第二线段的至少其中之一。
12.如权利要求11所述的阵列基板的形成方法，其特征在于，所述M等于4，且在垂直所述非显示区域的方向上，设置位于上方的所述线段宽度小于位于下方的所述线段宽度。
13.如权利要求12所述的阵列基板的形成方法，其特征在于，在垂直所述非显示区域的方向上，设置位于上方的至少部分所述线段与位于下方的所述线段完全重叠。
14.如权利要求13所述的阵列基板的形成方法，其特征在于，所述非显示区域包括第一边框区域和第二边框区域；设置所述第一边框区域和第二边框区域均具有四个所述移位寄存器组；且设置所述四个移位寄存器组的所述信号走线为位于不同层中的四层导电结构。
15.如权利要求14所述的阵列基板的形成方法，其特征在于，还包括在显示区域中形成触控显示结构，形成所述触控显示结构的过程包括：
形成栅线、数据线、公共电极、像素电极和触控显示走线，所述栅线、所述数据线、所述公共电极、所述像素电极和所述触控显示走线为位于不同层的五层导电结构；
采用所述五层导电结构其中四层的工艺步骤同时形成所述四层导电结构。
16.如权利要求11所述的阵列基板的形成方法，其特征在于，所述M等于6，且在垂直所述非显示区域的方向上，设置位于上方的所述线段宽度小于位于下方的所述线段宽度。
17.如权利要求16所述的阵列基板的形成方法，其特征在于，所述非显示区域包括第一边框区域和第二边框区域，设置所述第一边框区域和所述第二边框区域均具有六个所述移位寄存器组；且设置所述六个移位寄存器组的所述信号走线为位于不同层中的六层导电结构。
18.如权利要求17所述的阵列基板的形成方法，其特征在于，还包括形成位于显示区域的触控显示结构，形成所述触控显示结构的过程包括：
形成栅线、数据线、公共电极、像素电极、触控显示走线、多晶硅半导体层和导电遮光层，所述栅线、所述数据线、所述公共电极、所述像素电极、所述触控显示走线、所述多晶硅半导体层和所述导电遮光层为位于不同层的七层导电结构；
采用所述七层导电结构其中六层的工艺步骤同时形成所述六层导电结构。
CN201510152986.9A 2015-04-01 2015-04-01 阵列基板及其形成方法 Expired - Fee Related CN104700813B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510152986.9A CN104700813B (zh) 2015-04-01 2015-04-01 阵列基板及其形成方法
US15/048,792 US10079069B2 (en) 2015-04-01 2016-02-19 Array substrate and method for forming the same
DE102016203060.4A DE102016203060B4 (de) 2015-04-01 2016-02-26 Array-substrat und verfahren zum bilden desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510152986.9A CN104700813B (zh) 2015-04-01 2015-04-01 阵列基板及其形成方法

Publications (2)

Publication Number Publication Date
CN104700813A true CN104700813A (zh) 2015-06-10
CN104700813B CN104700813B (zh) 2017-10-03

Family

ID=53347872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510152986.9A Expired - Fee Related CN104700813B (zh) 2015-04-01 2015-04-01 阵列基板及其形成方法

Country Status (3)

Country Link
US (1) US10079069B2 (zh)
CN (1) CN104700813B (zh)
DE (1) DE102016203060B4 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185335A (zh) * 2015-09-23 2015-12-23 昆山龙腾光电有限公司 栅极驱动电路及液晶显示装置
CN107219957A (zh) * 2017-06-20 2017-09-29 厦门天马微电子有限公司 一种阵列基板和显示面板
CN109154871A (zh) * 2016-05-12 2019-01-04 阿尔卑斯电气株式会社 输入装置
CN109509446A (zh) * 2018-12-19 2019-03-22 惠科股份有限公司 显示模组及显示装置
CN109994069A (zh) * 2019-03-20 2019-07-09 深圳市华星光电半导体显示技术有限公司 Goa驱动电路及阵列基板
CN113571021A (zh) * 2021-06-30 2021-10-29 上海中航光电子有限公司 显示面板及显示装置
WO2023123304A1 (zh) * 2021-12-31 2023-07-06 京东方科技集团股份有限公司 显示面板及显示装置
WO2023168559A1 (zh) * 2022-03-07 2023-09-14 京东方科技集团股份有限公司 异形显示面板和显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2019452478B2 (en) 2019-07-01 2022-05-19 Boe Technology Group Co., Ltd. Display panel and display device
CN112449712B (zh) 2019-07-01 2024-01-09 京东方科技集团股份有限公司 显示面板及其显示驱动方法、显示装置
RU2752364C1 (ru) 2019-07-01 2021-07-26 Боэ Текнолоджи Груп Ко., Лтд. Панель дисплея, устройство отображения и способ управления
RU2756896C1 (ru) 2019-07-01 2021-10-06 Боэ Текнолоджи Груп Ко., Лтд. Панель дисплея, устройство отображения и способ управления
US12525161B2 (en) 2022-04-28 2026-01-13 E Ink Holdings Inc. Narrow border reflective display device
US12439791B2 (en) * 2022-05-25 2025-10-07 Hefei Boe Joint Technology Co., Ltd. Array substrate and display device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409055A (zh) * 2007-10-09 2009-04-15 奇美电子股份有限公司 平面显示器及其驱动方法
CN201788340U (zh) * 2010-05-26 2011-04-06 福州华映视讯有限公司 主动组件数组基板
CN102183860A (zh) * 2011-04-15 2011-09-14 福建华映显示科技有限公司 画素数组基板及显示面板
CN102270413A (zh) * 2011-08-19 2011-12-07 华映光电股份有限公司 显示装置
CN202306075U (zh) * 2011-09-30 2012-07-04 信利半导体有限公司 一种液晶显示面板
CN102819995A (zh) * 2011-06-10 2012-12-12 乐金显示有限公司 平板显示装置及其制造方法
WO2013080520A1 (ja) * 2011-11-30 2013-06-06 シャープ株式会社 表示装置
CN103474435A (zh) * 2013-09-17 2013-12-25 京东方科技集团股份有限公司 阵列基板及其制作方法
KR20140078266A (ko) * 2012-12-17 2014-06-25 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판
CN103901690A (zh) * 2014-03-20 2014-07-02 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248901B1 (ko) 2008-06-02 2013-04-01 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN101847445B (zh) 2009-03-27 2012-11-21 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409055A (zh) * 2007-10-09 2009-04-15 奇美电子股份有限公司 平面显示器及其驱动方法
CN201788340U (zh) * 2010-05-26 2011-04-06 福州华映视讯有限公司 主动组件数组基板
CN102183860A (zh) * 2011-04-15 2011-09-14 福建华映显示科技有限公司 画素数组基板及显示面板
CN102819995A (zh) * 2011-06-10 2012-12-12 乐金显示有限公司 平板显示装置及其制造方法
CN102270413A (zh) * 2011-08-19 2011-12-07 华映光电股份有限公司 显示装置
CN202306075U (zh) * 2011-09-30 2012-07-04 信利半导体有限公司 一种液晶显示面板
WO2013080520A1 (ja) * 2011-11-30 2013-06-06 シャープ株式会社 表示装置
KR20140078266A (ko) * 2012-12-17 2014-06-25 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판
CN103474435A (zh) * 2013-09-17 2013-12-25 京东方科技集团股份有限公司 阵列基板及其制作方法
CN103901690A (zh) * 2014-03-20 2014-07-02 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185335A (zh) * 2015-09-23 2015-12-23 昆山龙腾光电有限公司 栅极驱动电路及液晶显示装置
CN109154871A (zh) * 2016-05-12 2019-01-04 阿尔卑斯电气株式会社 输入装置
CN107219957B (zh) * 2017-06-20 2020-08-18 厦门天马微电子有限公司 一种阵列基板和显示面板
CN107219957A (zh) * 2017-06-20 2017-09-29 厦门天马微电子有限公司 一种阵列基板和显示面板
CN109509446B (zh) * 2018-12-19 2021-06-04 惠科股份有限公司 显示模组及显示装置
CN109509446A (zh) * 2018-12-19 2019-03-22 惠科股份有限公司 显示模组及显示装置
CN109994069A (zh) * 2019-03-20 2019-07-09 深圳市华星光电半导体显示技术有限公司 Goa驱动电路及阵列基板
CN113571021A (zh) * 2021-06-30 2021-10-29 上海中航光电子有限公司 显示面板及显示装置
CN113571021B (zh) * 2021-06-30 2023-03-14 上海中航光电子有限公司 显示面板及显示装置
WO2023123304A1 (zh) * 2021-12-31 2023-07-06 京东方科技集团股份有限公司 显示面板及显示装置
CN116686040A (zh) * 2021-12-31 2023-09-01 京东方科技集团股份有限公司 显示面板及显示装置
US12159879B2 (en) 2021-12-31 2024-12-03 Beijing Boe Display Technology Co., Ltd. Display panel and display device
WO2023168559A1 (zh) * 2022-03-07 2023-09-14 京东方科技集团股份有限公司 异形显示面板和显示装置
US12484405B2 (en) 2022-03-07 2025-11-25 Hefei Boe Joint Technology Co., Ltd. Profiled display panel and display device

Also Published As

Publication number Publication date
US20160293270A1 (en) 2016-10-06
US10079069B2 (en) 2018-09-18
CN104700813B (zh) 2017-10-03
DE102016203060A1 (de) 2016-10-06
DE102016203060B4 (de) 2023-12-14

Similar Documents

Publication Publication Date Title
CN104700813B (zh) 阵列基板及其形成方法
WO2022057326A1 (zh) 触控结构及触控显示面板、电子装置
US11842019B2 (en) Touch substrate and display panel
CN115938227A (zh) 显示面板及显示装置
WO2022222615A1 (zh) 触控基板、显示面板及电子设备
WO2023010944A1 (zh) 显示面板及终端设备
CN114883344B (zh) 显示面板及显示装置
US20220317848A1 (en) Touch Panel, Preparation Method Thereof and Display Apparatus
WO2024017060A1 (zh) 显示基板及显示装置
CN113871419B (zh) 显示基板及显示装置
WO2024146513A9 (zh) 显示基板及显示装置
WO2021196076A1 (zh) 触控结构、触控显示面板及电子装置
CN113658992B (zh) 一种触控显示面板及显示装置
US20260010258A1 (en) Touch control structure, touch display panel and electronic device
CN115762382A (zh) 一种显示面板和显示装置
US12153765B2 (en) Touch structure, display panel, and electronic device
CN115268708A (zh) 一种触控面板及触控显示装置
US11798469B1 (en) Display panel and display device
CN117289812B (zh) 触控层、触控显示装置以及触控层的制备方法
CN115543112B (zh) 触控基板、显示面板及电子设备
WO2024099009A9 (zh) 显示面板及显示装置
WO2023092317A1 (zh) 电子基板及电子设备
CN223402779U (zh) 显示面板和显示装置
US12541273B2 (en) Touch structure, display panel, and electronic device
CN115315812B (zh) 显示基板以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171003

CF01 Termination of patent right due to non-payment of annual fee