[go: up one dir, main page]

CN104637793A - 一种碳化硅器件终端结构的制作方法 - Google Patents

一种碳化硅器件终端结构的制作方法 Download PDF

Info

Publication number
CN104637793A
CN104637793A CN201410857086.XA CN201410857086A CN104637793A CN 104637793 A CN104637793 A CN 104637793A CN 201410857086 A CN201410857086 A CN 201410857086A CN 104637793 A CN104637793 A CN 104637793A
Authority
CN
China
Prior art keywords
silicon carbide
mask material
groove
etching
carbide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410857086.XA
Other languages
English (en)
Inventor
朱韫晖
杨霏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Zhejiang Electric Power Co Ltd
State Grid Smart Grid Research Institute of SGCC
State Grid Corp of China SGCC
Original Assignee
State Grid Smart Grid Research Institute of SGCC
State Grid Corp of China SGCC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Smart Grid Research Institute of SGCC, State Grid Corp of China SGCC filed Critical State Grid Smart Grid Research Institute of SGCC
Priority to CN201410857086.XA priority Critical patent/CN104637793A/zh
Publication of CN104637793A publication Critical patent/CN104637793A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种碳化硅功率器件终端结构的制作方法，其步骤包括：清洗碳化硅衬底；沉积第一掩膜材料；第一掩膜材料图形化；沉积第二掩膜材料；第二掩膜材料图形化；刻蚀碳化硅衬底形成第一凹槽，所述第一凹槽底部和侧壁的转角处形成圆弧形过渡结构；去除第二掩膜材料；刻蚀碳化硅衬底形成第二凹槽，所述第二凹槽底部和侧壁的转角处以及第二凹槽底部与第一凹槽侧壁的转角处形成圆弧形过渡结构，第二凹槽侧壁近似垂直，与碳化硅衬底表面近似成直角；去除第一掩膜材料。通过本发明可有效地降低制作过程中光刻工艺的台阶高度，提高图形线条精度，有利于减小终端结构占用的芯片面积。

Description

一种碳化硅器件终端结构的制作方法
【技术领域】
本发明涉及一种微电子器件的制作方法，具体讲涉及一种碳化硅器件的边缘终端结构的制作方法。
【背景技术】
相对于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，第三代半导体的碳化硅和氮化镓具有更大的禁带宽度和临界击穿电场，较为适合制造高温大功率半导体器件。目前，碳化硅功率器件是国际上的研发热点。
对于功率器件而言，需要对边缘终端(edge termination)进行良好的设计。合理设计的边缘终端不仅是确保功率器件耐压能力的关键，也是保证功率器件可靠工作的重要部分。常用的碳化硅器件边缘终端结构有场限环(field limiting ring，FLR)、结终端延伸(junction termination extension，JTE)和场板(field plate，FP)等。
场限环(FLR)是一种常用的功率器件边缘终端结构，该结构可以和器件主结区同时制作，因而制造步骤简单，成本低廉。然而，场限环结构对于氧化物-半导体界面电荷非常敏感。这一问题在碳化硅器件中更为严重，因为场氧化层通常采用沉积的方式制作。一般来说，沉积氧化层比热生长氧化层的质量更低，其碳化硅-氧化层界面具有比硅器件更大的电荷密度。
结终端延伸(JTE)是一种非常有效的功率器件边缘终端结构，可以减少聚集在边缘区域的电场，减少耗尽区与器件表面的相互作用。然而，结终端延伸对注入剂量变化非常敏感，需要对有效掺杂浓度和结深度的乘积严格控制。而且，增加的光刻和注入步骤会增加制造成本。
场板(FP)也是一种常用的功率器件边缘终端结构。在常规的场板边缘终端结构中，由金属场板之下的氧化层承受高电场。这种结构应用于最高电场强度相对较低的硅器件中，具有良好的效果。然而，在碳化硅功率器件中，由于碳化硅的最高电场强度非常高(约2MV/cm)，这将导致氧化层承受更高的电场，并且将引起可靠性问题。因此，场板边缘终端结构不适合于碳化硅功率器件。
【发明内容】
针对上述问题，本发明提供一种采用刻蚀工艺制作碳化硅功率器件边缘终端的方法，可以降低光刻工艺台阶高度，提高图形线条精度，同时，简化工艺流程，降低制造成本，适合批量化生产。
为实现上述发明目的，本发明采用的技术方案如下：
一种碳化硅器件终端结构的制作方法，依次包括以下步骤：
S101.清洗碳化硅衬底，所述碳化硅衬底包含第一和第二表面；
S102.沉积第一掩膜材料，所述第一掩膜材料覆盖所述碳化硅衬底的第一表面；
S103.第一掩膜材料图形化，暴露出部分碳化硅衬底的第一表面；
S104.沉积第二掩膜材料，所述第二掩膜材料覆盖图形化的第一掩膜材料及暴露出的碳化硅衬底第一表面；
S105.第二掩膜材料图形化，暴露出部分碳化硅衬底的第一表面，所述图形化的第二掩膜材料部分或全部覆盖图形化的第一掩膜材料；
S106.刻蚀碳化硅衬底形成第一凹槽，所述第一凹槽底部和侧壁的转角处形成圆弧形过渡结构；
S107.去除第二掩膜材料，暴露出图形化的第一掩膜材料和碳化硅衬底的第一表面；
S108.刻蚀碳化硅衬底形成第二凹槽；
S109.去除第一掩膜材料。
优选的，在所述步骤S108刻蚀碳化硅衬底形成第二凹槽中，所述第二凹槽底部和侧壁的转角处以及第二凹槽底部与第一凹槽侧壁的转角处形成圆弧形过渡结构。
优选的，在所述步骤S108刻蚀碳化硅衬底形成第二凹槽中，第二凹槽侧壁近似垂直，与碳化硅衬底第一表面近似成直角，即第二凹槽侧壁与碳化硅衬底第一表面之间的角度为80～95°。
优选的，在所述步骤S107去除第二掩膜材料中，选择性地去除第二掩膜材料，而不损伤第一掩膜材料及碳化硅衬底。
优选的，在所述步骤S105第二掩膜材料图形化之后还包括步骤：沉积第三掩膜材料并图形化，所述图形化的第三掩膜材料部分或全部覆盖图形化的第二掩膜材料和第一掩膜材料。
优选的，在所述步骤S106刻蚀碳化硅衬底形成第一凹槽之前还包括步骤：刻蚀碳化硅衬底形成第三凹槽，去除第三掩膜材料。
优选的，每次刻蚀碳化硅衬底步骤之前，还包括湿法腐蚀或干法刻蚀掩膜材料，在掩膜材料边缘形成平缓的凸起的圆弧状的过渡形貌。
优选的，所述碳化硅衬底为裸片，或包含不同的掺杂区域，所述掺杂区域为n型或p型掺杂，不同的区域具有不同的掺杂浓度，或在衬底的第一表面和/或第二表面包含外延层，所述外延层为n型或p型，不同的外延层区域具有不同的掺杂浓度。
优选的，所述碳化硅衬底的第一表面和/或第二表面包含绝缘层和/或金属层，所述绝缘层是氧化硅、氮化硅、聚酰亚胺或其复合结构，所述金属层和碳化硅半导体表面形成肖特基接触和/或欧姆接触，所述金属层是钨、铬、铂、钛、银、金、铝、镍、铜或其合金及复合结构。
和最接近的现有技术比，本发明的有益效果为：
1、连续沉积并图形化第一、第二掩膜材料，然后进行碳化硅衬底刻蚀，避免了在刻蚀后的碳化硅衬底上进行光刻工艺，有效地降低了制作过程中光刻工艺的台阶高度，可以提高图形线条精度，有利于减小终端结构占用的芯片面积；
2、在刻蚀台阶的内转角和外转角处形成圆弧形过渡结构，减少了电场集聚，使电场均匀分布，有利于提高功率器件的耐压值；
3、在刻蚀台阶与碳化硅衬底表面处形成近似直角以及垂直的侧壁，避免形成负角度斜面终端，使电场分布均匀，有利于提高功率器件的耐压值；
4、简化了工艺流程，降低了制造成本，适合批量化生产；
5、器件的耐压值可以提高7％左右，同时还可以扩展器件加工的工艺窗口，提高器件性能的一致性。。
【附图说明】
图1是本发明方法的流程图；
图2是实施例1中提供的碳化硅衬底的示意图；
图3是实施例1中在碳化硅衬底上制作第一掩膜材料并图形化的示意图；
图4是实施例1中在碳化硅衬底上制作第二掩膜材料并图形化的示意图；
图5是实施例1中刻蚀碳化硅衬底形成第一凹槽的示意图；
图6是实施例1中去除碳化硅衬底上的第二掩膜材料的示意图；
图7是实施例1中刻蚀碳化硅衬底形成第二凹槽的示意图；
图8是实施例1中去除碳化硅衬底上的第一掩膜材料的示意图；
图9是实施例2中提供的碳化硅衬底的示意图；
图10是实施例2中在碳化硅衬底上制作第一掩膜材料并图形化的示意图；
图11是实施例2中在碳化硅衬底上制作第二掩膜材料并图形化的示意图；
图12是实施例2中在碳化硅衬底上制作第三掩膜材料并图形化的示意图；
图13是实施例2中刻蚀碳化硅衬底形成第一凹槽并去除第三掩膜材料的示意图；
图14是实施例2中刻蚀碳化硅衬底形成第二凹槽并去除第二掩膜材料的示意图；
图15是实施例2中刻蚀碳化硅衬底形成第三凹槽并去除第一掩膜材料的示意图；
图16是仿真的采用本发明实施例提供的终端结构的碳化硅二极管器件与采用常规刻蚀终端器件的击穿电压对比图。。
【具体实施方式】
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但并不限制本发明的范围。
如图1所示，本发明所述的碳化硅器件终端结构制作方法，包括步骤：S101.清洗碳化硅衬底，所述碳化硅衬底包含第一和第二表面；S102.沉积第一掩膜材料，所述第一掩膜材料覆盖所述碳化硅衬底的第一表面；S103.第一掩膜材料图形化，暴露出部分碳化硅衬底的第一表面；S104.沉积第二掩膜材料，所述第二掩膜材料覆盖图形化的第一掩膜材料及暴露出的碳化硅衬底第一表面；S105.第二掩膜材料图形化，暴露出部分碳化硅衬底的第一表面，所述图形化的第二掩膜材料部分或全部覆盖图形化的第一掩膜材料；S106.刻蚀碳化硅衬底形成第一凹槽，所述第一凹槽底部和侧壁的转角处形成圆弧形过渡结构；S107.去除第二掩膜材料，暴露出图形化的第一掩膜材料和碳化硅衬底的第一表面；S108.刻蚀碳化硅衬底形成第二凹槽，所述第二凹槽底部和侧壁的转角处以及第二凹槽底部与第一凹槽侧壁的转角处形成圆弧形过渡结构，第二凹槽侧壁近似垂直，与碳化硅衬底第一表面近似成直角；S109.去除第一掩膜材料。
在一实施例中，在所述步骤S105第二掩膜材料图形化之后还包括步骤：沉积第三掩膜材料并图形化。
在另一实施例中，在所述步骤S106刻蚀碳化硅衬底形成第一凹槽之前还包括步骤：刻蚀碳化硅衬底形成第三凹槽，去除第三掩膜材料。
在又一实施例中，每次刻蚀碳化硅衬底步骤之前，还包括湿法腐蚀或干法刻蚀掩膜材料，在掩膜材料边缘形成平缓的过渡形貌。
实施例1：
1)首先，如图2所示，提供一碳化硅半导体衬底110，对碳化硅半导体衬底110进行清洗。清洗可以使用超声、等离子刻蚀、牺牲氧化、水浴加热或热板加热等方法，使用的材料包括氨水NH4OH、双氧水H2O2、盐酸HCl、硫酸H2SO4、丙酮、异丙醇、去离子水、氩气Ar、氧气O2、氢氟酸HF或上述两种及以上材料的混合物等，但并不限于上述材料和方法。
碳化硅半导体衬底110可以是标准厚度的，从400微米到1000微米不等，也可以是经过减薄的，厚度从10微米到400微米不等。碳化硅半导体衬底110具有第一表面111和第二表面112。碳化硅半导体衬底110可以包含不同的掺杂区域，未在图中示出。所述掺杂区域可以是n型或p型掺杂，不同的区域可以具有不同的掺杂浓度，从1×1014/cm3至1×1019/cm3不等。掺杂区域通常采用高温离子注入的方式制作，并通过高温退火激活杂质离子。碳化硅半导体衬底110的第一表面111和第二表面112可以包含外延层，未在图中示出。外延层包括n型和p型，不同的外延层区域可以具有不同的掺杂浓度，从1×1014/cm3至1×1017/cm3不等。碳化硅半导体衬底110的第一表面111和第二表面112可以包含绝缘层，未在图中示出。绝缘层厚度从0.1微米至10微米不等，可以是氧化物、氮化物、有机物或其复合结构，包括氧化硅、氮化硅、聚酰亚胺等材料，可以采用原子层沉积(atomic layerdeposition，ALD)、低压化学气相沉积(low pressure chemical vapor deposition，LPCVD)、等离子增强化学气相沉积(plasma enhanced chemical vapor deposition，PECVD)、溅射或热生长等方式制作，但并不限于上述材料和制作方法。碳化硅半导体衬底110的第一表面111和第二表面112还可以包含金属层，未在图中示出。金属层厚度从0.1微米至10微米不等，可以和碳化硅半导体表面形成了肖特基接触或欧姆接触。金属层可以是钨、铬、铂、钛、银、金、铝、镍、铜及其合金或其复合结构，可以采用蒸发、溅射或电镀等方式制作，但并不限于上述材料和制作方法。
2)接着，在碳化硅半导体衬底110的第一表面111上沉积第一掩膜材料120，所述第一掩膜材料120覆盖碳化硅半导体衬底110的第一表面111。所述第一掩膜材料120厚度从0.1微米至10微米不等，可以是金属、氧化物、氮化物、氮氧化物或其复合结构，包括钨、铬、铂、钛、银、金、铝、镍、铜、多晶硅、氧化硅、氮化硅或氮氧化硅等材料，可以采用蒸发、溅射或电镀等方式制作，但并不限于上述材料和制作方法。
3)接着，如图3所示，对第一掩膜材料120进行图形化，暴露出部分碳化硅半导体衬底110的第一表面111。所述第一掩膜材料120的图形化方法包括光刻、腐蚀或刻蚀等步骤。所述光刻步骤包括使用光刻胶等材料，采用紫外光、激光或电子束等方式，制作出所需要的图形。所述刻蚀方法包括反应离子刻蚀(reactive ion etching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸BOE、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3COOH、双氧水H2O2等，根据不同材料选择不同浓度配比的腐蚀液。
4)接着，沉积第二掩膜材料130，覆盖图形化的第一掩膜材料120及暴露出的碳化硅衬底第一表面111。所述第二掩膜材料130厚度从0.1微米至10微米不等，可以是金属、氧化物、氮化物、氮氧化物或其复合结构，包括钨、铬、铂、钛、银、金、铝、镍、铜、多晶硅、氧化硅、氮化硅或氮氧化硅等材料，可以采用蒸发、溅射或电镀等方式制作，但并不限于上述材料和制作方法。所述第二掩膜材料130与第一掩膜材料120可以选用不同的材料，可以选择性地去除第二掩膜材料130，而不去除第一掩膜材料120。
5)接着，如图4所示，对第二掩膜材料130进行图形化，暴露出部分碳化硅衬底的第一表面111，所述图形化的第二掩膜材料130部分或全部覆盖图形化的第一掩膜材料120。所述第二掩膜材料130的图形化方法包括光刻、腐蚀或刻蚀等步骤。所述光刻步骤包括使用光刻胶等材料，采用紫外光、激光或电子束等方式，制作出所需要的图形。所述刻蚀方法包括反应离子刻蚀(reactive ion etching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸BOE、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3COOH、双氧水H2O2等，根据不同材料选择不同浓度配比的腐蚀液。
6)接着，如图5所示，刻蚀碳化硅半导体衬底110形成第一凹槽113，所述第一凹槽底部和侧壁的转角处形成圆弧形过渡结构114。所述圆弧形过渡结构114减少了电场集聚，使电场均匀分布，有利于提高功率器件的耐压值。所述第一凹槽113的深度从0.5微米至50微米不等。所述刻蚀方法包括反应离子刻蚀(reactive ion etching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。
7)接着，如图6所示，去除第二掩膜材料130，暴露出图形化的第一掩膜材料120和碳化硅衬底的第一表面111。去除第二掩膜材料130的方法包括腐蚀或刻蚀等步骤，可以选择性地去除第二掩膜材料130，而不去除第一掩膜材料120。所述刻蚀方法包括反应离子刻蚀(reactive ion etching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸BOE、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3COOH、双氧水H2O2等，根据不同材料选择不同浓度配比的腐蚀液。
8)接着，如图7所示，刻蚀碳化硅半导体衬底110形成第二凹槽115，所述第二凹槽底部和侧壁的转角处116以及第二凹槽底部与第一凹槽侧壁的转角处117形成圆弧形过渡结构，第二凹槽侧壁近似垂直，与碳化硅衬底第一表面近似成直角118。所述圆弧形过渡结构116和117减少了电场集聚，使电场均匀分布，有利于提高功率器件的耐压值。所述第二凹槽侧壁近似垂直，与碳化硅衬底第一表面近似成直角118，避免形成负角度斜面终端，使电场分布均匀，也有利于提高功率器件的耐压值。所述第二凹槽115的深度从0.5微米至50微米不等。所述刻蚀方法包括反应离子刻蚀(reactive ion etching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。
9)接着，如图8所示，去除第一掩膜材料120，暴露出碳化硅衬底的第一表面111。去除第一掩膜材料120的方法包括腐蚀或刻蚀等步骤，可以选择性地去除第一掩膜材料120，而不损伤碳化硅衬底110。所述刻蚀方法包括反应离子刻蚀(reactive ion etching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸BOE、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3COOH、双氧水H2O2等，根据不同材料选择不同浓度配比的腐蚀液。
10)接着，可以进行碳化硅功率器件制作的其他工艺步骤，包括绝缘层制作、钝化层制作、金属电极制作、划片等步骤中的一步或若干步骤的任何顺序的组合，也可以是其他碳化硅功率器件的制作工艺。在此不再赘述。
如图16所示，应用商用软件TCAD对采用本发明提供的终端结构的碳化硅二极管器件进行了模拟，并与采用常规刻蚀终端的器件进行了对比。从仿真结果看，对于不同的刻蚀终端长度，采用本发明提供的器件终端结构，至少可以将碳化硅二极管器件的耐压值可以提高7％左右。由此可以看出，采用本发明提供的器件终端结构，可以为功率器件提供更大的耐受电压余量，从而保证了功率器件的稳定性和可靠性。
实施例2：
1)首先，如图9所示，提供一碳化硅半导体衬底210，对碳化硅半导体衬底210进行清洗。清洗可以使用超声、等离子刻蚀、牺牲氧化、水浴加热或热板加热等方法，使用的材料包括氨水NH4OH、双氧水H2O2、盐酸HCl、硫酸H2SO4、丙酮、异丙醇、去离子水、氩气Ar、氧气O2、氢氟酸HF或上述两种及以上材料的混合物等，但并不限于上述材料和方法。
碳化硅半导体衬底210可以是标准厚度的，从400微米到1000微米不等，也可以是经过减薄的，厚度从10微米到400微米不等。碳化硅半导体衬底210具有第一表面211和第二表面212。碳化硅半导体衬底210为n型，包含p型掺杂区域220。所述掺杂区域220可以具有不均匀的掺杂浓度，从1×1014/cm3至1×1019/cm3不等。所述掺杂区域220的深度从0.05微米至5微米不等。掺杂区域通常采用高温离子注入的方式制作，并通过高温退火激活杂质离子。碳化硅半导体衬底210的第一表面211和第二表面212可以包含外延层，未在图中示出。外延层包括n型和p型，不同的外延层区域可以具有不同的掺杂浓度，从1×1014/cm3至1×1017/cm3不等。碳化硅半导体衬底210的第一表面211和第二表面212可以包含绝缘层，未在图中示出。绝缘层厚度从0.1微米至10微米不等，可以是氧化物、氮化物、有机物或其复合结构，包括氧化硅、氮化硅、聚酰亚胺等材料，可以采用原子层沉积(atomic layer deposition，ALD)、低压化学气相沉积(low pressure chemical vapordeposition，LPCVD)、等离子增强化学气相沉积(plasma enhanced chemical vapor deposition，PECVD)、溅射或热生长等方式制作，但并不限于上述材料和制作方法。碳化硅半导体衬底210的第一表面211和第二表面212还可以包含金属层，未在图中示出。金属层厚度从0.1微米至10微米不等，可以和碳化硅半导体表面形成了肖特基接触或欧姆接触。金属层可以是钨、铬、铂、钛、银、金、铝、镍、铜及其合金或其复合结构，可以采用蒸发、溅射或电镀等方式制作，但并不限于上述材料和制作方法。
2)接着，如图10所示，在碳化硅半导体衬底210的第一表面211上沉积第一掩膜材料230，并对第一掩膜材料230进行图形化，暴露出部分碳化硅半导体衬底210的第一表面211。所述第一掩膜材料230厚度从0.1微米至10微米不等，可以是金属、氧化物、氮化物、氮氧化物或其复合结构，包括钨、铬、铂、钛、银、金、铝、镍、铜、多晶硅、氧化硅、氮化硅或氮氧化硅等材料，可以采用蒸发、溅射或电镀等方式制作，但并不限于上述材料和制作方法。
所述第一掩膜材料230的图形化方法包括光刻、腐蚀或刻蚀等步骤。所述光刻步骤包括使用光刻胶等材料，采用紫外光、激光或电子束等方式，制作出所需要的图形。所述刻蚀方法包括反应离子刻蚀(reactive ion etching，RIE)、电感耦合等离子(inductive coupledplasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸BOE、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3COOH、双氧水H2O2等，根据不同材料选择不同浓度配比的腐蚀液。所述图形化方法可以在掩膜材料边缘形成平缓的过渡形貌。
3)接着，如图11所示，沉积第二掩膜材料240，覆盖图形化的第一掩膜材料230及暴露出的碳化硅衬底第一表面211，并对第二掩膜材料240进行图形化，暴露出部分碳化硅衬底的第一表面211。所述图形化的第二掩膜材料240部分或全部覆盖图形化的第一掩膜材料230。所述第二掩膜材料240厚度从0.1微米至10微米不等，可以是金属、氧化物、氮化物、氮氧化物或其复合结构，包括钨、铬、铂、钛、银、金、铝、镍、铜、多晶硅、氧化硅、氮化硅或氮氧化硅等材料，可以采用蒸发、溅射或电镀等方式制作，但并不限于上述材料和制作方法。所述第二掩膜材料240与第一掩膜材料230可以选用不同的材料，可以选择性地去除第二掩膜材料240，而不去除第一掩膜材料230。
所述第二掩膜材料240的图形化方法包括光刻、腐蚀或刻蚀等步骤。所述光刻步骤包括使用光刻胶等材料，采用紫外光、激光或电子束等方式，制作出所需要的图形。所述刻蚀方法包括反应离子刻蚀(reactive ion etching，RIE)、电感耦合等离子(inductive coupledplasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸BOE、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3COOH、双氧水H2O2等，根据不同材料选择不同浓度配比的腐蚀液。所述图形化方法可以在掩膜材料边缘形成平缓的过渡形貌。
4)接着，如图12所示，沉积第三掩膜材料250，覆盖图形化的第一掩膜材料230、图形化的第二掩膜材料240及暴露出的碳化硅衬底第一表面211，并对第三掩膜材料250进行图形化，暴露出部分碳化硅衬底的第一表面211。所述图形化的第三掩膜材料250部分或全部覆盖图形化的第二掩膜材料240和图形化的第一掩膜材料230。所述第三掩膜材料250厚度从0.1微米至10微米不等，可以是金属、氧化物、氮化物、氮氧化物或其复合结构，包括钨、铬、铂、钛、银、金、铝、镍、铜、多晶硅、氧化硅、氮化硅或氮氧化硅等材料，可以采用蒸发、溅射或电镀等方式制作，但并不限于上述材料和制作方法。所述第三掩膜材料250与第二掩膜材料240、第一掩膜材料230可以选用不同的材料，可以选择性地去除第三掩膜材料250，而不去除第二掩膜材料240。
所述第三掩膜材料250的图形化方法包括光刻、腐蚀或刻蚀等步骤。所述光刻步骤包括使用光刻胶等材料，采用紫外光、激光或电子束等方式，制作出所需要的图形。所述刻蚀方法包括反应离子刻蚀(reactive ion etching，RIE)、电感耦合等离子(inductive coupledplasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸BOE、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3COOH、双氧水H2O2等，根据不同材料选择不同浓度配比的腐蚀液。所述图形化方法可以在掩膜材料边缘形成平缓的过渡形貌。
5)接着，如图13所示，刻蚀碳化硅半导体衬底210形成第一凹槽260，所述第一凹槽底部和侧壁的转角处形成圆弧形过渡结构261，并去除第三掩膜材料250，暴露出图形化的第二掩膜材料240和碳化硅衬底的第一表面211。所述圆弧形过渡结构261减少了电场集聚，使电场均匀分布，有利于提高功率器件的耐压值。所述第一凹槽260的深度从0.5微米至50微米不等。所述刻蚀方法包括反应离子刻蚀(reactive ion etching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。
所述去除第三掩膜材料250的方法包括腐蚀或刻蚀等步骤，可以选择性地去除第三掩膜材料250，而不去除第二掩膜材料240。所述刻蚀方法包括反应离子刻蚀(reactive ionetching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸BOE、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3COOH、双氧水H2O2等，根据不同材料选择不同浓度配比的腐蚀液。
6)接着，如图14所示，刻蚀碳化硅半导体衬底210形成第二凹槽262，所述第二凹槽底部和侧壁的转角处263以及第二凹槽底部与第一凹槽侧壁的转角处264形成圆弧形过渡结构，并去除第二掩膜材料240，暴露出图形化的第一掩膜材料230和碳化硅衬底的第一表面211。所述圆弧形过渡结构263和264减少了电场集聚，使电场均匀分布，有利于提高功率器件的耐压值。所述第二凹槽262的深度从0.5微米至50微米不等。所述刻蚀方法包括反应离子刻蚀(reactive ion etching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。
所述去除第二掩膜材料240的方法包括腐蚀或刻蚀等步骤，可以选择性地去除第二掩膜材料240，而不去除第一掩膜材料230。所述刻蚀方法包括反应离子刻蚀(reactive ionetching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸BOE、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3COOH、双氧水H2O2等，根据不同材料选择不同浓度配比的腐蚀液。
8)接着，如图15所示，刻蚀碳化硅半导体衬底210形成第三凹槽265，所述第三凹槽底部和侧壁的转角处266以及第三凹槽底部与第二凹槽侧壁的转角处267形成圆弧形过渡结构，第三凹槽侧壁近似垂直，与碳化硅衬底第一表面近似成直角268，并去除第一掩膜材料230，暴露出碳化硅衬底的第一表面211。所述第三凹槽265的深度大于掺杂区域220的深度。所述圆弧形过渡结构266和267减少了电场集聚，使电场均匀分布，有利于提高功率器件的耐压值。所述第三凹槽侧壁近似垂直，与碳化硅衬底第一表面近似成直角268，避免形成负角度斜面终端，使电场分布均匀，也有利于提高功率器件的耐压值。所述第三凹槽265的深度从0.5微米至50微米不等。所述刻蚀方法包括反应离子刻蚀(reactiveion etching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。
所述去除第一掩膜材料230的方法包括腐蚀或刻蚀等步骤，可以选择性地去除第一掩膜材料230，而不损伤碳化硅衬底210。所述刻蚀方法包括反应离子刻蚀(reactive ionetching，RIE)、电感耦合等离子(inductive coupled plasma，ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、三氟化氮NF3等，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸BOE、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3COOH、双氧水H2O2等，根据不同材料选择不同浓度配比的腐蚀液。
9)接着，可以进行碳化硅功率器件制作的其他工艺步骤，包括绝缘层制作、钝化层制作、金属电极制作、划片等步骤中的一步或若干步骤的任何顺序的组合，也可以是其他碳化硅功率器件的制作工艺。在此不再赘述。
此处已经根据特定的示例性实施例对本发明进行了描述。对本领域的技术人员来说在不脱离本发明的范围下进行适当的替换或修改将是显而易见的。示例性的实施例仅仅是例证性的，而不是对本发明的范围的限制，本发明的范围由所附的权利要求定义。

Claims (9)

1.一种碳化硅器件终端结构的制作方法，依次包括以下步骤：
S101.清洗碳化硅衬底，所述碳化硅衬底包含第一和第二表面；
S102.沉积第一掩膜材料，所述第一掩膜材料覆盖所述碳化硅衬底的第一表面；
S103.第一掩膜材料图形化，暴露出部分碳化硅衬底的第一表面；
S104.沉积第二掩膜材料，所述第二掩膜材料覆盖图形化的第一掩膜材料及暴露出的碳化硅衬底第一表面；
S105.第二掩膜材料图形化，暴露出部分碳化硅衬底的第一表面，所述图形化的第二掩膜材料部分或全部覆盖图形化的第一掩膜材料；
S106.刻蚀碳化硅衬底形成第一凹槽，所述第一凹槽底部和侧壁的转角处形成圆弧形过渡结构；
S107.去除第二掩膜材料，暴露出图形化的第一掩膜材料和碳化硅衬底的第一表面；
S108.刻蚀碳化硅衬底形成第二凹槽；
S109.去除第一掩膜材料。
2.如权利要求1所述的方法，其特征在于，在所述步骤S108刻蚀碳化硅衬底形成第二凹槽中，所述第二凹槽底部和侧壁的转角处以及第二凹槽底部与第一凹槽侧壁的转角处形成圆弧形过渡结构。
3.如权利要求1所述的方法，其特征在于，在所述步骤S108刻蚀碳化硅衬底形成第二凹槽中，第二凹槽侧壁与碳化硅衬底第一表面之间的角度为80～95°。
4.如权利要求1所述的方法，其特征在于，在所述步骤S107去除第二掩膜材料中，去除第二掩膜材料，而不损伤第一掩膜材料及碳化硅衬底。
5.如权利要求1所述的方法，其特征在于，在所述步骤S105第二掩膜材料图形化之后还包括步骤：沉积第三掩膜材料并图形化，所述图形化的第三掩膜材料部分或全部覆盖图形化的第二掩膜材料和第一掩膜材料。
6.如权利要求5所述的方法，其特征在于，在所述步骤S106刻蚀碳化硅衬底形成第一凹槽之前还包括步骤：刻蚀碳化硅衬底形成第三凹槽，去除第三掩膜材料。
7.如权利要求1所述的方法，其特征在于，每次刻蚀碳化硅衬底步骤之前，还包括湿法腐蚀或干法刻蚀掩膜材料，在掩膜材料边缘形成凸起的圆弧状的过渡形貌。
8.如权利要求1-7中任一项所述的方法，其特征在于，所述碳化硅衬底为裸片，或包含不同的掺杂区域，所述掺杂区域为n型或p型掺杂，不同的区域具有不同的掺杂浓度，或在衬底的第一表面和/或第二表面包含外延层，所述外延层为n型或p型，不同的外延层区域具有不同的掺杂浓度。
9.如权利要求1-7中任一项所述的方法，其特征在于，所述碳化硅衬底的第一表面和/或第二表面包含绝缘层和/或金属层，所述绝缘层是氧化硅、氮化硅、聚酰亚胺或其复合结构，所述金属层和碳化硅半导体表面形成肖特基接触和/或欧姆接触，所述金属层是钨、铬、铂、钛、银、金、铝、镍、铜或其合金及复合结构。
CN201410857086.XA 2014-12-31 2014-12-31 一种碳化硅器件终端结构的制作方法 Pending CN104637793A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410857086.XA CN104637793A (zh) 2014-12-31 2014-12-31 一种碳化硅器件终端结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410857086.XA CN104637793A (zh) 2014-12-31 2014-12-31 一种碳化硅器件终端结构的制作方法

Publications (1)

Publication Number Publication Date
CN104637793A true CN104637793A (zh) 2015-05-20

Family

ID=53216394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410857086.XA Pending CN104637793A (zh) 2014-12-31 2014-12-31 一种碳化硅器件终端结构的制作方法

Country Status (1)

Country Link
CN (1) CN104637793A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516633A (zh) * 2017-04-17 2017-12-26 中国电子科技集团公司第五十五研究所 一种氮化镓刻蚀方法
CN109473354A (zh) * 2018-10-10 2019-03-15 华中科技大学 一种基于碳化硅的漂移阶跃恢复二极管的制备方法及产品
CN113970807A (zh) * 2020-07-24 2022-01-25 苏州苏大维格科技集团股份有限公司 一种具有斜面型纳米结构的波导镜片及其制作方法
CN114639598A (zh) * 2022-05-10 2022-06-17 晶芯成(北京)科技有限公司 半导体结构的制作方法
CN116344437A (zh) * 2023-04-13 2023-06-27 中芯先锋集成电路制造(绍兴)有限公司 衬底处理方法及半导体器件制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977605A (en) * 1995-08-30 1999-11-02 Asea Brown Boveri Ab SiC Semiconductor device comprising a pn Junction with a voltage absorbing edge
JP2011029459A (ja) * 2009-07-27 2011-02-10 Ulvac Japan Ltd デバイスの製造方法
CN103474478A (zh) * 2013-09-17 2013-12-25 西安电子科技大学 一种碳化硅sbd器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977605A (en) * 1995-08-30 1999-11-02 Asea Brown Boveri Ab SiC Semiconductor device comprising a pn Junction with a voltage absorbing edge
JP2011029459A (ja) * 2009-07-27 2011-02-10 Ulvac Japan Ltd デバイスの製造方法
CN103474478A (zh) * 2013-09-17 2013-12-25 西安电子科技大学 一种碳化硅sbd器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516633A (zh) * 2017-04-17 2017-12-26 中国电子科技集团公司第五十五研究所 一种氮化镓刻蚀方法
CN107516633B (zh) * 2017-04-17 2020-08-28 中国电子科技集团公司第五十五研究所 一种氮化镓刻蚀方法
CN109473354A (zh) * 2018-10-10 2019-03-15 华中科技大学 一种基于碳化硅的漂移阶跃恢复二极管的制备方法及产品
CN113970807A (zh) * 2020-07-24 2022-01-25 苏州苏大维格科技集团股份有限公司 一种具有斜面型纳米结构的波导镜片及其制作方法
CN113970807B (zh) * 2020-07-24 2025-11-11 苏州苏大维格科技集团股份有限公司 一种具有斜面型纳米结构的波导镜片及其制作方法
CN114639598A (zh) * 2022-05-10 2022-06-17 晶芯成(北京)科技有限公司 半导体结构的制作方法
CN116344437A (zh) * 2023-04-13 2023-06-27 中芯先锋集成电路制造(绍兴)有限公司 衬底处理方法及半导体器件制造方法
CN116344437B (zh) * 2023-04-13 2023-10-20 中芯先锋集成电路制造(绍兴)有限公司 衬底处理方法及半导体器件制造方法

Similar Documents

Publication Publication Date Title
TWI431797B (zh) 選擇性射極之太陽能電池及其製作方法
CN112349798B (zh) 太阳能电池及其制造方法
TWI455342B (zh) Solar cell with selective emitter structure and manufacturing method thereof
CN106062975B (zh) 太阳能电池的制造方法以及太阳能电池
CN104637793A (zh) 一种碳化硅器件终端结构的制作方法
CN104616978A (zh) 一种碳化硅功率器件终端结构的制作方法
CN106128942A (zh) 一种消除碳化硅器件终端刻蚀中微掩膜的方法
CN115312604A (zh) 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法
CN102723265B (zh) 一种硅片的铝掺杂方法
CN106684157A (zh) 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法
US20120094421A1 (en) Method of manufacturing solar cell
CN115050842B (zh) 一种降低反向漏电的氧化镓肖特基二极管及其制备方法
CN116936673A (zh) 太阳能电池及其制备方法
CN117855344A (zh) 太阳能电池的制备方法
CN103531616B (zh) 一种沟槽型快恢复二极管及其制造方法
CN110854222B (zh) 一种漂移探测器的双面制备方法及漂移探测器
CN104576832B (zh) 基于soi阻挡杂质带探测器的制备方法
US12457782B1 (en) Gan-based device based on patterned ohmic contact and manufacturing method thereof
CN109103091B (zh) Ga2O3基MOSFET器件的外延层转移方法
CN115799391A (zh) 一种p型ibc电池制备方法
CN116207167A (zh) 太阳能电池及其制造方法
JP6768432B2 (ja) シリコン基板の製造方法
CN111180544B (zh) 一种钝化接触晶体硅太阳能电池及其制作方法
TWI532193B (zh) 溝渠式金氧半p-n接面二極體結構及其製作方法
CN109509705B (zh) 低势垒高度肖特基二极管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160325

Address after: 102211 Beijing city Changping District Xiaotangshan town big East Village Road No. 270 (future technology city)

Applicant after: State Grid Smart Grid Institute

Applicant after: State Grid Corporation of China

Applicant after: State Grid Zhejiang Electric Power Company

Address before: 100031 Xicheng District West Chang'an Avenue, No. 86, Beijing

Applicant before: State Grid Corporation of China

Applicant before: State Grid Smart Grid Institute

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150520