[go: up one dir, main page]

CN104600120B - 一种p型射频横向双扩散金属氧化物半导体器件 - Google Patents

一种p型射频横向双扩散金属氧化物半导体器件 Download PDF

Info

Publication number
CN104600120B
CN104600120B CN201510021174.0A CN201510021174A CN104600120B CN 104600120 B CN104600120 B CN 104600120B CN 201510021174 A CN201510021174 A CN 201510021174A CN 104600120 B CN104600120 B CN 104600120B
Authority
CN
China
Prior art keywords
type
region
well
heavily doped
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510021174.0A
Other languages
English (en)
Other versions
CN104600120A (zh
Inventor
刘斯扬
孙陈超
王剑锋
叶然
张春伟
孙伟锋
陆生礼
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201510021174.0A priority Critical patent/CN104600120B/zh
Publication of CN104600120A publication Critical patent/CN104600120A/zh
Application granted granted Critical
Publication of CN104600120B publication Critical patent/CN104600120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种P型射频横向双扩散金属氧化物半导体器件，包括：N型衬底、N型外延层，在N型外延层中形成有P型轻掺杂漏区和N阱，N阱的一侧和所述P型轻掺杂漏区的一侧相接触；在所述P型轻掺杂漏区中形成有P型重掺杂漏区；在所述N阱中形成有P型重掺杂源区，在N阱的另一侧形成有N型重掺杂引出区，N型重掺杂引出区穿过N型外延层与N型硅衬底相接触；在N阱上形成有栅氧化层，且栅氧化层的两个边界分别位于P型重掺杂源区及P型轻掺杂漏区的边界上方；在N型重掺杂引出区和P型重掺杂源区上连接有源极金属，在P型重掺杂漏区上连接有漏极金属，其特征在于，所述栅氧化层为阶梯状，在栅氧化层的下方设有P型掺杂区且所述P型掺杂区位于N阱中。

Description

一种P型射频横向双扩散金属氧化物半导体器件
技术领域
本发明主要涉及一种半导体器件，特别是涉及一种应用于射频领域的P型横向双扩散金属氧化物半导体器件。
背景技术
射频功率器件主要应用于无线通讯中移动通信系统基站的射频功率放大器。然而由于CMOS射频功率性能的不足，在射频功率半导体市场上，直到上世纪90年代中期，射频功率器件还都是使用双极型晶体管或GaAs MOSFET。直到90年代后期，硅基横向扩散金属氧化物半导体晶体管LDMOS的出现改变了这一状况。射频横向双扩散金属氧化物半导体(RFLDMOS)器件是半导体集成电路技术与微波电子技术融合入而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛应用于GSM、PCS、W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面。
射频横向双扩散金属氧化物半导体器件在漏极和沟道之间引入的低掺杂漂移区，提高了器件的击穿电压，减小了源漏极之间的寄生电容，提高了器件的频率特性。通过调整低掺杂漏区的长度和掺杂浓度，可以调整器件的导通电阻和击穿电压。P型射频横向双扩散金属氧化物半导体器件的N型重掺杂引出区实现了源极和衬底的连接，以降低射频应用时的源极的接线电感，增大共源放大器的射频增益，提高器件的性能。
在射频横向双扩散金属氧化物半导体器件的设计过程中，除了要求较小的导通电阻和大的击穿电压外，还要求较小的寄生电容，包括栅源寄生电容、栅漏寄生电容和源漏寄生电容。对于击穿电压和导通电阻一定的射频横向双扩散金属氧化物半导体器件来说，栅源寄生电容和栅漏寄生电容的大小在一定程度上决定了截止频率的大小，栅源寄生电容和栅漏寄生电容越大，器件的截止频率就越小。另外，源漏寄生电容对器件的输出功率、功率增益和效率有很大影响，减小源漏寄生电容可以提高器件的输出功率、功率增益和效率。因此减小器件的寄生电容对提高射频器件电学性能具有重要意义。
发明内容
本发明提供了一种能够提高截止频率且同时又能保证阈值电压不降低的P型射频横向双扩散金属氧化物半导体器件。
本发明采用如下技术方案：一种P型射频横向双扩散金属氧化物半导体器件，包括：N型衬底，在N型硅衬底上形成有N型外延层；在N型外延层中形成有P型轻掺杂漏区和N阱，且N阱在所述P型轻掺杂漏区的一侧，N阱的一侧和所述P型轻掺杂漏区的一侧相接触，在所述P型轻掺杂漏区中形成有第一P型重掺杂漏区；在所述N阱中形成有第二P型重掺杂源区，在N阱的另一侧形成有N型重掺杂引出区，N型重掺杂引出区与P型重掺杂源区和N阱相接触，并穿过N型外延层与N型硅衬底相接触；在N阱上形成有栅氧化层，且栅氧化层的两个边界分别位于P型重掺杂源区的边界及P型轻掺杂漏区的边界上方，在栅氧化层的表面形成有多晶硅栅；在N型重掺杂引出区和P型重掺杂源区上连接有源极金属，在P型重掺杂漏区上连接有漏极金属，源极金属和漏极金属分别通过场氧与多晶硅栅相隔离，其特征在于，所述栅氧化层为阶梯状，在栅氧化层的下方设有P型掺杂区且所述P型掺杂区位于N阱中。
与现有技术相比，本发明具有如下优点：
(1)、本发明组合使用阶梯状栅氧化层8和P型掺杂区13，解决了单独采用阶梯栅氧、P型掺杂区以及非阶梯方式增厚的栅氧与P型掺杂区组合所带来的问题，使得器件的栅源寄生电容和栅漏寄生电容得以减小、截止频率得以提高，同时又能保证阈值电压的不降低。
阶梯状栅氧化层8和P型掺杂区13存在的好处在于器件的截止频率得到了提高。截止频率作为射频横向双扩散金属氧化物半导体器件的一个重要参数，一般通过减小栅源寄生电容和栅漏寄生电容来提高其大小。栅源寄生电容和栅漏寄生电容均为金属-绝缘体-半导体电容，该电容为绝缘体电容和半导体耗尽区电容的并联，要想减小该电容一般从两方面入手：一是增大栅氧厚度，从而减小绝缘体电容；二是增大半导体耗尽的宽度。P型掺杂区13的存在辅助了N阱区4向N型外延层2和P型轻掺杂区3的耗尽，使得耗尽区面积增大，这样半导体耗尽区电容得到了减小，因此减小了栅源寄生电容和栅漏寄生电容。
但是，P型掺杂区13的引入会缩短沟道长度，显著减小阈值电压，为了不影响器件的导通特性，保持器件的沟道长度不变，只有增加栅极覆盖N阱4的长度，这样势必会带来绝缘体电容的增加。阶梯状栅氧化层8通过增加覆盖N阱4中P型掺杂区13上方的栅氧厚度，且由于P型掺杂区13的存在，其上方的栅氧厚度可以做到很厚，这样就完全抑制了由于P型掺杂区13的引入所带来的绝缘体电容的增大。
(2)、附图3、附图4和附图5分别为本发明器件与常规器件结构的截止频率、栅源寄生电容和栅漏寄生电容的对比图，可以发现本发明器件与常规器件相比，由于栅源寄生电容和栅漏寄生电容明显减小了，因此器件的频率特性得到了改善。
(3)、本发明的好处在于P型掺杂区13的存在还在一定程度上减小了栅极电阻。由优点(1)所述，引入P型掺杂区13之后，为了不改变器件的阈值电压，只有保证器件的沟道长度不发生变化，因此只有增加栅极覆盖N阱4的长度，这样器件的栅极面积就增大了，从而栅极电阻得到了减小。在射频领域，栅极电阻的减小，可以提高器件的最高震荡频率和功率增益。
(4)、本发明器件的好处在于提高了器件的频率特性，减小了栅极电阻的基础上，击穿电压基本保持不变。附图6为本发明器件与常规器件的击穿电压对比图，可以发现本发明器件与常规器件相比，器件的击穿电压基本保持不变。
(5)、本发明器件的好处在于提高了器件的频率特性，减小了栅极电阻的基础上，器件的开态导通特性基本保持不变。附图7为本发明器件与常规器件的I-V特性对比图，可以发现本发明器件与常规器件相比，器件的开态导通特性基本保持不变。
附图说明
图1是现有的P型射频横向双扩散金属氧化物半导体器件结构剖面图。
图2是本申请的P型射频横向双扩散金属氧化物半导体器件结构剖面图。
图3是本发明器件与常规器件的截止频率的比较图，可以看出本发明器件使得截止频率得到了提高。
图4是本发明器件与常规器件的栅源寄生电容的比较图。可以看出本发明器件使得栅源寄生电容得到了明显的减小。
图5是本发明器件与常规器件的栅漏寄生电容的比较图。可以看出本发明器件使得栅漏寄生电容得到了明显的减小。
图6是本发明器件与常规器件的击穿电压的比较图。可以看出本发明器件与常规器件相比，击穿电压基本保持不变。
图7是本发明器件与常规器件的I-V特性的比较图。可以看出本发明器件与常规器件相比，开态导通特性基本保持不变。
具体实施方式
下面结合附图2详细说明，一种P型射频横向双扩散金属氧化物半导体器件，包括：N型衬底1，在N型硅衬底1上形成有N型外延层2；在N型外延层2中形成有P型轻掺杂漏区3和N阱4，且N阱4在所述P型轻掺杂漏区3的一侧，N阱4的一侧和所述P型轻掺杂漏区3的一侧相接触，在所述P型轻掺杂漏区3中形成有第一P型重掺杂漏区5；在所述N阱4中形成有第二P型重掺杂源区6，在N阱4的另一侧形成有N型重掺杂引出区7，N型重掺杂引出区7与P型重掺杂源区6和N阱4相接触，并穿过N型外延层2与N型硅衬底1相接触；在N阱4上形成有栅氧化层8，且栅氧化层8的两个边界分别位于P型重掺杂源区6的边界及P型轻掺杂漏区3的边界上方，在栅氧化层8的表面形成有多晶硅栅9；在N型重掺杂引出区7和P型重掺杂源区6上连接有源极金属11，在P型重掺杂漏区5上连接有漏极金属12，源极金属11和漏极金属12分别通过场氧10与多晶硅栅9相隔离，其特征在于，所述栅氧化层8为阶梯状，在栅氧化层8的下方设有P型掺杂区13且所述P型掺杂区13位于N阱4中。
所述的阶梯状栅氧化层(8)的第二阶梯与第一阶梯的厚度比为10:1至15:1。
所述的P型掺杂区(13)的长度与栅氧化层(8)的第二阶梯的长度相等。
所述的P型掺杂区(13)的厚度小于N阱(4)的厚度，大小为大于0且小于0.5μm。
所述的P型掺杂区(13)的掺杂浓度小于或者等于N阱(4)的掺杂浓度，大小为2.0e17～9.0e17cm-3。
所述的P型射频横向双扩散金属氧化物半导体器件，其沟道长度为0.8～1.2μm。

Claims (5)

1.一种P型射频横向双扩散金属氧化物半导体器件，包括：N型硅衬底（1），在N型硅衬底（1）上形成有N型外延层（2）；在N型外延层（2）中形成有P型轻掺杂漏区（3）和N阱（4），且N阱（4）在所述P型轻掺杂漏区（3）的一侧，N阱（4）的一侧和所述P型轻掺杂漏区（3）的一侧相接触，在所述P型轻掺杂漏区（3）中形成有第一P型重掺杂漏区（5）；在所述N阱（4）中形成有第二P型重掺杂源区（6），在N阱（4）的另一侧形成有N型重掺杂引出区（7），N型重掺杂引出区（7）与第二P型重掺杂源区（6）和N阱（4）相接触，并穿过N型外延层（2）与N型硅衬底（1）相接触；在N阱（4）上形成有栅氧化层（8），且栅氧化层（8）的两个边界分别位于第二P型重掺杂源区（6）的边界及P型轻掺杂漏区（3）的边界上方，在栅氧化层（8）的表面形成有多晶硅栅（9）；在N型重掺杂引出区（7）和第二P型重掺杂源区（6）上连接有源极金属（11），在P型重掺杂漏区（5）上连接有漏极金属（12），源极金属（11）和漏极金属（12）分别通过场氧（10）与多晶硅栅（9）相隔离，其特征在于，所述栅氧化层（8）为阶梯状，在栅氧化层（8）的下方设有P型掺杂区（13）且所述P型掺杂区（13）位于N阱（4）中。
2.根据权利要求1所述的P型射频横向双扩散金属氧化物半导体器件，其特征在于阶梯状栅氧化层（8）的第二阶梯与第一阶梯的厚度比为10:1至15:1。
3.根据权利要求2所述的P型射频横向双扩散金属氧化物半导体器件，其特征在于P型掺杂区（13）的长度与栅氧化层（8）的第二阶梯的长度相等。
4.根据权利要求1所述的P型射频横向双扩散金属氧化物半导体器件，其特征在于P型掺杂区（13）的厚度小于N阱（4）的厚度，大小为大于0且小于等于0.5μm。
5.根据权利要求1所述的P型射频横向双扩散金属氧化物半导体器件，其特征在于沟道长度为0.8~1.2μm。
CN201510021174.0A 2015-01-15 2015-01-15 一种p型射频横向双扩散金属氧化物半导体器件 Active CN104600120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510021174.0A CN104600120B (zh) 2015-01-15 2015-01-15 一种p型射频横向双扩散金属氧化物半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510021174.0A CN104600120B (zh) 2015-01-15 2015-01-15 一种p型射频横向双扩散金属氧化物半导体器件

Publications (2)

Publication Number Publication Date
CN104600120A CN104600120A (zh) 2015-05-06
CN104600120B true CN104600120B (zh) 2017-11-14

Family

ID=53125764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510021174.0A Active CN104600120B (zh) 2015-01-15 2015-01-15 一种p型射频横向双扩散金属氧化物半导体器件

Country Status (1)

Country Link
CN (1) CN104600120B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198129B1 (en) * 1999-08-31 2001-03-06 Oki Electric Industry Co., Ltd. Vertical type insulated gate transistor
CN101573799A (zh) * 2007-01-04 2009-11-04 飞兆半导体公司 集成互补低电压射频横向双扩散金属氧化物半导体
CN101807604A (zh) * 2010-04-02 2010-08-18 中国电子科技集团公司第五十五研究所 一种点接触ldmos结构晶体管单元
CN103280455A (zh) * 2013-04-28 2013-09-04 苏州市职业大学 横向扩散型低导通电阻mos器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4070485B2 (ja) * 2001-05-09 2008-04-02 株式会社東芝 半導体装置
KR100854078B1 (ko) * 2001-09-12 2008-08-25 페어차일드코리아반도체 주식회사 모스 게이트형 전력용 반도체소자 및 그 제조방법
US8680615B2 (en) * 2011-12-13 2014-03-25 Freescale Semiconductor, Inc. Customized shield plate for a field effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198129B1 (en) * 1999-08-31 2001-03-06 Oki Electric Industry Co., Ltd. Vertical type insulated gate transistor
CN101573799A (zh) * 2007-01-04 2009-11-04 飞兆半导体公司 集成互补低电压射频横向双扩散金属氧化物半导体
CN101807604A (zh) * 2010-04-02 2010-08-18 中国电子科技集团公司第五十五研究所 一种点接触ldmos结构晶体管单元
CN103280455A (zh) * 2013-04-28 2013-09-04 苏州市职业大学 横向扩散型低导通电阻mos器件

Also Published As

Publication number Publication date
CN104600120A (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
CN101257047A (zh) 一种耐高压的横向双扩散mos晶体管
WO2018119037A1 (en) High-linearity transistors
CN104992978B (zh) 一种射频ldmos晶体管及其制造方法
CN114843332A (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法
CN101540339A (zh) 高边nldmos结构
CN102790088A (zh) 一个击穿电压可以调整rf-ldmos器件
CN106409915A (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
Chen et al. Performance improvement in RF LDMOS transistors using wider drain contact
CN104600098B (zh) 一种n型射频横向双扩散金属氧化物半导体器件
CN104009089B (zh) 一种psoi横向双扩散金属氧化物半导体场效应管
CN100361315C (zh) 垂直dmos晶体管装置、集成电路及其制造方法
CN105140288B (zh) 射频ldmos器件
CN111725071A (zh) 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法
CN104157692B (zh) 克服短沟道效应提升频率的局部soi ldmos器件
US10355132B2 (en) Power MOSFETs with superior high frequency figure-of-merit
CN103762238A (zh) 一种带场板的射频功率ldmos器件及其制备方法
CN104600120B (zh) 一种p型射频横向双扩散金属氧化物半导体器件
Jia et al. A novel high-performance trench lateral double-diffused MOSFET with buried oxide bump layer
CN106384747A (zh) 一种场效应管
CN103325834B (zh) 晶体管及其沟道长度的形成方法
CN113257887A (zh) 一种具有三种区域的4H-SiC金属半导体场效应晶体管
Hou et al. RF LDMOS power transistor for multi-carrier GSM base station
CN103050537A (zh) 射频横向双扩散场效应晶体管及其制造方法
CN102593127A (zh) 一种复合功率半导体器件
CN104716187B (zh) 射频ldmos器件及工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant