[go: up one dir, main page]

CN104576756A - 薄膜晶体管及薄膜晶体管的制备方法 - Google Patents

薄膜晶体管及薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN104576756A
CN104576756A CN201410853629.0A CN201410853629A CN104576756A CN 104576756 A CN104576756 A CN 104576756A CN 201410853629 A CN201410853629 A CN 201410853629A CN 104576756 A CN104576756 A CN 104576756A
Authority
CN
China
Prior art keywords
thin film
semiconductor layer
film transistor
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410853629.0A
Other languages
English (en)
Other versions
CN104576756B (zh
Inventor
石龙强
曾志远
李文辉
苏智昱
吕晓文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410853629.0A priority Critical patent/CN104576756B/zh
Priority to US14/440,679 priority patent/US9620647B2/en
Priority to PCT/CN2015/071185 priority patent/WO2016106895A1/zh
Publication of CN104576756A publication Critical patent/CN104576756A/zh
Application granted granted Critical
Publication of CN104576756B publication Critical patent/CN104576756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管及薄膜晶体管的制备方法。所述薄膜晶体管包括：基板；依次层叠设置在所述基板的表面上的栅极、栅极绝缘层、第一半导体层、蚀刻阻挡层以及第二半导体层；以及源极和漏极，所述源极及所述漏极分别覆盖在所述第二半导体的两端，所述蚀刻阻挡层上分别对应所述源极和漏极设有第一贯孔和第二贯孔，所述源极通过所述第一贯孔与所述第一半导体层相连，所述漏极通过第二贯孔与所述第一半导体层相连。本发明的薄膜晶体管能够有效增加所述薄膜晶体管的开态电流，且具有较快的开关速度。

Description

薄膜晶体管及薄膜晶体管的制备方法
技术领域
本发明涉及液晶显示领域，尤其涉及一种薄膜晶体管及薄膜晶体管的制备方法。
背景技术
薄膜晶体管(thin film transistor，TFT)作为一种开关元件被广泛地应用在液晶显示装置等电子装置中。薄膜晶体管由于可以应用在高分辨率(high pixelsper inch，high PPI)的显示设备上而得到广泛地关注。对于薄膜晶体管而言，高的开态电流可以增加所述晶体管的开关速度。为了增加所述薄膜晶体管的开态电流，通常的做法是增加薄膜晶体管中沟道的宽度或者是减小沟道的长度。然而，增大薄膜晶体管中沟道的宽度会降低液晶显示装置的开口率；减小薄膜晶体管的沟道的长度会引起短沟道效应。综上所述，现有技术中薄膜晶体管的开态电流较小，从而导致薄膜晶体管的开关速度较慢。
发明内容
本发明提供一种薄膜晶体管，所述薄膜晶体管具有较大的开态电流以及较快的开关速度。
所述薄膜晶体管包括：
基板；
依次层叠设置在所述基板的表面上的栅极、栅极绝缘层、第一半导体层、蚀刻阻挡层以及第二半导体层；
以及源极和漏极，所述源极及所述漏极分别覆盖在所述第二半导体的两端，所述蚀刻阻挡层上分别对应所述源极和漏极设有第一贯孔和第二贯孔，所述源极通过所述第一贯孔与所述第一半导体层相连，所述漏极通过第二贯孔与所述第一半导体层相连。
其中，所述薄膜晶体管还包括第一导电部，所述第一导电部用于连接所述源极与所述第一导电层以及连接所述源极与所述第二半导体层，所述第一导电部包括第一凸出部及第一覆盖部，所述第一凸出部的一端与所述第一覆盖部相连，所述第一凸出部收容于所述第一贯孔内以使所述第一凸出部的另一端与所述第一半导体层相连，所述第一覆盖部设置于所述蚀刻阻挡层上，覆盖所述第一贯孔，且所述第一覆盖部与所述源极相连。
其中，所述薄膜晶体管还包括第二导电部，所述第二导电部用于连接所述漏极与所述第一半导体层以及连接所述漏极与所述第二半导体层，所述第二导电部包括第二凸出部及第二覆盖部，所述第二凸出部的一端与所述第二覆盖部的一端相连，所述第二凸出部收容于所述第二贯孔内以使所述第二凸出部的另一端与所述第一半导体层相连，所述第二覆盖部设置于所述蚀刻阻挡层上，覆盖所述第二贯孔，且所述第二覆盖部与所述漏极相连。
其中，所述薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置于所述第一贯孔与所述第一半导体层之间。
其中，所述薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置于所述第二贯孔与所述第一半导体层之间。
本发明还提供一种薄膜晶体管的制备方法，所述薄膜晶体管的制备方法制备得到的薄膜晶体管具有较大的开态电流以及较快的开关速度。
相较于现有技术，在本实施方式的所述薄膜晶体管中，所述薄膜晶体管包括第一半导体层和第二半导体层这两层半导体层，且所述第一半导体层及所述第二半导体这两层半导体层均与源极及漏极相连，所述第一半导体层充当半导体层的同时也作为所述第二半导体层的栅极。当所述薄膜晶体管工作时，假设所述第一半导体层中的电流为第一电流，所述第二半导体层中的电路为第二电流，则所述薄膜晶体管的开态电流为所述第一电流与所述第二电流的和。本发明的薄膜晶体管能够有效增加所述薄膜晶体管的开态电流，因此，所述薄膜晶体管具有较快的开关速度。
所述薄膜晶体管的制备方法包括：
提供基板；
在所述基板的表面依次层叠设置栅极、栅极绝缘层、第一半导体层、蚀刻阻挡层及第二半导体层；
覆盖在所述第二半导体层且对应所述第二半导体层两端分别形成源极和漏极；
在所述蚀刻阻挡层上分别对应所述源极和漏极形成第一贯孔和第二贯孔，以使所述源极通过所述第一贯孔与所述第一半导体层相连，所述漏极通过所述第二贯孔与所述第一半导体层相连。
其中，所述薄膜晶体管的制备方法还包括：
形成第一导电部，所述第一导电部包括第一凸出部及第一覆盖部，所述第一凸出部的一端与所述第一覆盖部相连，所述第一凸出部收容于所述第一贯孔内以使所述第一凸出部的另一端与所述第一半导体层相连，所述第一覆盖部设置于所述蚀刻阻挡层上，覆盖所述第一贯孔，且所述第一覆盖部与所述源极相连。
其中，所述薄膜晶体管的制备方法还包括：
形成第二导电部，所述第二导电部包括第二凸出部及第二覆盖部，所述第二凸出部的一端与所述第二覆盖部的一端相连，所述第二凸出部收容于所述第二贯孔内以使所述第二凸出部的另一端与所述第一半导体层相连，所述第二覆盖部设置于所述蚀刻阻挡层上，覆盖所述第二贯孔，且所述第二覆盖部与所述漏极相连。
其中，所述薄膜晶体管的制备方法还包括：
形成第一欧姆接触层，所述第一欧姆接触层设置于所述第一贯孔与所述第一半导体层之间。
其中，所述薄膜晶体管的制备方法还包括：
形成第二欧姆接触层，所述第二欧姆接触层设置于所述第二贯孔与所述第一半导体层之间。
相较于现有技术，在本发明薄膜晶体管的制备方法制备出来的薄膜晶体管中，所述薄膜晶体管包括第一半导体层和第二半导体层这两层半导体层，且所述第一半导体层及所述第二半导体这两层半导体层均与源极及漏极相连，所述第一半导体层充当半导体层的同时也作为所述第二半导体层的栅极。当所述薄膜晶体管工作时，假设所述第一半导体层中的电流为第一电流，所述第二半导体层中的电路为第二电流，则所述薄膜晶体管的开态电流为所述第一电流与所述第二电流的和。本发明的薄膜晶体管能够有效增加所述薄膜晶体管的开态电流，因此，所述薄膜晶体管具有较快的开关速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一较佳实施方式的薄膜晶体管的剖面结构示意图。
图2为本发明一较佳实施方式的薄膜晶体管的制备方法的流程图。
图3至图7为本发明一较佳实施方式的薄膜晶体管的各个制备流程中对应的薄膜晶体管的剖面图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明一较佳实施方式的薄膜晶体管的剖面结构示意图。所述薄膜晶体管100包括基板110，依次层叠设置在所述基板110的表面上的栅极120、栅极绝缘层130、第一半导体层140、蚀刻阻挡层150以及第二半导体层160。所述薄膜晶体管100还包括源极170和漏极180，所述源极170及所述漏极180分别覆盖在所述第二半导体160的两端。所述蚀刻阻挡层150上分别对应所述源极170和所述漏极180设有第一贯孔(via hole)151和第二贯孔152，所述源极170通过所述第一贯孔151与所述第一半导体层140相连，所述漏极180通过所述第二贯孔152与所述第一半导体层140相连。
在本实施方式中，所述薄膜晶体管100为底栅极(bottom gate)薄膜晶体管。在本实施方式中，所述基板110为一玻璃基板。可以理解地，在其他实施中，所述基板110并不局限于为玻璃基板，所述基板110也可以为一塑料基板。所述基板110包括第一表面a及与所述第一表面a相对的第二表面b。在本实施方式中，所述栅极120、所述栅极绝缘层130、所述第一半导体层140、所述蚀刻阻挡层150及所述第二半导体层160依次层叠设置于所述基板100的所述第一表面a上。可以理解地，在其他实施方式中，所述栅极120、所述栅极绝缘层130、所述第一半导体层140、所述蚀刻阻挡层150及所述第二半导体层160依次层叠设置于所述基板100的所述第二表面b上。
在一实施方式中，所述薄膜晶体管100还包括缓冲层(图未示)。所述缓冲层设置于所述基板110的所述第一表面a上，此时，所述栅极120、所述栅极绝缘层130、所述第一半导体层140、所述蚀刻阻挡层150及所述第二半导体层160通过所述缓冲层层叠设置于所述基板110的所述第一表面a上。所述缓冲层用于缓冲所述基板110在制备所述薄膜晶体管100的过程中受到的应力，以避免所述基板110的损坏或者破裂。所述缓冲层的材质选自氧化硅层，氮化硅层，氮氧化硅层及其组合的其中之一。可以理解地，在其他实施方式中，所述缓冲层也可设置在所述基板110的所述第二表面b上，此时，所述栅极120、所述栅极绝缘层130、所述第一半导体层140、所述蚀刻阻挡层150及所述第二半导体层160通过所述缓冲层层叠设置于所述基板110的所述第二表面b上。
所述栅极120设置于所述基板110的所述第一表面a的中部，所述栅极120可以通过如下方式形成。在所述基板110的所述第一表面a上形成第一金属层，图案化所述第一金属层，以在所述基板110的所述第一表面a的中部形成所述栅极120。所述第一金属层的材质选自铜、钨、铬、铝及其组合的其中之一。
所述栅极绝缘层130覆盖在所述栅极120上及未覆盖所述栅极120的第一表面a上。所述栅极绝缘层130的材质选择氧化硅、氮化硅层，氮氧化硅层及其组合的其中之一。
所述第一半导体层140设置于所述栅极绝缘层130的中部。所述蚀刻阻挡层150设置于所述栅极绝缘层130上以及所述栅极绝缘层130上。所述蚀刻阻挡层150用于防止在形成所述薄膜晶体管100的过程中对所述蚀刻阻挡层150覆盖的第一半导体层140以及栅极绝缘层130等各层的损坏。所述蚀刻阻挡层150设置有所述第一贯孔151及所述第二贯孔152，所述第一贯孔151及所述第二贯孔152分别对应所述第一半导体层140的两端设置。
所述第二半导体层160设置于所述蚀刻阻挡层150的中部，且所述第二半导体层160对应所述第一贯孔151及所述第二贯孔152之间的位置设置。换句话说，所述第二半导体层160设置于所述蚀刻阻挡层150的中部，且所述第二半导体层160未覆盖所述第一贯孔151及所述第二贯孔152。
所述源极170及所述漏极180分别设置于所述第二半导体层160的两端，且所述源极170通过所述第一贯孔151与所述第一半导体层140相连，所述漏极180通过所述第二贯孔152与所述第一半导体层140相连。
所述薄膜晶体管100还包括第一导电部191，所述第一导电部191用于连接所述源极170与所述第一半导体层140以及连接所述源极170与所述第二半导体层160。所述第一导电部191包括第一凸出部1911及第一覆盖部1912。所述第一凸出部1911的一端与所述第一覆盖部1912相连，所述第一凸出部1911收容于所述第一贯孔151内以使所述第一凸出部1911的另一端与所述第一半导体层140相连。所述第一覆盖部1912设置于所述蚀刻阻挡层150上，覆盖所述第一贯孔151，且所述第一覆盖部1912与所述源极180相连。所述薄膜晶体管100还包括第二导电部192，所述第二导电部192用于连接所述漏极180与所述第一半导体层140以及连接所述漏极180与所述第二半导体层160。所述第二导电部192包括第二凸出部1921及第二覆盖部1922。所述第二凸出部1921的一端与所述第二覆盖部1922的一端相连，所述第二凸出部1921收容于所述第二贯孔152内以使所述第二凸出部1921的另一端与所述第一半导体层140相连。所述第二覆盖部1922设置于所述蚀刻阻挡层150上，覆盖所述第二贯孔152，且所述第二覆盖部1922与所述漏极180相连。
在一实施方式中，所述薄膜就晶体管100还包括第一欧姆接触层(图未示)，所述第一欧姆接触层设置于所述第一贯孔151与所述第一半导体层140之间。所述第一欧姆接触层用于减小设置在所述第一贯孔151内的所述第一凸出部1911与所述第一半导体层140之间的接触电阻。
在一实施方式中，所述薄膜晶体管100还包括第二欧姆接触层(图未示)，所述第二欧姆接触层设置于所述第二贯孔152与所述第一半导体层140之间。所述第二欧姆接触层用于减小设置在所述第二贯孔152内的所述第二凸出部1921与所述第一半导体层140之间的接触电阻。
在本实施方式的所述薄膜晶体管100中，所述薄膜晶体管100包括第一半导体层140和第二半导体层160这两层半导体层，且所述第一半导体层140及所述第二半导体层160这两层半导体层均与源极170及漏极180相连，所述第一半导体层140充当半导体层的同时也作为所述第二半导体层160的栅极。当所述薄膜晶体管100工作时，假设所述第一半导体层140中的电流为第一电流Ion1，所述第二半导体层160中的电路为第二电流Ion2，则所述薄膜晶体管100的开态电流为所述第一电流Ion1与所述第二电流Ion2的和。本发明的薄膜晶体管能够有效增加所述薄膜晶体管的开态电流，因此，所述薄膜晶体管100具有较快的开关速度。
下面结合图1对本发明薄膜晶体管100的制备方法详细介绍如下。请一并参阅图2，图2为本发明一较佳实施方式的薄膜晶体管的制备方法的流程图。所述薄膜晶体管100的制备方法包括但不仅限于以下步骤。
步骤S101，提供基板110。在本实施方式中，所述基板110为一玻璃基板。可以理解地，在其他实施方式中，所述基板110并不局限于为玻璃基板，所述基板110也可以为一塑料基板。请参阅图3，所述基板110包括第一表面a及与所述第一表面a相对的第二表面b。
步骤S102，在所述基板110的表面上依次层叠设置栅极120、栅极绝缘层130、第一半导体层140、蚀刻阻挡层150及第二半导体层160。请一并参阅图4，在本实施方式中，所述栅极120、所述栅极绝缘层130、所述第一半导体层140、所述蚀刻阻挡层150及所述第二半导体层160依次层叠设置于所述基板100的所述第一表面a上。可以理解地，在其他实施方式中，所述栅极120、所述栅极绝缘层130、所述第一半导体层140、所述蚀刻阻挡层150及所述第二半导体层160依次层叠设置于所述基板100的所述第二表面b上。
具体地，所述栅极120设置于所述基板110的所述第一表面a的中部，所述栅极120可以通过如下方式形成。在所述基板110的所述第一表面a上形成第一金属层，图案化所述第一金属层，以在所述基板110的所述第一表面a的中部形成所述栅极120。所述第一金属层的材质选自铜、钨、铬、铝及其组合的其中之一。
所述栅极绝缘层130覆盖在所述栅极120上及未覆盖所述栅极120的第一表面a上。所述栅极绝缘层130的材质选择氧化硅、氮化硅层，氮氧化硅层及其组合的其中之一。
所述第一半导体层140设置于所述栅极绝缘层130的中部。所述蚀刻阻挡层150设置于所述栅极绝缘层130上以及所述栅极绝缘层130上。所述蚀刻阻挡层150用于防止在形成所述薄膜晶体管100的过程中对所述蚀刻阻挡层150覆盖的第一半导体层140以及栅极绝缘层130等各层的损坏。所述蚀刻阻挡层150设置有所述第一贯孔151及所述第二贯孔152，所述第一贯孔151及所述第二贯孔152分别对应所述第一半导体层140的两端设置。
所述第二半导体层160设置于所述蚀刻阻挡层150的中部，且所述第二半导体层160对应所述第一贯孔151及所述第二贯孔152之间的位置设置。换句话说，所述第二半导体层160设置于所述蚀刻阻挡层150的中部，且所述第二半导体层160未覆盖所述第一贯孔151及所述第二贯孔152。
在一实施方式中，所述薄膜晶体管100的制备方法在所述步骤S101及所述步骤S102之间还包括步骤I。
步骤I，在所述基板110的表面上形成缓冲层(图未示)，所述栅极120、所述栅极绝缘层130、所述第一半导体层140、所述蚀刻阻挡层150及所述第二半导体层160通过所述缓冲层依次层叠设置于所述基板110的表面上。在本实施方式中，在所述基板110的第一表面a上形成缓冲层，所述栅极120、所述栅极绝缘层130、所述第一半导体层140、所述蚀刻阻挡层150及所述第二半导体层160通过所述缓冲层依次层叠设置于所述基板110的第一表面a上。在其他实施方式中，在所述基板110的第二表面b上形成缓冲层，所述栅极120、所述栅极绝缘层130、所述第一半导体层140、所述蚀刻阻挡层150及所述第二半导体层160通过所述缓冲层依次层叠设置于所述基板110的所述第二表面b上。所述缓冲层用于缓冲所述基板110在制备所述薄膜晶体管100的过程中受到的应力，以避免所述基板110的损坏或者破裂。所述缓冲层的材质选自氧化硅层，氮化硅层，氮氧化硅层及其组合的其中之一。
步骤S103，覆盖在所述第二半导体层160上且对应所述第二半导体层160的两端分别形成源极170和漏极180。请一并参阅图5，所述源极170及所属漏极180可以通过如下方式形成。首先在所述第二半导体层160上形成第二金属层，图案化所述第二金属层，保留所述第二半导体层160两端的第二金属层，以形成对应所述第二半导体层160的两端的源极170和漏极180。所述第二金属层的材质选自铜、钨、铬、铝及其组合的其中之一。可以理解地，所述第二金属层的材质可以与所述第一金属层的材质相同，也可以与所述第一金属层的材质不同。
步骤S104，在所述蚀刻阻挡层150上分别对应所述源极170和所述漏极180形成第一贯孔151和第二贯孔152，以使所述源极170通过所述第一贯孔151与所述第一半导体层140相连，所述漏极180通过所述第二贯孔152与所述第一半导体层140相连。
所述薄膜晶体管100的制备方法还包括步骤S105，请一并参阅图6。
步骤S105：形成第一导电部191，所述第一导电部191包括第一凸出部1911及第一覆盖部1912，所述第一凸出部1911的一端与所述第一覆盖部1912相连，所述第一凸出部1911收容于所述第一贯孔151内以使所述第一凸出部1911的另一端与所述第一半导体层140相连，所述第一覆盖部1912设置于所述蚀刻阻挡层150上，覆盖所述第一贯孔151，且所述第一覆盖部1912与所述源极170相连。
所述薄膜晶体管100的制备方法还包括步骤S106，请一并参阅图7。
步骤S106，形成第二导电部192，所述第二导电部192包括第二凸出部1921及第二覆盖部1922，所述第二凸出部1921的一端与所述第二覆盖部1922的一端相连，所述第二凸出部1921收容于所述第二贯孔152内以使所述第二凸出部1921的另一端与所述第一半导体层140相连，所述第二覆盖部1922设置于所述蚀刻阻挡层150上，覆盖所述第二贯孔152，且所述第二覆盖部1922与所述漏极180相连。
所述薄膜晶体管100的制备方法还包括步骤S107。
步骤S107，形成第一欧姆接触层，所述第一欧姆接触层设置于所述第一贯孔151与所述第一半导体层140之间。所述第一欧姆接触层用于减小设置在所述第一贯孔151内的所述第一凸出部1911与所述第一半导体层140之间的接触电阻。
所述薄膜晶体管100的制备方法还包括步骤S108。
步骤S108，形成第二欧姆接触层，所述第二欧姆接触层设置于所述第二贯孔152与所述第一半导体层140之间。所述第二欧姆接触层用于减小设置在所述第二贯孔152内的所述第二凸出部1921与所述第一半导体层140之间的接触电阻。
采用上述薄膜晶体管的制备方法制备出来的薄膜晶体管100包括第一半导体层140和第二半导体层160这两层半导体层，且所述第一半导体层140及所述第二半导体层160这两层半导体层均与源极170及漏极180相连，所述第一半导体层140充当半导体层的同时也作为所述第二半导体层160的栅极。当所述薄膜晶体管100工作时，假设所述第一半导体层140中的电流为第一电流Ion1，所述第二半导体层160中的电路为第二电流Ion2，则所述薄膜晶体管100的开态电流为所述第一电流Ion1与所述第二电流Ion2的和。本发明的薄膜晶体管能够有效增加所述薄膜晶体管的开态电流，因此，所述薄膜晶体管100具有较快的开关速度。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
基板；
依次层叠设置在所述基板的表面上的栅极、栅极绝缘层、第一半导体层、蚀刻阻挡层以及第二半导体层；
以及源极和漏极，所述源极及所述漏极分别覆盖在所述第二半导体的两端，所述蚀刻阻挡层上分别对应所述源极和漏极设有第一贯孔和第二贯孔，所述源极通过所述第一贯孔与所述第一半导体层相连，所述漏极通过第二贯孔与所述第一半导体层相连。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第一导电部，所述第一导电部用于连接所述源极与所述第一导电层以及连接所述源极与所述第二半导体层，所述第一导电部包括第一凸出部及第一覆盖部，所述第一凸出部的一端与所述第一覆盖部相连，所述第一凸出部收容于所述第一贯孔内以使所述第一凸出部的另一端与所述第一半导体层相连，所述第一覆盖部设置于所述蚀刻阻挡层上，覆盖所述第一贯孔，且所述第一覆盖部与所述源极相连。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第二导电部，所述第二导电部用于连接所述漏极与所述第一半导体层以及连接所述漏极与所述第二半导体层，所述第二导电部包括第二凸出部及第二覆盖部，所述第二凸出部的一端与所述第二覆盖部的一端相连，所述第二凸出部收容于所述第二贯孔内以使所述第二凸出部的另一端与所述第一半导体层相连，所述第二覆盖部设置于所述蚀刻阻挡层上，覆盖所述第二贯孔，且所述第二覆盖部与所述漏极相连。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置于所述第一贯孔与所述第一半导体层之间。
5.如权利要求4所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置于所述第二贯孔与所述第一半导体层之间。
6.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法包括：
提供基板；
在所述基板的表面依次层叠设置栅极、栅极绝缘层、第一半导体层、蚀刻阻挡层及第二半导体层；
覆盖在所述第二半导体层且对应所述第二半导体层两端分别形成源极和漏极；
在所述蚀刻阻挡层上分别对应所述源极和漏极形成第一贯孔和第二贯孔，以使所述源极通过所述第一贯孔与所述第一半导体层相连，所述漏极通过所述第二贯孔与所述第一半导体层相连。
7.如权利要求6所述的薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法还包括：
形成第一导电部，所述第一导电部包括第一凸出部及第一覆盖部，所述第一凸出部的一端与所述第一覆盖部相连，所述第一凸出部收容于所述第一贯孔内以使所述第一凸出部的另一端与所述第一半导体层相连，所述第一覆盖部设置于所述蚀刻阻挡层上，覆盖所述第一贯孔，且所述第一覆盖部与所述源极相连。
8.如权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法还包括：
形成第二导电部，所述第二导电部包括第二凸出部及第二覆盖部，所述第二凸出部的一端与所述第二覆盖部的一端相连，所述第二凸出部收容于所述第二贯孔内以使所述第二凸出部的另一端与所述第一半导体层相连，所述第二覆盖部设置于所述蚀刻阻挡层上，覆盖所述第二贯孔，且所述第二覆盖部与所述漏极相连。
9.如权利要求6所述的薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法还包括：
形成第一欧姆接触层，所述第一欧姆接触层设置于所述第一贯孔与所述第一半导体层之间。
10.如权利要求9所述的薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法还包括：
形成第二欧姆接触层，所述第二欧姆接触层设置于所述第二贯孔与所述第一半导体层之间。
CN201410853629.0A 2014-12-30 2014-12-30 薄膜晶体管及薄膜晶体管的制备方法 Active CN104576756B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410853629.0A CN104576756B (zh) 2014-12-30 2014-12-30 薄膜晶体管及薄膜晶体管的制备方法
US14/440,679 US9620647B2 (en) 2014-12-30 2015-01-21 Thin film transistor and manufacturing method thereof
PCT/CN2015/071185 WO2016106895A1 (zh) 2014-12-30 2015-01-21 薄膜晶体管及薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410853629.0A CN104576756B (zh) 2014-12-30 2014-12-30 薄膜晶体管及薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN104576756A true CN104576756A (zh) 2015-04-29
CN104576756B CN104576756B (zh) 2019-03-12

Family

ID=53092394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410853629.0A Active CN104576756B (zh) 2014-12-30 2014-12-30 薄膜晶体管及薄膜晶体管的制备方法

Country Status (3)

Country Link
US (1) US9620647B2 (zh)
CN (1) CN104576756B (zh)
WO (1) WO2016106895A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201696B (zh) * 2020-12-08 2021-03-12 西交利物浦大学 自驱动摩擦纳米发电突触晶体管
CN115411113B (zh) * 2021-05-28 2025-08-05 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
CN102769039A (zh) * 2012-01-13 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示器件
US20140183476A1 (en) * 2012-12-27 2014-07-03 Lg Display Co. Ltd. Thin-film transistor, method for manufacturing the same and display device comprising the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519801B1 (ko) * 2004-04-26 2005-10-10 삼성전자주식회사 스트레스 완충 스페이서에 의해 둘러싸여진 노드 콘택플러그를 갖는 반도체소자들 및 그 제조방법들
KR100645718B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
US7323392B2 (en) * 2006-03-28 2008-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistor with a highly stressed channel
TW201338102A (zh) * 2012-03-14 2013-09-16 勝華科技股份有限公司 主動元件及主動元件陣列基板
TWI478344B (zh) * 2012-07-04 2015-03-21 E Ink Holdings Inc 電晶體與其製造方法
TWI539751B (zh) * 2014-08-19 2016-06-21 聯詠科技股份有限公司 位準轉換器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
CN102769039A (zh) * 2012-01-13 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示器件
US20140183476A1 (en) * 2012-12-27 2014-07-03 Lg Display Co. Ltd. Thin-film transistor, method for manufacturing the same and display device comprising the same

Also Published As

Publication number Publication date
US9620647B2 (en) 2017-04-11
US20160343877A1 (en) 2016-11-24
CN104576756B (zh) 2019-03-12
WO2016106895A1 (zh) 2016-07-07

Similar Documents

Publication Publication Date Title
CN105140271B (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN107658345B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN107492555A (zh) 晶体管阵列面板
US10644160B2 (en) Thin film transistor and fabricating method thereof, array substrate and display device
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
CN104966698B (zh) 阵列基板、阵列基板的制造方法及显示装置
WO2020114485A1 (zh) 阵列基板及其制作方法、显示装置
WO2017215065A1 (zh) 阵列基板、阵列基板的制备方法及液晶显示面板
CN104091832B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN105489618A (zh) 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
US9653600B2 (en) Semiconductor device and method of fabricating same
CN104392928A (zh) 薄膜晶体管的制造方法
CN111627933B (zh) 主动元件基板及其制造方法
CN103219387B (zh) 薄膜晶体管结构及其制造方法
CN104576756A (zh) 薄膜晶体管及薄膜晶体管的制备方法
CN104576754A (zh) 薄膜晶体管及薄膜晶体管的制备方法
CN105304721A (zh) 基板结构及其制作方法
CN105304720A (zh) 薄膜晶体管
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
CN105977262B (zh) 一种显示装置、阵列基板及其制造方法
CN104465785B (zh) 薄膜晶体管
CN106920850B (zh) 一种非对称薄膜晶体管结构及其制备方法
WO2016150075A1 (zh) 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
CN105390509B (zh) 一种阵列基板的制作方法、阵列基板及液晶面板
CN111029342B (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant