CN104517831A

CN104517831A - 一种制作半导体器件的方法

Info

Publication number: CN104517831A
Application number: CN201310451411.8A
Authority: CN
Inventors: 舒强; 郝静安
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-09-27
Filing date: 2013-09-27
Publication date: 2015-04-15
Anticipated expiration: 2033-09-27
Also published as: CN104517831B

Abstract

本发明涉及一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上形成前置层；在所述前置层上依次形成薄氧化物层和高蚀刻率底部抗反射涂层；在所述高蚀刻率底部抗反射涂层上形成图案化的光刻胶层；根据所述图案化的光刻胶层刻蚀所述高蚀刻率底部抗反射涂层，以形成露出所述薄氧化物层的开口；去除所述图案化的光刻胶层；去除露出的所述薄氧化物层。在本发明的半导体器件的制作工艺中，使用高蚀刻率底部抗反射涂层和薄氧化物层形成在基底上，解决了在进行注入光刻工艺时基底的反射的问题，以及避免了对前置层和基底损伤的问题，以提高器件的性能。

Description

一种制作半导体器件的方法

技术领域

本发明涉及半导体制造工艺，具体地，本发明涉及一种注入光刻（Implant lithography）工艺。

背景技术

集成电路（IC）已经从单个硅芯片上制作的少量互连的器件发展成数以百万的器件。当前IC提供远超过原有想象的性能和复杂性。为了实现复杂性和电路密度（即能够被封装到给定芯片面积上的器件数目）的改进，最小器件特征的尺寸，也称为器件“几何结构”，已经随着各代IC而变得更小。现在以跨度少于四分之一微米的特征来制作半导体器件。

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备收到各种物理极限的限制。对于先进的技术节点而言，为了满足日益缩小的半导体器件的要求，用于注入（IMP）阻挡层的关键尺寸（critical dimension）和覆盖容差（overlay tolerances）也随之急剧减小，但是，这将影响半导体器件的制作工艺以及半导体器件的性能。

离子注入技术一直被用于掺杂半导体晶片。通过这种方法，离子束注入器在真空（低压）容器中产生离子束，并使离子定向和“注入”到晶片中。因此，底层衬底的反射率和底层衬底的表面形貌的变化将影响半导体器件的关键尺寸，然而，由于底层衬底没有使用有效的底部抗反射涂层（BARC）以控制衬底的反射率，所以在注入阻挡层光刻工艺中所形成的半导体器件的关键尺寸不均匀，如图1所示，在半导体衬底100具有pre-layer film（前置薄膜层）101，在pre-layer film101上形成图案化的注入光刻胶层（Implant photoresist）102。因此，需要一种可用的底部抗反射涂层或者一些特殊的薄膜叠层以解决底层衬底反射的问题。

目前，为了满足半导体技术的不断发展，同时避免在进行注入时的底层衬底反射。提出了采用顶部抗反射涂层（TARC）、可容易显影的底部抗反射的涂层（DBARC，Developable bottom anti-reflective coating）和OPC（光学邻近校正）偏置规则（bias rule）应用于注入光刻工艺中。但是，TARC和DBARC的性能有限。OPC偏置规则的使用很复杂，增加了工艺的复杂度。还提出了采用传统的BARC工艺应用于注入光刻工艺中，然而，在刻蚀步骤中将产生pre-layer film的损伤问题，因此，传统的BARC工艺不能应用于注入层（Implant layer）中。

因此，提出了一种新的半导体器件的制作工艺，使用特殊薄膜堆层以解决半导体衬底反射的问题，同时不损伤pre-layer和半导体衬底，以获得性能优良的半导体器件。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了有效解决上述问题，本发明提出了一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上形成前置层；在所述前置层上依次形成薄氧化物层和高蚀刻率底部抗反射涂层；在所述高蚀刻率底部抗反射涂层上形成图案化的光刻胶层；根据所述图案化的光刻胶层刻蚀所述高蚀刻率底部抗反射涂层，以形成露出所述薄氧化物层的开口；去除所述图案化的光刻胶层；去除露出的所述薄氧化物层。

优选地，采用湿法清洗工艺去除露出的所述薄氧化物层。

优选地，还包括在去除露出的所述薄氧化物层之后执行注入工艺的步骤。

优选地，所述刻蚀步骤采用的刻蚀气体为四氟化碳或者溴化氢和氧气的混合气体。

优选地，所述高蚀刻率底部抗反射涂层同光刻胶的刻蚀速率比大于1.5。

优选地，所述薄氧化物层的厚度范围为50埃至100埃。

优选地，采用C30执行所述湿法清洗工艺。

在本发明的半导体器件的制作工艺中，使用高蚀刻率底部抗反射涂层和薄氧化物层形成在基底上，解决了在进行注入光刻工艺时基底的反射的问题，以及避免了对前置层和基底损伤的问题，以提高器件的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1为根据现有技术进行注入的半导体器件的剖面示意图；

图2A-2F为根据本发明的一个实施方式制备半导体器件的过程剖面示意图；

图3为根据本发明的一个实施方式制备半导体器件的工艺流程图

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明的方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

下面将结合图2A-2F对本发明所述半导体器件的制备方法进行详细描述。如图2A所示，所述基底200可以为衬底，也可以为已经形成栅极等图案的衬底。

在本发明的一具体实施例中，所述基底为半导体衬底200，在所述半导体的衬底200中形成有阱；所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。此外，半导体衬底上可以被定义有源区。

在所述半导体衬底中形成有阱，在本发明的一具体实施方式中所述衬底选用N型衬底，具体地，本领域技术人员选用本领域常用的N型衬底即可，接着在所述N型衬底中形成P阱，在本发明的实施例中，首先在所述N型衬底上形成P阱窗口，在所述P阱窗口中进行离子注入，然后执行退火步骤推进以形成P阱。

作为优选，所述半导体衬底200为Si材料层的厚度为10-100nm，优选为30-50nm。

在基底200上形成前置薄膜层（pre-layer film）201，其中，前置层201为基底200的一小部分，前置层的厚度优选是小于基底200厚度的二分之一。

接着，如图2B所示，在前置层201上形成薄氧化物层202，薄氧化物层覆盖前置层201，其中，薄氧化物层202的厚度范围为50埃至100埃。

薄氧化物层202材料优选二氧化硅，薄氧化物层202的制备方法可以采用化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等。

然后，如图2C所示，在薄氧化物层202上形成高蚀刻率底部抗反射涂层203，其中，当采用四氟化碳（CF₄）或者溴化氢（HBr）和氧气（O₂）的混合气体等刻蚀气体进行刻蚀时，高蚀刻率底部抗反射涂层203同光刻胶的的刻蚀速率比大于1.5。

将底部抗反射涂层涂覆在光刻胶的底部来减少底部光的反射。有两种涂层材料：有机抗反射涂层（Organic），在硅片表面旋涂，依靠有机层直接接收掉入射光线；无机抗反射涂层（Inorganic），在硅片表面利用等离子增强化学气相沉积（PECVD）形成。一般材料为：TiN或SiN。通过特定波长相位相消而起作用，最重要的参数有：材料折射率、薄膜厚度等

如图2D所示，在高蚀刻率底部抗反射涂层203上形成光刻胶层，在本发明实施例中，在高蚀刻率底部抗反射涂层203上旋涂液态光刻胶，经过软烘、曝光、显影等步骤后形成图案化的光刻胶层204。所述图案化的光刻胶层204露出部分的高蚀刻率底部抗反射涂层203。图案化的光刻胶层204为注入光致抗蚀剂。

光刻胶掩模材料可以包括选自包括正性光刻胶材料、负性光刻胶材料和混合光刻胶材料的组中的光刻胶材料。通常，掩模层包括具有厚度从大约2000到大约5000埃的正性光刻胶材料或负性光刻胶材料。

如图2E所示，根据图案化的光刻胶层204刻蚀所述高蚀刻率底部抗反射涂层203露出所述薄氧化物层202，以形成开口205

既可以采用干蚀刻法也可以采用湿蚀刻法移除薄氧化物层。干蚀刻法能够采用基于氟化碳气体的各向异性蚀刻法。湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂或氢氟酸缓冲溶液。

使用一干蚀刻制造工艺，例如以氟化硫(SF6)、氮及氯作为蚀刻剂且对薄氧化物层具有高选择性的选择性反应性离子蚀刻(RIE)制造工艺，进行回蚀刻制造工艺。传统干刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。

在本发明的一具体地实施方式中，采用等离子体刻蚀，刻蚀气体可以采用CF₄（四氟化碳）。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现干法刻蚀。采用的刻蚀气体为四氟化碳刻蚀气体的流量为：100～200立方厘米/分钟(sccm)；反应室内压力可为30～50mTorr，刻蚀的时间为10～15秒，功率为50～100W，偏置功率为0W。

在本发明的另一具体实施方式中，以所述图案化的光刻胶层为掩膜，在通入HBr和O₂的刻蚀条件下，对所述底部抗反射涂层203进行刻蚀，在该步骤中所述蚀刻压力：50-150mTorr；功率：300-800W；时间：5-15s；其中气体流量：HBr，10-30sccm；O₂，10-30sccm。

需要说明的是上述图案化的光刻胶层204刻蚀所述高蚀刻率底部抗反射涂层203露出所述薄氧化物层202，以形成开口205方法仅仅是示例性的，并不局限与该方法，本领域技术人员还可以选用其他常用的方法。

优选的，刻蚀高蚀刻率底部抗反射涂层203的刻蚀气体可以采用CF₄或者HBr和O₂的混合气体。

然后去除图案化的光刻胶层204，在本发明的实施例中，采用灰化工艺去除图案化的光刻胶层204以露出高蚀刻率底部抗反射涂层203。

如图2F所示，采用湿法清洗去除露出的薄氧化物层202以露出位于基底200上的前置层201。

所述湿法清洗可采用有机的清洗溶剂或者无机的清洗溶剂。无机的清洗溶剂包括稀释的氢氟酸或者热磷酸。

在本发明的一具体实施例中，采用C30湿法清洗去除露出的薄氧化物层，同时在采用C30湿法清洗去除薄氧化物层的同时不会对基底200产生损伤。

需要说明的是上述采用C30湿法清洗去除露出所述薄氧化物层202，方法仅仅是示例性的，并不局限与该方法，本领域技术人员还可以选用类似于C30的其他材料去除薄氧化物层，或者选用其他类似的方法。

接着，以具有开口205的高蚀刻率底部抗反射涂层203为掩膜对基底200和前置层201进行注入掺杂工艺。

在一实施例中，以高蚀刻率底部抗反射涂层203为掩膜对基底200和前置层201进行高掺杂，所述高掺杂注入为现有技术中的常见工艺，高掺杂注入中的掺杂浓度大于10¹⁵/cm²，掺杂能量10KeV至100KeV。

图3为本发明一具体实施方式中所述半导体器件制备方法流程图，具体地包括以下步骤：

步骤301提供半导体衬底，在半导体衬底上形成前置层；

步骤302在前置层上形成薄氧化物层；

步骤303在薄氧化物层上形成高蚀刻率底部抗反射涂层；

步骤304在高蚀刻率底部抗反射涂层上形成图案化的光刻胶层；

步骤305根据图案化的光刻胶层刻蚀所述高蚀刻率底部抗反射涂层，以形成露出所述薄氧化物层的开口，接着，去除所述图案化的光刻胶层以露出所述高蚀刻率底部抗反射涂层；

步骤306采用湿法清洗去除露出的薄氧化物层以露出所述前置层，接着，根据具有所述开口的所述高蚀刻率底部抗反射涂层对所述基底和所述前置层进行注入；

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims

1.一种制作半导体器件的方法，包括：

提供半导体衬底；

在所述半导体衬底上形成前置层；

在所述前置层上依次形成薄氧化物层和高蚀刻率底部抗反射涂层；

在所述高蚀刻率底部抗反射涂层上形成图案化的光刻胶层；

根据所述图案化的光刻胶层刻蚀所述高蚀刻率底部抗反射涂层，以形成露出所述薄氧化物层的开口；

去除所述图案化的光刻胶层；

去除露出的所述薄氧化物层。

2.根据要求1所述的方法，其特征在于，采用湿法清洗工艺去除露出的所述薄氧化物层。

3.根据要求1所述的方法，其特征在于，还包括在去除露出的所述薄氧化物层之后执行注入工艺的步骤。

4.根据要求1所述的方法，其特征在于，所述刻蚀步骤采用的刻蚀气体为四氟化碳或者溴化氢和氧气的混合气体。

5.根据要求1所述的方法，其特征在于，所述高蚀刻率底部抗反射涂层同光刻胶的刻蚀速率比大于1.5。

6.根据要求1所述的方法，其特征在于，所述薄氧化物层的厚度范围为50埃至100埃。

7.根据要求2所述的方法，其特征在于，采用C30执行所述湿法清洗工艺。