[go: up one dir, main page]

CN104409635A - 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置 - Google Patents

一种有机薄膜晶体管及其制作方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN104409635A
CN104409635A CN201410784404.4A CN201410784404A CN104409635A CN 104409635 A CN104409635 A CN 104409635A CN 201410784404 A CN201410784404 A CN 201410784404A CN 104409635 A CN104409635 A CN 104409635A
Authority
CN
China
Prior art keywords
semiconductor layer
organic semiconductor
region
doped
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410784404.4A
Other languages
English (en)
Other versions
CN104409635B (zh
Inventor
谢应涛
欧阳世宏
蔡述澄
石强
刘则
方汉铿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410784404.4A priority Critical patent/CN104409635B/zh
Publication of CN104409635A publication Critical patent/CN104409635A/zh
Priority to US14/799,739 priority patent/US9728723B2/en
Application granted granted Critical
Publication of CN104409635B publication Critical patent/CN104409635B/zh
Priority to US15/634,748 priority patent/US10050200B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种有机薄膜晶体管及其制作方法、阵列基板、显示装置，用以实现在对有机薄膜晶体管的有机半导体层进行图形化时，不需要采用刻蚀的方法，进而提高有机薄膜晶体管的性能。所述方法包括有机半导体层的制作，其中，制作有机半导体层后，所述方法还包括：将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，所述遮挡区域对应需要形成有机薄膜晶体管的有源层的区域；对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂。

Description

一种有机薄膜晶体管及其制作方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种有机薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
近年，随着有机半导体材料的发现和发展，人们已经制备出了利用有机材料代替无机材料作为载流子传输的有机薄膜晶体管器件，并且器件的性能正逐步提升。有机薄膜晶体管(Organic Thin Film Transistor，OTFT)的基本结构和功能与传统的薄膜晶体管(Thin Film Transistor，TFT)基本相同，不同的是它采用了有机半导体作为工作物质。传统的无机薄膜晶体管，是利用金属氧化物半导体(Metal Oxide Semiconductor，MOS)式的场效应管，其半导体材料一般为无机硅。而有机薄膜晶体管则采用有机半导体材料取代MOS中的无机半导体材料。与现有的非晶硅或多晶硅TFT相比，OTFT具有以下特点：加工温度低，一般在180℃以下，不仅能耗显著降低，而且适用于柔性基板；工艺过程大大简化，成本大幅度降低；材料来源广泛，发展潜力大。OTFT有可能在许多电子产品上得到应用，如有源矩阵显示器、智能卡、商品价格及存货分类标签、大面积传感阵列等。
现有技术的有机薄膜晶体管的结构如图1所示，包括衬底基板10、位于衬底基板10上的栅电极11、位于栅电极11上的栅极绝缘层12、位于栅极绝缘层12上的源极13和漏极14，位于源极13和漏极14上的有机半导体有源层15。现有技术有机半导体有源层15的形成一般采用光刻工艺。在光刻工艺中，有机半导体层的沟道形成主要是利用刻蚀法来对有机半导体层进行图形化。而利用刻蚀法形成有机半导体层的沟道时，刻蚀层光刻胶溶剂会对沟道产生影响，例如表面溶解。另外，刻蚀后的沟道边缘可能受到刻蚀媒介的影响，例如边缘过刻、氧化、离子从侧壁注入等效应，通常这样的处理方法会影响沟道性能，并且会导致有机薄膜晶体管的漏电流增加。
综上所述，现有技术采用刻蚀的方法对有机半导体层进行图形化时，刻蚀层光刻胶溶剂会对有机半导体层产生影响，导致有机薄膜晶体管器件的性能下降，使用寿命降低。
发明内容
本发明实施例提供了一种有机薄膜晶体管及其制作方法、阵列基板、显示装置，用以实现在对有机薄膜晶体管的有机半导体层进行图形化时，不需要采用刻蚀的方法，进而提高有机薄膜晶体管的性能。
本发明实施例提供的一种有机薄膜晶体管的制作方法，包括有机半导体层的制作，制作有机半导体层后，该方法还包括：
将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，所述遮挡区域对应需要形成有机薄膜晶体管的有源层的区域；
对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂。
由本发明实施例提供的有机薄膜晶体管的制作方法，包括有机半导体层的制作，制作有机半导体层后，该方法还包括：将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，所述遮挡区域对应需要形成有机薄膜晶体管的有源层的区域；对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂，采用该方法对有机半导体层进行图形化时，遮挡区域对应的有机半导体层相当于现有技术刻蚀后保留的有机半导体层，未遮挡区域对应的有机半导体层相当于现有技术通过刻蚀去掉的有机半导体层，因此本发明实施例中在对有机薄膜晶体管的有机半导体层进行图形化时，不需要采用刻蚀的方法，能够减少刻蚀的工艺步骤，从而简化了有机薄膜晶体管的制造工艺，降低了有机薄膜晶体管的制造成本，进而提高有机薄膜晶体管的性能。
较佳地，所述方法具体包括：
通过构图工艺在衬底基板上制作栅极；
在所述栅极上制作栅极绝缘层；
通过构图工艺在所述栅极绝缘层上制作源极和漏极；
在所述源极和漏极上制作有机半导体层；
将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，所述遮挡区域对应需要形成有机薄膜晶体管的有源层的区域；
对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂。
这样，通过上述方法可以方便、简单的制作底栅型的有机薄膜晶体管。
较佳地，所述方法具体包括：
在衬底基板上制作遮光层；
在所述遮光层上制作缓冲层；
在所述缓冲层上制作有机半导体层；
将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，所述遮挡区域对应需要形成有机薄膜晶体管的有源层的区域；
对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂；
在掺杂后的有机半导体层上制作第一绝缘层；
通过构图工艺在所述第一绝缘层上制作栅极；
在所述栅极上制作第二绝缘层；
通过构图工艺在所述第二绝缘层上制作源极和漏极。
这样，通过上述方法可以方便、简单的制作顶栅型的有机薄膜晶体管。
较佳地，制作有机半导体层，包括：
通过溶液法或真空蒸镀的方法制作有机半导体层。
这样，通过溶液法或真空蒸镀的方法能够更加方便的制作有机半导体层。
较佳地，将所述有机半导体层进行部分遮挡，并对所述有机半导体层进行掺杂，具体包括：
采用金属掩膜板将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，被所述金属掩膜板遮挡的区域对应需要形成有机薄膜晶体管的有源层的区域；
对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂。
这样，采用金属掩膜板的方法能够方便、简单的实现将有机半导体层进行部分遮挡，并对有机半导体层进行掺杂的操作。
较佳地，将所述有机半导体层进行部分遮挡，并对所述有机半导体层进行掺杂，具体包括：
在所述有机半导体层上涂覆一层光刻胶，并通过曝光、显影去除部分光刻胶，在所述有机半导体层上形成光刻胶覆盖区域和光刻胶未覆盖区域，其中，所述光刻胶覆盖区域对应需要形成有机薄膜晶体管的有源层的区域；
对所述有机半导体层进行掺杂，所述光刻胶覆盖区域对应的有机半导体层未被掺杂，所述光刻胶未覆盖区域对应的有机半导体层被掺杂；
去除所述光刻胶覆盖区域的光刻胶。
这样，采用光刻胶掩膜的方法同样能够方便、简单的实现将有机半导体层进行部分遮挡，并对有机半导体层进行掺杂的操作。
较佳地，所述光刻胶为氟化的光刻胶。
这样，当将光刻胶选择为含氟的光刻胶时，不会对有机半导体层造成影响。
较佳地，对所述有机半导体层进行掺杂，包括：
采用溶液法或真空蒸镀的方法对所述有机半导体层进行掺杂。
这样，通过溶液法或真空蒸镀的方法能够简单、方便的实现对有机半导体层的掺杂。
较佳地，对所述有机半导体层进行掺杂时的掺杂物为有机小分子。
这样，采用有机小分子对有机半导体层进行掺杂后，掺杂部分能够更好的实现绝缘功能。
本发明实施例还提供了一种通过上述方法制作得到的有机薄膜晶体管，所述有机薄膜晶体管包括有机半导体层，所述有机半导体层包括掺杂区域和非掺杂区域，所述非掺杂区域对应需要形成有机薄膜晶体管的有源层的区域。
由于本发明实施例提供的有机薄膜晶体管，由于该有机薄膜晶体管在对有机半导体层进行图形化时没有用到刻蚀工艺，从而该有机薄膜晶体管的性能得到提升。
本发明实施例还提供了一种阵列基板，所述阵列基板包括上述的有机薄膜晶体管。
由于本发明实施例提供的阵列基板包括上述的有机薄膜晶体管，因此该阵列基板的性能也能够得到提升。
本发明实施例还提供了一种显示装置，该装置包括上述的阵列基板。
由于本发明实施例提供的显示装置包括上述的阵列基板，因此该显示装置的性能也能够得到提升。
附图说明
图1为现有技术的有机薄膜晶体管的截面结构示意图；
图2为本发明实施例提供的一种有机薄膜晶体管的制作方法流程图；
图3为本发明实施例提供的一种底栅型有机薄膜晶体管的制作方法流程图；
图4为本发明实施例提供的一种底栅型有机薄膜晶体管的截面结构示意图；
图5为本发明实施例提供的对有机薄膜晶体管中的有机半导体层进行图形化后的平面结构示意图；
图6为本发明实施例提供的对有机薄膜晶体管中的有机半导体层进行掺杂前后的电性测试示意图；
图7-图8为本发明实施例提供的采用金属掩膜板的方法对有机薄膜晶体管的有机半导体层进行图形化过程中的截面结构示意图；
图9-图10为本发明实施例提供的采用光刻胶掩膜的方法对有机薄膜晶体管的有机半导体层进行图形化过程中的截面结构示意图；
图11为本发明实施例提供的一种顶栅型有机薄膜晶体管的制作方法流程图；
图12为本发明实施例提供的一种顶栅型有机薄膜晶体管的截面结构示意图；
图13为本发明实施例提供的一种有机薄膜晶体管的截面结构示意图。
具体实施方式
本发明实施例提供了一种有机薄膜晶体管及其制作方法、阵列基板、显示装置，用以实现在对有机薄膜晶体管的有机半导体层进行图形化时，不需要采用刻蚀的方法，进而提高有机薄膜晶体管的性能。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面结合附图详细介绍本发明具体实施例提供的有机薄膜晶体管的制作方法。
如图2所示，本发明具体实施例提供了一种有机薄膜晶体管的制作方法，包括有机半导体层的制作，其中，制作有机半导体层后，该方法还包括：
S201、将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，所述遮挡区域对应需要形成有机薄膜晶体管的有源层的区域；
S202、对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂。
具体地，本发明具体实施例中有机薄膜晶体管的有源层的区域包括位于有机薄膜晶体管的源极和漏极之间的沟道区、源极与有机半导体层接触的区域和漏极与有机半导体层接触的区域。
本发明具体实施例制作得到的有机薄膜晶体管既可以为底栅型的有机薄膜晶体管，也可以为顶栅型的有机薄膜晶体管。
实施例一：
如图3所示，本发明具体实施例提供的有机薄膜晶体管的制作方法具体包括：
S301、通过构图工艺在衬底基板上制作栅极；
S302、在所述栅极上制作栅极绝缘层；
S303、通过构图工艺在所述栅极绝缘层上制作源极和漏极；
S304、在所述源极和漏极上制作有机半导体层；
S305、将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，所述遮挡区域对应需要形成有机薄膜晶体管的有源层的区域；
S306、对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂。
具体地，本发明具体实施例通过上述方法制作得到的有机薄膜晶体管如图4所示，首先，通过构图工艺在衬底基板40上制作栅极41，本发明具体实施例中的衬底基板40可以为玻璃基板，也可以为塑料基板或者涂覆绝缘层的基板。本发明具体实施例中的构图工艺指光刻胶的涂覆、曝光、显影的光刻过程、刻蚀过程以及刻蚀后的去除光刻胶过程。本发明具体实施例中通过构图工艺制作栅极41的具体过程为：在衬底基板40上通过热蒸镀或者溅射的方法沉积一层栅极薄膜，如：栅极薄膜可以选择金属、氧化铟锡(Indium Tin Oxide，ITO)、掺杂硅、有机导电物等，优选地，本发明具体实施例中的栅极薄膜选择金属材料，如金属铝(Al)，本发明具体实施例中沉积的栅极薄膜的厚度为20纳米(nm)到200nm，本发明具体实施例并不对栅极薄膜的厚度作限定，在实际生产过程中，可以根据具体的工艺需要进行调整。在沉积的栅极薄膜上涂覆一层光刻胶，优选地，本发明具体实施例涂覆的光刻胶为正性光刻胶，接着采用掩膜板对正性光刻胶进行365nm的曝光，再用浓度为2.38％的四甲基氢氧化铵(TetraMethyl Ammonium Hydroxide，TMAH)进行显影，通过湿法刻蚀的方法刻蚀掉暴露出的栅极薄膜，最后去除剩余的光刻胶，形成本发明具体实施例中的栅极41。
接着，在栅极41上制作栅极绝缘层42，本发明具体实施例中的栅极绝缘层42为氧化硅(SiOx)、氮化硅(SiNx)、金属氧化物、金属氮化物、有机材料等构成的绝缘薄膜，优选地，本发明具体实施例中的栅极绝缘层选择SiOx，具体地，本发明具体实施例采用等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition，PECVD)的方法，使用氢化硅(SiH4)气体与氧化氮(N2O)气体反应生成SiOx，本发明具体实施例中沉积的栅极绝缘层的厚度为30nm到1000nm，本发明具体实施例并不对栅极绝缘层的厚度作限定，在实际生产过程中，可以根据具体的工艺需要进行调整。
接着，通过构图工艺在栅极绝缘层42上制作源极43和漏极44，具体地，在沉积有栅极绝缘层42的衬底基板上通过热蒸镀或者溅射的方法沉积一层源漏极薄膜，源漏极薄膜可以选择金属、ITO等，优选地，本发明具体实施例中的源漏极薄膜选择金属材料，如金属金(Au)、银(Ag)、钼(Mo)、铝(Al)、铜(Cu)等，本发明具体实施例中沉积的源漏极薄膜的厚度为20nm到300nm，本发明具体实施例并不对源漏极薄膜的厚度作限定，在实际生产过程中，可以根据具体的工艺需要进行调整。在沉积的源漏极薄膜上涂覆一层光刻胶，优选地，本发明具体实施例涂覆的光刻胶为正性光刻胶，接着采用掩膜板对正性光刻胶进行365nm的曝光，再用浓度为2.38％的TMAH进行显影，通过湿法刻蚀的方法刻蚀掉暴露出的源漏极薄膜，最后去除剩余的光刻胶，形成本发明具体实施例中的源极43和漏极44。
接着，在源极43和漏极44上制作有机半导体层45，本发明具体实施例中的有机半导体层为小分子、高分子聚合物，优选地，本发明具体实施例通过溶液法或真空蒸镀的方法在源极43和漏极44上制作有机半导体层45，本发明具体实施例中制作的有机半导体层的厚度为10nm到200nm，本发明具体实施例并不对有机半导体层的厚度作限定，在实际生产过程中，可以根据具体的工艺需要进行调整。
接着，对制作得到的有机半导体层45进行部分遮挡，在有机半导体层上形成遮挡区域451和未遮挡区域452，其中，遮挡区域451对应需要形成有机薄膜晶体管的有源层的区域；遮挡后，对有机半导体层45进行掺杂，遮挡区域451对应的有机半导体层未被掺杂，未遮挡区域452对应的有机半导体层被掺杂。优选地，本发明具体实施例对有机半导体层45进行掺杂包括：采用溶液法或真空蒸镀的方法对有机半导体层45进行掺杂，本发明具体实施例中对有机半导体层45进行掺杂时的掺杂物为有机小分子，如：本发明具体实施例中的有机小分子为PAG(photoacid generator)或PBG(photobase generator)。有机半导体层45被掺杂后的区域，导电性或迁移率下降，此方法可以形成有机薄膜图形或阵列，不需要对有机有机半导体层45进行刻蚀，对有机半导体层45掺杂后的效果图如图5所示，通过该方法形成多个具有半导体功能的有机薄膜图案51，该有机薄膜图案51所在的区域对应有机半导体层的未被掺杂区，同时也形成失去半导体功能的绝缘区域52，该绝缘区域52对应有机半导体层的掺杂区。
为了验证本发明具体实施例中掺杂后的有机半导体层的电性效果，申请人进行了具体的实验验证，验证结果如图6所示，该实验中分别制作了四种不同类型的有机薄膜晶体管，其中，第一种类型的有机薄膜晶体管中的有机半导体层未被掺杂；第二种类型的有机薄膜晶体管中的有机半导体层被掺杂，并对掺杂后的有机半导体层用紫外光照射一分钟；第三种类型的有机薄膜晶体管中的有机半导体层也被掺杂，并对掺杂后的有机半导体层首先用紫外光照射一分钟，然后进行80℃15分钟的后烘；第四种类型的有机薄膜晶体管中的有机半导体层也被掺杂，并对掺杂后的有机半导体层首先用紫外光照射一分钟，然后进行180℃1小时的后烘。从图中可以看到，第一种类型的有机薄膜晶体管表现出正常的晶体管特性，第二种类型的有机薄膜晶体管的电流相对于第一种类型的有机薄膜晶体管的电流减少一个数量级，第三种类型的有机薄膜晶体管的电流进一步减小，而第四种类型的有机薄膜晶体管的电流减小到10-10-10-11A。通过该实验进一步验证了掺杂后的有机半导体层导电性或迁移率下降，表现出绝缘的特性。
具体地，本发明具体实施例中将有机半导体层进行部分遮挡，并对有机半导体层进行掺杂的方法有两种，下面结合附图进行详细介绍。
方法一：
如图7所示，采用金属掩膜板70将有机半导体层45进行部分遮挡，在有机半导体层上形成遮挡区域451和未遮挡区域452，其中，被金属掩膜板70遮挡的区域451对应需要形成有机薄膜晶体管的有源层的区域。
如图8所示，对有机半导体层45进行掺杂，如图中的箭头方向，由于有机半导体层的遮挡区域451上方有金属掩膜板70，因此掺杂物被金属掩膜板70阻挡，无法到达有机半导体层45的遮挡区域451，遮挡区域451对应的有机半导体层45未被掺杂，而有机半导体层45的未遮挡区域452上方没有金属掩膜板70，此时未遮挡区域452对应的有机半导体层45被掺杂。掺杂后，将金属掩膜板70取掉，即可形成本发明具体实施例中的有机薄膜晶体管。
方法二：
如图9所示，在有机半导体层45上涂覆一层光刻胶90，优选地，本发明具体实施例中的光刻胶为氟化的光刻胶，并通过曝光、显影去除部分光刻胶，在有机半导体层45上形成光刻胶覆盖区域，即有机半导体层的遮挡区域451和光刻胶未覆盖区域，即有机半导体层45的未遮挡区域452，其中，光刻胶覆盖区域对应需要形成有机薄膜晶体管的有源层的区域。
如图10所示，对有机半导体层45进行掺杂，如图中的箭头方向，例如本发明具体实施例中的掺杂物为PAG，对于光刻胶覆盖区域，由于光刻胶90位于有机半导体层45的上方，因此，该区域对应的有机半导体层45未被掺杂，对于光刻胶未覆盖区域，该区域对应的有机半导体层45被掺杂，本发明具体实施例中为了激发掺杂的效率，在对有机半导体层45进行PAG掺杂后，对有机半导体层45进行365nm曝光一分钟，再在氮气环境下进行180度1小时的后烘，再利用丙二醇甲醚醋酸酯(Propylene Glycol Monomethyl Ether Acetate，PGMEA)进行冲洗，清洗残留于有机半导体层45表面的PAG。最后，去除覆盖在有机半导体层45上的光刻胶，形成本发明具体实施例中的有机薄膜晶体管。
采用本发明具体实施例一制作得到的有机薄膜晶体管为底栅型的有机薄膜晶体管，另外，本发明具体实施例制作的底栅型的有机薄膜晶体管的源极和漏极还可以位于有机半导体层上方，具体制作过程与实施例一的方法类似，这里不再赘述。
实施例二：
如图11所示，本发明具体实施例提供的有机薄膜晶体管的制作方法具体包括：
S1001、在衬底基板上制作遮光层；
S1002、在所述遮光层上制作缓冲层；
S1003、在所述缓冲层上制作有机半导体层；
S1004、将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，所述遮挡区域对应需要形成有机薄膜晶体管的有源层的区域；
S1005、对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂；
S1006、在掺杂后的有机半导体层上制作第一绝缘层；
S1007、通过构图工艺在所述第一绝缘层上制作栅极；
S1008、在所述栅极上制作第二绝缘层；
S1009、通过构图工艺在所述第二绝缘层上制作源极和漏极。
具体地，本发明具体实施例通过上述方法制作得到的有机薄膜晶体管如图12所示，具体包括：在衬底基板40上制作遮光层110，遮光层的具体制作过程与现有技术相同，这里不再赘述。在遮光层110上制作缓冲层111，缓冲层111的具体制作过程与现有技术相同，这里不再赘述。在缓冲层111上制作有机半导体层45，有机半导体层的具体制作过程与实施例一相同，这里不再赘述。将有机半导体层45进行部分遮挡，在有机半导体层45上形成遮挡区域451和未遮挡区域452，其中，遮挡区域451对应需要形成有机薄膜晶体管的有源层的区域；对有机半导体层45进行掺杂，遮挡区域451对应的有机半导体层45未被掺杂，未遮挡区域452对应的有机半导体层被掺杂，本发明具体实施例二中对有机半导体层进行部分遮挡，并对有机半导体层进行掺杂的方法与实施例一相同，这里不再赘述。在掺杂后的有机半导体层45上制作第一绝缘层112，第一绝缘层的具体制作过程与现有技术相同，这里不再赘述。通过构图工艺在第一绝缘层112上制作栅极113，栅极的具体制作过程与现有技术相同，这里不再赘述。在栅极113上制作第二绝缘层114，第二绝缘层的具体制作过程与现有技术相同，这里不再赘述。通过构图工艺在第二绝缘层114上制作源极115和漏极116，源极115和漏极116分别通过过孔与有机半导体层45接触，源极115和漏极116，以及所述过孔的具体制作过程与现有技术相同，这里不再赘述。
采用本发明具体实施例二制作得到的有机薄膜晶体管为顶栅型的有机薄膜晶体管，另外，本发明具体实施例制作的顶栅型的有机薄膜晶体管的源极和漏极还可以位于有机半导体层下方，具体制作过程与实施例二的方法类似，这里不再赘述。
如图13所示，本发明具体实施例还提供了一种采用上述实施例一或实施例二的方法制作得到的有机薄膜晶体管，该有机薄膜晶体管包括有机半导体层45，有机半导体层45包括掺杂区域121和非掺杂区域122，非掺杂区域122对应需要形成有机薄膜晶体管的有源层的区域。
综上所述，本发明具体实施例提供一种新的对有机薄膜晶体管的有机半导体层的图形化方法，采用该方法进行图形化时，遮挡区域对应的有机半导体层相当于现有技术刻蚀后保留的有机半导体层，未遮挡区域对应的有机半导体层相当于现有技术通过刻蚀去掉的有机半导体层，因此本发明具体实施例中在对有机薄膜晶体管的有机半导体层进行图形化时，不需要采用刻蚀的方法，能够减少刻蚀的工艺步骤，从而简化了有机薄膜晶体管的制造工艺，降低了有机薄膜晶体管的制造成本，同时达到不使用刻蚀溶剂等工业溶剂的图形化效果，从而解决现有技术刻蚀中溶剂或反应离子影响有机薄膜性能的技术问题。另外，本发明具体实施例中制作的有机薄膜晶体管的有源层的区域的边缘形成绝缘区，能够有效降低有机薄膜晶体管的关态电流，提高有机薄膜晶体管的开关比。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种有机薄膜晶体管的制作方法，包括有机半导体层的制作，其特征在于，制作有机半导体层后，该方法还包括：
将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，所述遮挡区域对应需要形成有机薄膜晶体管的有源层的区域；
对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂。
2.根据权利要求1所述的方法，其特征在于，所述方法具体包括：
通过构图工艺在衬底基板上制作栅极；
在所述栅极上制作栅极绝缘层；
通过构图工艺在所述栅极绝缘层上制作源极和漏极；
在所述源极和漏极上制作有机半导体层；
将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，所述遮挡区域对应需要形成有机薄膜晶体管的有源层的区域；
对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂。
3.根据权利要求1所述的方法，其特征在于，所述方法具体包括：
在衬底基板上制作遮光层；
在所述遮光层上制作缓冲层；
在所述缓冲层上制作有机半导体层；
将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，所述遮挡区域对应需要形成有机薄膜晶体管的有源层的区域；
对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂；
在掺杂后的有机半导体层上制作第一绝缘层；
通过构图工艺在所述第一绝缘层上制作栅极；
在所述栅极上制作第二绝缘层；
通过构图工艺在所述第二绝缘层上制作源极和漏极。
4.根据权利要求2或3任一权项所述的方法，其特征在于，制作有机半导体层，包括：
通过溶液法或真空蒸镀的方法制作有机半导体层。
5.根据权利要求2或3任一权项所述的方法，其特征在于，将所述有机半导体层进行部分遮挡，并对所述有机半导体层进行掺杂，具体包括：
采用金属掩膜板将所述有机半导体层进行部分遮挡，在所述有机半导体层上形成遮挡区域和未遮挡区域，其中，被所述金属掩膜板遮挡的区域对应需要形成有机薄膜晶体管的有源层的区域；
对所述有机半导体层进行掺杂，所述遮挡区域对应的有机半导体层未被掺杂，所述未遮挡区域对应的有机半导体层被掺杂。
6.根据权利要求2或3任一权项所述的方法，其特征在于，将所述有机半导体层进行部分遮挡，并对所述有机半导体层进行掺杂，具体包括：
在所述有机半导体层上涂覆一层光刻胶，并通过曝光、显影去除部分光刻胶，在所述有机半导体层上形成光刻胶覆盖区域和光刻胶未覆盖区域，其中，所述光刻胶覆盖区域对应需要形成有机薄膜晶体管的有源层的区域；
对所述有机半导体层进行掺杂，所述光刻胶覆盖区域对应的有机半导体层未被掺杂，所述光刻胶未覆盖区域对应的有机半导体层被掺杂；
去除所述光刻胶覆盖区域的光刻胶。
7.根据权利要求6所述的方法，其特征在于，所述光刻胶为氟化的光刻胶。
8.根据权利要求1所述的方法，其特征在于，对所述有机半导体层进行掺杂，包括：
采用溶液法或真空蒸镀的方法对所述有机半导体层进行掺杂。
9.根据权利要求8所述的方法，其特征在于，对所述有机半导体层进行掺杂时的掺杂物为有机小分子。
10.一种如权利要求1-9任一权项所述的方法制作得到的有机薄膜晶体管，其特征在于，所述有机薄膜晶体管包括有机半导体层，所述有机半导体层包括掺杂区域和非掺杂区域，所述非掺杂区域对应需要形成有机薄膜晶体管的有源层的区域。
11.一种阵列基板，其特征在于，所述阵列基板包括权利要求10所述的有机薄膜晶体管。
12.一种显示装置，其特征在于，所述装置包括权利要求11所述的阵列基板。
CN201410784404.4A 2014-12-16 2014-12-16 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置 Active CN104409635B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410784404.4A CN104409635B (zh) 2014-12-16 2014-12-16 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置
US14/799,739 US9728723B2 (en) 2014-12-16 2015-07-15 Organic thin film transistor and manufacturing method thereof, array substrate
US15/634,748 US10050200B2 (en) 2014-12-16 2017-06-27 Organic thin film transistor and manufacturing method thereof, array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410784404.4A CN104409635B (zh) 2014-12-16 2014-12-16 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN104409635A true CN104409635A (zh) 2015-03-11
CN104409635B CN104409635B (zh) 2017-02-22

Family

ID=52647247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410784404.4A Active CN104409635B (zh) 2014-12-16 2014-12-16 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置

Country Status (2)

Country Link
US (2) US9728723B2 (zh)
CN (1) CN104409635B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192661A (zh) * 2018-08-28 2019-01-11 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409635B (zh) * 2014-12-16 2017-02-22 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置
CN108878650B (zh) 2017-05-10 2021-12-03 元太科技工业股份有限公司 有机薄膜晶体管
CN108365095A (zh) * 2017-09-30 2018-08-03 广东聚华印刷显示技术有限公司 薄膜晶体管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85109088A (zh) * 1984-11-15 1986-08-27 索尼公司 薄膜晶体管的制作方法
US20010007357A1 (en) * 1993-11-05 2001-07-12 Hongyong Zhang Semiconductor device and a manufacturing method thereof
US20030096458A1 (en) * 2001-11-20 2003-05-22 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor
KR100723289B1 (ko) * 2005-12-07 2007-05-30 한국전자통신연구원 박막 트랜지스터 및 그 제조방법
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法
CN103700705A (zh) * 2013-12-09 2014-04-02 深圳市华星光电技术有限公司 一种igzo电晶体结构及其制造方法、显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045971A (ja) * 2011-08-25 2013-03-04 Sony Corp 薄膜トランジスタおよびその製造方法、ならびに電子機器
CN104409635B (zh) * 2014-12-16 2017-02-22 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85109088A (zh) * 1984-11-15 1986-08-27 索尼公司 薄膜晶体管的制作方法
US20010007357A1 (en) * 1993-11-05 2001-07-12 Hongyong Zhang Semiconductor device and a manufacturing method thereof
US20030096458A1 (en) * 2001-11-20 2003-05-22 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor
KR100723289B1 (ko) * 2005-12-07 2007-05-30 한국전자통신연구원 박막 트랜지스터 및 그 제조방법
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法
CN103700705A (zh) * 2013-12-09 2014-04-02 深圳市华星光电技术有限公司 一种igzo电晶体结构及其制造方法、显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192661A (zh) * 2018-08-28 2019-01-11 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板

Also Published As

Publication number Publication date
CN104409635B (zh) 2017-02-22
US10050200B2 (en) 2018-08-14
US20170294584A1 (en) 2017-10-12
US9728723B2 (en) 2017-08-08
US20160172590A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
CN102636927B (zh) 阵列基板及其制造方法
CN101488459B (zh) 一种自对准的金属氧化物薄膜晶体管的制作方法
CN102890378B (zh) 一种阵列基板及其制造方法
CN103489921B (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
US10263115B2 (en) Thin film transistor and manufacturing method of the same, array substrate and display device
CN103715096A (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
JP2017520914A (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN102779942B (zh) 一种有机薄膜晶体管阵列基板及其制作方法
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US10727307B2 (en) Display substrate and fabrication method thereof, and display device
CN104576758A (zh) 薄膜晶体管、阵列基板及其制作方法
CN104409635B (zh) 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置
US9972643B2 (en) Array substrate and fabrication method thereof, and display device
CN103337462B (zh) 一种薄膜晶体管的制备方法
CN111739841B (zh) 一种顶栅结构的In-cell触控面板及制作方法
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN102629576A (zh) 阵列基板及其制作方法
CN105720012A (zh) 双栅极tft阵列基板及制作方法
CN104766877B (zh) 阵列基板、阵列基板的制造方法及显示装置
CN104409361A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN107946195B (zh) 制备双栅氧化物半导体薄膜晶体管的方法
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant