[go: up one dir, main page]

CN104300951A - 具有反向导通igbt和栅极驱动器电路的电子电路 - Google Patents

具有反向导通igbt和栅极驱动器电路的电子电路 Download PDF

Info

Publication number
CN104300951A
CN104300951A CN201410334826.1A CN201410334826A CN104300951A CN 104300951 A CN104300951 A CN 104300951A CN 201410334826 A CN201410334826 A CN 201410334826A CN 104300951 A CN104300951 A CN 104300951A
Authority
CN
China
Prior art keywords
state
voltage
gate voltage
igbt
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410334826.1A
Other languages
English (en)
Inventor
D.韦贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104300951A publication Critical patent/CN104300951A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H10P95/80—

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

公开了一种具有反向导通IGBT和栅极驱动器电路的电子电路。电子电路包括反向导通IGBT和驱动器电路。在第一关闭状态栅极电压下的所述反向导通IGBT的第一二极管发射极效率不同于在第二关闭状态栅极电压下的第二二极管发射极效率。所述驱动器电路的驱动器端子电耦接到所述反向导通IGBT的栅极端子。在第一状态下，所述驱动器电路在所述驱动器端子处提供打开状态栅极电压。在第二状态下，所述驱动器电路提供所述第一关闭状态栅极电压，并且在第三状态下，所述驱动器电路在所述驱动器端子处提供所述第二关闭状态栅极电压。所述反向导通IGBT可以操作于不同的模式下，从而例如可以减少总体损耗。

Description

具有反向导通IGBT和栅极驱动器电路的电子电路
技术领域
本发明涉及一种具有反向导通IGBT和栅极驱动器电路的电子电路。
背景技术
IGBT（绝缘栅双极晶体管）典型地切换电感性负载（诸如电机绕组）。在打开状态下，流过电感器的电流生成磁场。当电流被切断时，电感器中所存储的磁场能量生成跨电感器的高电压降，其中，所生成的电压的极性与在打开状态下的电压降的极性相反。可以平行于开关或电感器被布置并且在打开状态下被旁路或反向偏置的反激或续流二极管在关闭状态下将电感器或开关短路，并且传递电流，直到电感器中所存储的磁场能量耗散。反向导通IGBT整体地集成作为电子开关而有效的IGBT以及并联到开关的续流二极管。想要改进包括反向导通IGBT的电子电路。
发明内容
根据实施例，一种电子电路，包括反向导通IGBT和驱动器电路。在第一关闭状态栅极电压下的所述反向导通IGBT的第一二极管发射极效率不同于在第二关闭状态栅极电压下的第二二极管发射极效率。所述驱动器电路的驱动器端子电耦接到所述反向导通IGBT的栅极端子。在第一状态下，所述驱动器电路在所述驱动器端子处提供打开状态栅极电压。在第二状态下，所述驱动器电路在所述驱动器端子处提供第一关闭状态栅极电压。在第三状态下，所述驱动器电路在所述驱动器端子处提供第二关闭状态栅极电压。
示例半桥电路包括：第一反向导通IGBT和第二反向导通IGBT以及第一驱动器电路和第二驱动器电路。在第一关闭状态栅极电压下的所述反向导通IGBT中的每一个的第一二极管发射极效率不同于在第二关闭状态栅极电压下的第二二极管发射极效率。所述驱动器电路中的每一个的驱动器端子电耦接到所述反向导通IGBT中的对应的一个反向导通IGBT的栅极端子。在所述驱动器端子处，所述驱动器电路中的每一个在所述驱动器电路的第一状态下提供打开状态栅极电压，在第二状态下提供所述第一关闭状态栅极电压，在第三状态下提供所述第二关闭状态栅极电压。
示例IGBT模块至少包括：第一反向导通IGBT和第二反向导通IGBT，并且至少包括：第一驱动器电路和第二驱动器电路。对于所述反向导通IGBT中的每一个，在第一关闭状态栅极电压下的第一二极管发射极效率不同于在第二关闭状态栅极电压下的第二二极管发射极效率。所述驱动器电路中的每一个的驱动器端子电耦接到所述反向导通IGBT中的对应的一个反向导通IGBT的栅极端子。在所述驱动器端子处，所述驱动器电路中的每一个在所述驱动器电路的第一状态下提供打开状态栅极电压，在第二状态下提供所述第一关闭状态栅极电压，在第三状态下提供所述第二关闭状态栅极电压。
根据另一实施例的栅极驱动器电路包括：驱动器电路，被配置为：驱动用于IGBT的栅极信号。所述驱动器电路包括：驱动器端子，其中，在所述驱动器端子处，所述驱动器电路在第一状态下提供打开状态栅极电压，在第二状态下提供第一关闭状态栅极电压，在第三状态下提供不同的第二关闭状态栅极电压。控制电路电耦接到所述驱动器电路，并且控制所述驱动器电路以在所述第二状态与第三状态之间进行改变。
另一实施例涉及一种操作反向导通IGBT的方法。在第一状态下，打开状态栅极电压被提供给所述反向导通IGBT的栅极端子。在第二状态下，第一关闭状态栅极电压提供给所述反向导通IGBT的栅极端子。在第三状态下，第二关闭状态栅极电压提供给所述反向导通IGBT的栅极端子。所述反向导通IGBT在所述第一关闭状态栅极电压下具有第一二极管发射极效率，并且在所述第二关闭状态栅极电压下具有不同的第二二极管发射极效率。
在阅读以下详细描述并且浏览随附的附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
随附的附图被包括以提供本发明的进一步理解，附图被并入本说明书中并构成本说明书的一部分。附图图解本发明实施例，并且连同描述一起用于解释本发明的原理。由于通过参照以下详细描述本发明其它实施例以及所意图的优点变得更好理解，因此它们将容易被领会。
图1A是根据实施例的包括反向导通IGBT和栅极驱动器电路的电子电路的简化电路图。
图1B是根据另一实施例的栅极驱动器电路的简化电路图。
图1C是根据另一实施例的半桥电路的简化电路图。
图1D是根据另一实施例的IGBT模块的简化电路图。
图2是用于图解关闭状态栅极电压的变化的效果的示意图。
图3A是根据另一实施例的沟槽型反向导通IGBT的部分的示意性截面图。
图3B是提供场区域的根据实施例的沟槽型反向导通IGBT的部分的示意性截面图。
图4A是提供界面层的根据实施例的沟槽型反向导通IGBT的部分的示意性截面图。
图4B是提供浮置端接区带的根据实施例的反向导通IGBT的部分的示意性截面图。
图5A是提供接触沟槽和界面层的根据实施例的反向导通IGBT的部分的示意性截面图。
图5B是沿着直线B-B的图5A的反向导通IGBT的部分的示意性截面图。
具体实施方式
在以下的详细描述中，参照随附的附图，附图形成在此的一部分，并且在附图中以图解的方式示出其中可以实践本发明的特定实施例。应理解，可以利用其它实施例，并且可以在不脱离本发明的范围的情况下作出结构或逻辑改变。例如，对于一个实施例图解或描述的特征可以用于其它实施例或与之结合，以得到另一实施例。本发明意图包括这样的修改和变化。使用特定语言来描述示例，其不应解释为限制所附权利要求的范围。附图并非成比例，并且仅用于例示的目的。为了清楚，如果并未另外声明，则在不同附图中通过对应标号来指定相同要素。
术语‌“‌‌具有”、‌“包含‌”、‌“‌‌包括‌”、“含有”等是开放式的，并且这些术语指示所声明的结构、要素或特征的存在性，而非排除附加要素或特征。数量词和代词‌“一个‌”、‌“‌某个‌”以及‌“这个‌”意图包括复数以及单数，除非上下文另外清楚指示。
术语‌“电连接‌”描述电连接的元件之间的恒定低欧姆连接，例如有关的各元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语‌“电耦接‌”包括可以在电耦接的各元件（例如电阻器、电阻性元件或可控制为临时地在第一状态下提供低欧姆连接而在第二状态下提供高欧姆电解耦的元件）之间提供被适配为用于信号传输的一个或更多个的（多个）中间元件。
各图通过在掺杂类型“n”或“p”旁边指示‌“-‌”或‌“+‌”来图解相对掺杂浓度。例如，“n-”意味着比“n”掺杂区域的掺杂浓度更低的掺杂浓度，而“n+”掺杂区域具有比‌“n‌”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的‌“n‌”掺杂区域可以具有相同或不同的绝对掺杂浓度。
图1A示出包括RC-IGBT（反向导通IGBT）600和具有驱动器电路520的栅极驱动器电路500的电子电路700。RC-IGBT 600整体地集成IGBT 610和续流二极管620。驱动器电路520的驱动器端子Gout电耦接到RC-IGBT 600的栅极端子G。第一电压VP施加到驱动器电路520的第一电压端子V1，并且第二电压VN施加到驱动器电路520的第二电压端子V2。通过参照在可以电连接到RC-IGBT 600的发射极端子E的电压基准端子Ref处所施加的电势，可以限定第一电压VN和第二电压VP。
电子电路700作为用于电耦接到RC-IGBT 600的集电极端子的电感性负载900的单端驱动器电路可以是有效的。根据其它实施例，包括RC-IGBT 600和驱动器电路520的电子电路700是半桥电路的部分。电感性负载900可以是例如电机绕组、电感性烹制（cooking）板或开关模式电源中的变压器绕组。
在第一状态下，驱动器电路520将从第一电压VP取得的打开状态栅极电压施加到驱动器端子Gout。在第二状态下，驱动器电路520将从第二电压VN取得的第一关闭状态栅极电压施加到驱动器端子Gout。在第三状态下，驱动器电路500将第二关闭状态栅极电压施加到驱动器端子Gout。第二关闭状态栅极电压不同于打开状态栅极电压和第一关闭状态栅极电压。
栅极驱动器电路500从第三电压VQ取得第二关闭状态栅极电压。根据实施例，电压调节器电路530从第一电压VP和第二电压VN来生成第三电压VQ。根据另一实施例，栅极驱动器电路500可以包括可以施加第三电压VQ的第三电压端子V3。
控制电路510可以控制驱动器电路520以在打开状态栅极电压与各关闭状态栅极电压之一之间转换在驱动器端子Gout处的栅极信号。控制电路510可以包括频率生成器（例如脉宽调制器），被配置为控制栅极信号转换的频率和/或栅极信号脉冲的脉冲长度。
控制电路510可以被适配为：在栅极信号中提供去饱和脉冲，其中，去饱和脉冲把IGBT打开与规则的切换时段相比短的时间段。例如，半桥电路的操作模式可以包括去饱和周期，在去饱和周期期间，在阻断IGBT中的一个被打开之前，将去饱和脉冲施加到阻断IGBT中的另一个。打开状态减少了IGBT的漂移区带中的移动电荷载流子的数量，从而可以减少开关损耗。
通过感测端子Sns，控制电路510可以接收针对通过电感性负载900的电流的描述性的感测信号，并且可以根据应用规范而响应于感测信号来控制栅极信号的频率和/或脉冲宽度。通过第一控制端子Cnt1，控制电路510可以接收第一控制信号，并且可以根据应用规范而响应于第一控制信号来控制、启用/禁用和/或启动/停止频率生成器。
通过第二控制端子Cnt2，控制电路510可以接收第二控制信号，并且可以根据应用规范而响应于第二控制信号来选择与使用第一关闭状态栅极电压和第二关闭状态栅极电压有关的操作模式，或可以启用/禁用各关闭状态电压之一。根据其它实施例，控制电路510响应于内部信号或状态（例如当前所施加的切换频率或操作模式（诸如生成器模式/电机模式）或开关电源电路基于电子电路700所生成的交变电压的频率）而根据预定方案来选择关闭状态栅极电压。
驱动器电路520、控制电路510和电压调节器电路530中的每一个可以使用分立式电子元件而被实现，或可以被整体地集成。根据另一实施例，驱动器电路520和控制电路510整体地与电压调节器电路530或者不与电压调节器电路530集成在同一半导体管芯上。
在第一关闭状态栅极电压下，RC-IGBT 600的集成续流二极管具有第一二极管发射极效率。在第二关闭状态栅极电压下，集成续流二极管具有与第一二极管发射极效率偏离的第二二极管发射极效率。根据实施例，第一发射极效率与第二发射极效率之间的差是至少5%。
例如，第一关闭状态栅极电压和第二关闭状态栅极电压都高于在RC-IGBT 600的漂移区带中形成反型层的阈值电压，并且不同的发射极效率得自于不同的反型层的尺寸。根据实施例，第一关闭状态栅极电压和第二关闭状态栅极电压中的一个高于在RC-IGBT 600的漂移区带中形成反型层的阈值电压，而其中的另一个低于所述阈值电压。阈值电压可以处于0.1V至—10V的范围中。例如，第一关闭状态栅极电压和第二关闭状态栅极电压可以相差至少0.5V。在以下实施例的效果的描述中，参照n沟道RC-IGBT。相似的考虑同样应用于p沟道RC-IGBT。
在用于n沟道RC-IGBT的常规栅极驱动器电路的栅极驱动器端子在RC-IGBT处于打开状态下的正打开状态栅极电压（例如+15V）与IGBT处于关闭状态下的一个单一关闭状态栅极电压（例如-10V）之间转换的情况下，电子电路700提供两个不同的关闭状态栅极电压，其中，仅在关闭状态栅极电压之一下（例如在第一关闭状态栅极电压下）反型层（其为用于n型RC-IGBT的p沟道）形成在RC-IGBT 600的漂移区带中。在第二关闭状态栅极电压下，没有反型层或具有比在第一关闭状态栅极电压下的反型层更小的尺寸的反型层形成在RC-IGBT 600的漂移区带中。
对于n沟道RC-IGBT而言，漂移区带中的p型反型层显著地将二极管空穴发射极效率增加至少5%。更多的移动电荷载流子涌入RC-IGBT 600的漂移区带，从而整体地集成的二极管620的前向电阻低。由于每次二极管620被反向偏置时已经涌入漂移区带的移动电荷载流子不得不被放电掉，因此开关损耗相当高。
在第二关闭状态栅极电压，根本没有反型层或者更小（例如更薄）的反型层形成在漂移区带中。结果，二极管空穴发射极效率低并且更少的移动电荷载流子涌入漂移区带。在更少的移动电荷载流子的情况下，二极管620的前向电阻更高，并且开关损耗比在第一关闭状态栅极电压的情况下更低。
由于IGBT 610对于两个关闭状态栅极电压而言都处于关闭状态下，因此电子电路700被适配为在操作期间在第一关闭状态栅极电压与第二关闭状态栅极电压之间安全地切换。
电子电路700允许根据特定应用的要求来调整RC-IGBT 600的续流二极管的器件参数。这两个关闭状态栅极电压可以与去饱和脉冲组合。RC-IGBT 600可以操作于不同的操作模式下，并且栅极驱动器电路500可以在操作期间在两个或更多个模式之间切换。
在可以适配为例如用于切换低于阈值频率的频率的第一操作模式下，提供给RC-IGBT 600的栅极端子G的栅极信号在用于n沟道IGBT的打开状态电压（例如+15V）与用于n沟道IGBT的第一关闭状态栅极电压（例如-15V）之间转换，在不施加去饱和脉冲的情况下提供高的二极管发射极效率。打开状态损耗低，代价是每周期相当高的开关损耗，其总量在低切换频率下可能更不重要。阈值频率可以取决于RC-IGBT 600的布局和其它参数（诸如击穿电压或电压等级，其中针对该击穿电压或电压等级来指定RC-IGBT 600）。对于6.5kV RC-IGBT而言，通过示例的方式，阈值频率可以是大约100Hz。
在可以被适配为例如用于切换高于阈值频率的频率的第二操作模式下，栅极信号在用于n沟道IGBT的打开状态电压（例如+15V）与用于n沟道IGBT的第二关闭状态栅极电压（例如0V）之间转换，提供低的二极管发射极效率。开关损耗低，代价是相当高的打开状态损耗，这在高切换频率下可能更不重要。可以保存去饱和脉冲，并且因此保持良好的动态行为。避免了在半桥或全桥环境中的相位短路（phase short-circuit）的风险。
在第三操作模式下，提供给RC-IGBT 600的栅极端子G的栅极信号在用于n沟道IGBT的打开状态电压（例如+15V）与用于n沟道IGBT的第一关闭状态栅极电压（例如-15V）之间转换，并且包括在用于n沟道IGBT的打开状态栅极电压（例如+15V）下的去饱和脉冲，打开RC-IGBT 600的主体区带中的n沟道。打开状态损耗和开关损耗两者都低，代价是在一些应用中的特定动态损耗和特定相位短路的风险。
在第四操作模式下，提供给RC-IGBT 600的栅极端子G的栅极信号在用于n沟道IGBT的打开状态电压（例如+15V）与用于n沟道IGBT的第一关闭状态栅极电压（例如-15V）之间转换，并且包括在用于n沟道IGBT的第二关闭状态栅极电压（例如0V）下的去饱和脉冲，关断漂移区带中的p沟道。打开状态损耗和开关损耗两者都低，代价是特定动态损耗。由于在去饱和脉冲期间RC-IGBT 600保持在关闭状态下，因此第四操作模式避免了在一些应用中的相位短路的风险，代价是可能更少的有效去饱和周期。
在第五操作模式下，提供给RC-IGBT 600的栅极端子G的栅极信号在用于n沟道IGBT的打开状态电压（例如+15V）与用于n沟道IGBT的第二关闭状态栅极电压（例如0V）之间转换，并且包括在用于n沟道IGBT的打开状态栅极电压（例如+15V）下的去饱和脉冲，打开主体区带中的n沟道。开关损耗非常低，代价是打开状态损耗、在一些应用中的特定动态损耗和特定相位短路的风险。
图2示出作为用于具有连接到发射极电极的n型漂移区带和p型主体区带的n沟道RC-IGBT的反向电压VF和栅极电压VG的函数的二极管620的前向电流IF的示例。在VG = 0V，只有连接到发射极电极的p型区带贡献于二极管空穴发射极效率。对于VG = -15V，至少n型漂移区带中的p型反型层附加地贡献于二极管空穴发射极效率。此外，反型层可以将浮置p掺杂区带通过非浮置p掺杂区带连接到发射极电极，以进一步增加二极管空穴发射极效率。在给定前向电流IF，负的足够的关闭状态栅极电压可以将前向电压VF减少多于10%。
图1B提及在同一半导体管芯中整体地集成驱动器电路520和控制电路510的栅极驱动器电路500。驱动器电路520可以包括具有高侧开关521和两个并联低侧开关522a、522b的推挽驱动器级。高侧开关521可以是n沟道IGFET（绝缘栅场效应晶体管），并且可以连接在第一电压端子V1与驱动器端子Gout之间。第一低侧开关522a可以是在第二电压端子V2与驱动器端子Gout之间电连接的p沟道IGFET。第二低侧开关522b可以是在第三电压端子V3与驱动器端子Gout之间电连接的p沟道IGFET。在所图解的电路中，第一驱动器531控制高侧开关521，第二驱动器532a控制第一低侧开关522a，并且第三驱动器532b控制第二低侧开关522b。在电压端子V1、V2、V3处所施加的电压可以参照在电压基准端子Ref处所施加的电压。
控制电路510控制驱动器531、532、533，从而在驱动器端子Gout处所输出的栅极信号要么在从施加到第一电压端子V1的第一电压取得的电压与从施加到第二电压端子V2的第二电压取得的电压之间要么在从所述第一电压取得的电压与从施加到第三电压端子V3的第三电压取得的电压之间转换。控制电路510可以控制第二驱动器532a和第三驱动器532b，从而在其中高侧开关521被切断的相位期间，栅极信号电平从取得自第二电压的电压改变为取得自第三电压的电压，或反之亦然。
施加到第一控制端子Cnt1的第一控制信号可以启动/停止转换或修改转换频率。施加到第二控制端子Cnt2的第二控制信号可以用于通过低侧开关522a、522b选择关闭状态栅极电压之一。其它实施例可以提供组合第一控制端子Cnt1和第二控制端子Cnt2的功能的一个单一控制端子。
感测端子Sns可以用于反馈电流感测信号，以用于控制转换频率和/或脉冲宽度。替换地或外加于第三电压端子V3，栅极驱动器电路500可以包括电压调节器电路，用于从第一电压和第二电压取得第三电压。
图1C示出图1A的电子电路700在作为包括半桥电路702和其它IGBT 603x、604x的全桥电路的部分可以有效的半桥电路702中的应用。通过示例的方式，电感性负载900可以是电机绕组、电感性烹制板或开关模式电源中的变压器绕组。半桥电路702包括串联布置的第一RC-IBGT 601和第二RC-IGBT 602，其中，电感性负载900的端子之一连接到第一RC-IGBT 601的发射极端子以及第二RC-IGBT 602的集电极端子，并且电感性负载900的另一端子连接到第三RC-IGBT 603x的发射极端子和第四RC-IGBT 604x的集电极端子。
栅极驱动器电路500包括两个驱动器电路520a、520b。驱动器电路520a、520b中的每一个可以基本上与图1A和图1B的驱动器电路520对应。驱动器电路520a、520b可以包括分离的供电电压系统V11、V21、Ref1和V12、V22、Ref2，以分离地对RC-IGBT 601的驱动器电路520a和RC-IGBT 602驱动器电路520b进行提供。供电电压系统彼此隔离，以承受DC（直流）链接（link）电压。第一驱动器电路520a通过第一驱动器端子Gout1输出第一栅极信号，并且第二驱动器电路520b在第二驱动器端子Gout2处输出第二栅极信号。第一驱动器端子Gout1电耦接到RC-IGBT 601的栅极端子G，第二驱动器端子Gout2电耦接到RC-IGBT 602的栅极端子G。
控制电路510控制两个栅极信号，从而在规则的切换周期期间，第一RC-IGBT 601和第二RC-IGBT 602交替处于打开状态下。在去饱和周期期间，控制电路510还可以在将RC-IGBT 601、602之一切换到打开状态下之前施加去饱和脉冲。另一栅极驱动器电路可以控制第三RC-IGBT 603x和第四RC-IGBT 604x，以操作为全桥驱动器电路。
在图1D中，图1A的电子电路702集成在包括用于驱动具有三个绕组W1、W2、W3的电机M的三个半桥的IGBT模块704中。每个绕组W1、W2、W3分别连接在电机绕组W1、W2、W3的星形节点与各半桥之一的两个RC-IGBT 600之间的节点之间。栅极驱动器电路500包括用于三个半桥的控制和驱动器电路510_1……510_6、520_1……520_6，其中，控制和驱动器电路510_1……510_6、520_1……520_6中的每一个分配给RC-IGBT 600中的对应单个的一个RC-IGBT 600。
倘若在第一关闭状态栅极电压下的二极管发射极效率明显与在第二关闭状态栅极电压下的二极管发射极效率不同，例如不少于5%，那么电子电路、半桥电路和IGBT模块的上述实施例可以包括任意类型的RC-IGBT 600。
根据实施例，RC-IGBT 600包括浮置杂质区带，如果施加第一关闭状态电压，则浮置杂质区带连接到非浮置杂质区带，而当施加第二关闭状态电压时，浮置杂质区带不连接到非浮置杂质区带。
以下图解的实施例提及n沟道IGBT。在n沟道IGBT下的原理和考虑可以同样可以应用于p沟道IGBT。
图3A提及具有带有第一表面101以及与第一表面101平行的第二表面102的半导体部分100的RC-IGBT 600。从单晶半导体材料（例如硅Si、碳化硅SiC、锗Ge、硅锗晶体SiGe、氮化镓GaN或砷化镓GaAs）提供半导体部分100。第一表面101和第二表面102之间的距离是击穿电压的函数，针对该击穿电压而指定RC-IGBT 600，并且是至少30µm，例如至少175µm，并且可以达到几100µm。半导体部分100可以具有带有在若干毫米的范围中的边沿长度的矩形形状。第一表面101和第二表面102的法线限定垂直方向，并且与法线方向正交的方向是横向方向。
半导体部分100的集电极层130直接邻接第二表面102。集电极层130包括p型第一部分130a和n型第二部分130b，其可以在一个横向方向上或在两个横向方向上交替。第一部分130a和第二部分130b两者都相当高地重掺杂。例如，平均净杂质浓度可以高于5 x 1017 cm-3。
半导电层120与集电极层130形成界面，其中，所述界面平行于第一表面101和第二表面102。在半导电层120中，n型场阻挡层128可以直接邻接集电极层130。场阻挡层128中的平均净杂质浓度低于集电极层130的第二部分130b的平均净杂质浓度。例如，集电极层130的第二部分130b中的平均净杂质浓度至少是场阻挡层128中的平均净杂质浓度的5倍。根据实施例，场阻挡层128中的平均净杂质浓度在1 x 1016 cm-3与1 x 10 17 cm-3之间。
半导电层120包括n型漂移区带121，其中，漂移区带121中的平均净杂质浓度比场阻挡层128中的平均净杂质浓度更低，例如至多场阻挡层128中的平均净杂质浓度的十分之一。根据实施例，漂移区带128中的平均净杂质浓度在5 x 1012 cm-3与5 x10 14 cm-3之间。
掩埋电极结构210从第一表面101延伸到半导体部分100中。介电衬连部205将掩埋电极结构210与半导体部分100的半导体材料分离。掩埋电极结构210可以是以规则图案所布置的平行条带。根据其它实施例，掩埋电极结构210的横向截面区可以是圆形、椭圆形、卵形或带有或不带有圆角或环的矩形（例如正方形）。例如，两个或三个掩埋电极结构210可以形成具有两个或三个同心环的布置，其中，环可以是带有圆角的圆形、椭圆形、卵形或矩形（例如正方形）。
在两个邻近掩埋电极结构210之间或在环形掩埋电极结构210内，IGBT区域410a、二极管区域410b和间隔壁区域420可以形成于半导体部分100中。每个间隔壁区域420可以分离两个邻近IGBT区域410a、两个邻近二极管区域410b，或可以形成于IGBT区域410a与二极管区域410b之间。
在每个二极管区域410b中，p型阳极区带116在两个邻近掩埋电极结构210之间或在环形掩埋电极结构210内从第一表面101延伸到半导电层120中。阳极区带116与n型漂移区带121形成pn结，并且可以与集电极层130的第二n型部分130b对齐。例如，可以在第二部分130b的垂直投影中形成阳极区带116。
在每个IGBT区域410a中，p型主体区带115形成于半导体部分100中的两个邻近掩埋电极结构210之间或环形掩埋电极结构210内，并且与n型漂移区带121形成pn结。主体区带115中的净杂质浓度可以近似等于阳极区带116中的净杂质浓度。在每个IGBT区域410a中，n型源极区带110从第一表面101延伸到半导体部分100中，并且与主体区带115形成pn结。p型接触区带117可以在各源极区带110之间从第一表面101延伸到主体区带115中。接触区带117中的净杂质浓度高于主体区带115中的净杂质浓度。例如，接触区带117的净杂质浓度至少是主体区带115中的净杂质浓度的十倍。IGBT区域410a可以与集电极层130的p型第一部分130a对齐。例如，可以在第一部分130a的垂直投影中形成主体区带115。
在每个间隔壁区域420中，p掺杂浮置区带119在邻近掩埋电极结构210之间或在环形掩埋电极结构210内从第一表面101延伸到半导体部分100中。浮置区带119可以比主体区带115和阳极区带116更深地延伸到半导体部分100中。根据实施例，浮置区带119比掩埋电极结构210更深地延伸到半导体部分中，并且掩埋电极结构比主体区带115更深地延伸到半导体部分100中。
发射极电极结构310提供于第一表面101上，并且电连接到阳极区带116、源极区带110和接触区带117，但不电连接到浮置区带119。集电极电极结构320直接邻近第二表面102，并且电连接到集电极层130。
作为（多个）主要成分，发射极电极结构310和集电极电极结构320中的每一个可以包含铝Al、铜Cu、或铝或铜的合金（例如AlSi、AlCu或AlSiCu）或者由铝Al、铜Cu、或铝或铜的合金（例如AlSi、AlCu或AlSiCu）构成。根据其它实施例，作为（多个）主要成分，发射极电极结构310和集电极电极结构320之一或二者可以包含镍Ni、钛Ti、钨W、银Ag、金Au、铂Pt和/或钯Pd。例如，发射极电极结构310和集电极电极结构320中的至少一个包括两个或更多个子层，每个子层包含Ni、Ti、W、Ag、Au、Pt和Pd中的一个或更多个作为（多个）主要成分（例如氮化物和/或合金）。
引线结构305可以电连接邻近掩埋电极结构210。引线结构305可以提供自高导电半导体材料，和/或可以包含分别提供自金属或金属化合物的一个或更多个金属层。第一介电结构221电分离引线结构305与浮置区带119。第二介电结构222分离引线结构305与发射极电极结构310。
邻接IGBT区域410a的掩埋电极结构210作为栅极电极G是有效的。施加到栅极电极G的电势控制邻接源极区带110与漂移区带121之间的介电衬连部205的主体区带115的沟道部分中的少子电荷载流子分布。如果施加到栅极电极G的电压足够高，则反型层（n沟道）形成于主体区带115中，并且打开状态电流在源极区带110与集电极层130之间流动。
在0V的栅极电压下，不形成反型层。如果施加到栅极电极G的电压为负，则沿着介电衬连部205在漂移区带121中形成p型反型层122（p沟道）。p沟道122可以将p型主体区带115与p型浮置区带119连接。p型反型层122和在后一种情况下p型浮置区带119贡献于二极管空穴发射极效率。结果，RC-IGBT 600展现出对于两个不同的关闭状态栅极电压明显不同的用于二极管前向电流IF和开关损耗的值。结果，在图1A的电子电路、图1C的半桥电路和图1D的IGBT模块中的每一个中，图3A的RC-IGBT 600允许调整RC-IGBT的集成续流二极管的器件特性，以用于在操作期间的明显不同的要求。
二极管空穴发射极效率是连接到发射极电极结构310的p掺杂区带中的p型杂质的总量和发射极电极结构310与p掺杂区带之间的接触电阻的函数。为了增加各第一关闭状态栅极电压与第二关闭状态栅极电压之间的二极管空穴发射极效率的差，第一方法在两种状态下减少贡献于二极管空穴发射极效率的主体区带115和接触区带117的二极管空穴发射极效率。第二方法仅在第二状态下增加贡献于二极管空穴发射极效率的p型杂质的数量。两种方法可以累积地组合。
根据第一方法，主体区带115的掺杂远离靠近接近于形成n沟道的主体区带115的这些沟道部分的地方而局部地减少，并且用于RC-IGBT 600的切断电压由在RC-IGBT 600的打开状态下的杂质浓度限定。通过减少重掺杂接触区带117的几何尺寸，p型杂质的总量并且结果空穴发射极效率减少。其它实施例可以提供在主体区带115中注入辅助杂质，其中，所述辅助杂质适合于减少主体区带115和接触区带117中的移动电荷载流子寿命。通过示例的方式，所述辅助杂质可以是质子、电子或铂原子。
根据第二方法，掩埋电极结构210可以更深地延伸到半导体部分100中，以便增加p沟道122的尺寸。
图3B提及提供场区域410c的布局中的RC-IGBT 600。可以以平行条带的规则图案来布置掩埋电极结构210。在IGBT区域410a中，在各邻近掩埋电极结构210之间形成p型主体区带115。在二极管区域410b中，阳极区带116在各邻近掩埋电极结构210之间从半导体部分100的第一表面101延伸到漂移层121中。在间隔壁区域420中，p型浮置区带119在各邻近掩埋电极结构210之间从第一表面101延伸到半导体部分100中。主体区带115、阳极区带116和浮置区带119可以出自于同一注工艺。
掩埋电极结构210比主体区带115、阳极区带116和浮置区带119更深地延伸到半导体部分100中。介电结构220将浮置区带119与电连接到阳极区带116并且通过p掺杂接触区带117电连接到主体区带115的发射极电极结构310电绝缘。每个间隔壁区域420中的掩埋栅极电极结构210的数量可以是两个、三个或更多（例如至少五个）。
IGBT区域410a中的第一掩埋电极结构210形成栅极电极G。IGBT区域410a与间隔壁区域420之间的场区域410c中的第二掩埋电极结构210独立于施加到栅极端子G的电压而受控。根据实施例，当在栅极电极G处在漂移层121中形成p沟道122时，场区域410c中的掩埋电极结构210在漂移层121中不形成p沟道。例如，第二掩埋电极结构210与发射极电极结构310电连接，并且形成场电极E。与IGBT区域410a间隔开的第三掩埋电极结构210可以与栅极电极G电连接，并且形成辅助电极Y，以用于控制漂移区带121中的p沟道。
当施加第一关闭状态栅极电压时，沿着漂移区带121中的栅极和辅助电极G、Y形成p沟道122。p沟道122将浮置区带119连接到阳极区带116，从而浮置区带119贡献于二极管发射极效率。如果施加在漂移区带121中不形成p沟道的电压，则浮置区带119不贡献于二极管发射极效率。结果，第一关闭状态Gout电压与第二关闭状态Gout电压之间的二极管发射极效率的差高。
图4A的实施例不同于图3A的实施例在于：第一电极结构310包括界面层311和主层312。界面层311例如通过接触区带117电连接到主体区带115。从接触材料提供界面层311，其中，接触材料与接触区带117或主体区带115之间的接触电阻很高，从而主体区带115和接触区带117的总体二极管发射极效率比没有界面层311的情况更低。
根据实施例，选择接触材料，从而随着降低半导体部分中的杂质浓度，接触材料与半导体部分100之间的接触电阻增加。例如，接触材料选自包括导电钛和/或钽化合物（例如钨化钛、氮化钛、氮化钽和钽）的组。由于主体区带115和接触区带117的二极管发射极效率低，因此归因于p沟道的形成二极管空穴发射极效率的相对改变高，并且第二状态和第三状态下的续流二极管的各器件特性之间的差相当高。
图4B的RC-IGBT 600附加地提供IGBT 600的边沿区490中的掩埋电极结构210。边沿区490环绕包括IGBT区域410a、间隔壁区域420和二极管区域410b的有源区，其中，在IGBT 600的打开状态下，打开状态电流在发射极电极结构310与集电极电极结构320之间流动。边沿区490不具备源极区带115但具备p型浮置端接区带118（例如防护环），与漂移区带121形成另一pn结。边沿区490中的附加掩埋电极结构210可以与单元区中的栅极电极G电连接，以形成辅助电极Y，从而当将第一关闭状态栅极电压施加到栅极电极G时，浮置p型端接区带118贡献于二极管空穴发射极效率并且在有源区内形成与第一续流二极管D1平行的第二续流二极管结构D2。
图5A的实施例提供在各邻近掩埋电极结构210之间或环形掩埋电极结构210内从第一表面101延伸到半导体部分100中的沟槽接触302。沟槽接触302可以包括直接邻接半导体部分100的界面层311以及主层312。
沟槽接触302取代重掺杂接触区带117的部分，并且减少非浮置p型区带115、117、116的空穴发射极效率。两种关闭状态之间的差增加。可以从对于半导体部分100的接触电阻随着降低半导体部分100的杂质浓度而增加的接触材料提供界面层311。例如，接触材料选自包括TiW、TiN、TaN和Ta的组。
图5B示出通过与通过图5A中的直线B-B所图解的沟槽接触302的第一表面101和第二表面102平行的图5A的RC-IGBT 600的截面。在左手边，第一环形掩埋电极结构210限定IGBT区域410a。源极区带110可以是环形的，并且可以在所有侧上环绕沟槽接触302。根据实施例，仅沿着相应沟槽接触302的各边沿之一形成源极区带110。根据所图解的实施例，在沟槽接触302的相对侧处形成源极区带100的两个空间分离的部分。在右手边，第二环形掩埋电极结构210限定二极管区域410b。间隔壁区域420嵌入IGBT区域410a和二极管区域410b。
另一实施例提及一种半桥电路，包括：第一反向导通IGBT和第二反向导通IGBT，分别在第一关闭状态栅极电压具有第一二极管发射极效率，在第二关闭状态栅极电压具有不同的第二二极管发射极效率；以及第一驱动器电路和第二驱动器电路，所述驱动器电路中的每一个包括：驱动器端子，电耦接到所述反向导通IGBT之一的栅极端子，其中，所述驱动器电路中的每一个被配置为：在所述驱动器端子处，在第一状态下提供打开状态栅极电压，在第二状态下提供所述第一关闭状态栅极电压，并且在第三状态下提供所述第二关闭状态栅极电压。所述反向导通IGBT中的每一个可以适配为：在第一状态下在主体区带中形成第一反型层，在第二状态下在漂移区带中形成第二反型层，并且在第三状态下不形成或形成与所述第二反型层不同的第三反型层。替换地或附加地，所述第二二极管发射极效率可以从所述第一二极管发射极效率偏离至少5%。
另一实施例提及一种IGBT模块，包括：至少第一反向导通IGBT和第二反向导通IGBT，分别在第一关闭状态栅极电压下具有第一二极管发射极效率，并且在第二关闭状态栅极电压下具有不同的第二二极管发射极效率；以及至少第一驱动器电路和第二驱动器电路，所述驱动器电路中的每一个包括：驱动器端子，电耦接到所述反向导通IGBT之一的栅极端子，其中，所述驱动器电路中的每一个被配置为：在所述驱动器端子处，在第一状态下提供打开状态栅极电压，在第二状态下提供所述第一关闭状态栅极电压，并且在第三状态下提供所述第二关闭状态栅极电压。
虽然已经在此图解并且描述了特定实施例，但本领域技术人员应领会，在不脱离本发明的范围的情况下，对于所示出并且描述的特定实施例可以替代各种替换和/或等同实现。本申请意图覆盖在此所讨论的特定实施例的任何适配和变形。因此，本发明仅意图仅由权利要求及其等同物限制。

Claims (20)

1. 一种电子电路，包括：
反向导通IGBT，在第一关闭状态栅极电压下具有第一二极管发射极效率，并且在第二关闭状态栅极电压下具有不同的第二二极管发射极效率；以及
驱动器电路，包括：驱动器端子，电耦接到所述反向导通IGBT的栅极端子，其中，所述驱动器电路被配置为：在所述驱动器端子处，在第一状态下提供打开状态栅极电压，在第二状态下提供所述第一关闭状态栅极电压，并且在第三状态下提供所述第二关闭状态栅极电压。
2. 如权利要求1所述的电子电路，其中，所述驱动器电路被配置为：从施加到第一电压端子的第一电压取得所述打开状态栅极电压，并且从施加到第二电压端子的第二电压取得所述第一关闭状态栅极电压。
3. 如权利要求2所述的电子电路，其中，所述驱动器电路被配置为：从施加到第三电压端子的第三电压取得所述第二关闭状态栅极电压。
4. 如权利要求2所述的电子电路，包括：电压调节器电路，被配置为：从所述第一电压和第二电压取得所述第二关闭状态栅极电压。
5. 如权利要求1所述的电子电路，其中，所述第二关闭状态栅极电压与所述第一关闭状态栅极电压偏离至少0.5V。
6. 如权利要求1所述的电子电路，其中，所述第二二极管发射极效率与所述第一二极管发射极效率偏离至少5%。
7. 如权利要求1所述的电子电路，还包括：控制电路，被配置为：控制所述驱动器电路，以在所述第二状态与所述第三状态之间进行改变。
8. 如权利要求7所述的电子电路，其中，所述控制电路控制所述驱动器电路，以响应于施加到所述控制电路的控制信号而在所述第二状态与所述第三状态之间进行改变。
9. 如权利要求7所述的电子电路，其中，所述控制电路控制所述驱动器电路，以响应于内部状态的改变而在所述第二状态与所述第三状态之间进行改变。
10. 如权利要求1所述的电子电路，其中，所述反向导通IGBT被适配为：在所述打开状态栅极电压下在主体区带中形成第一反型层，在所述第一关闭状态栅极电压下在漂移区带中形成第二反型层，并且在所述第二关闭状态栅极电压下在所述漂移区带中不形成或者形成第三反型层，其中，所述第三反型层不同于所述第二反型层。
11. 如权利要求1所述的电子电路，其中，所述反向导通IGBT包括栅极电极，所述栅极电极从半导体部分的第一表面延伸到漂移区带中，其中，所述漂移区带具有第一导电类型，相反的第二导电类型的主体区带被布置在所述第一表面与所述漂移区带之间，并且介电衬连部分离所述栅极电极与所述半导体部分。
12. 如权利要求11所述的电子电路，其中，所述半导体部分包括所述第二导电类型的浮置区带，其中，所述浮置区带在所述第一状态和所述第三状态下浮置，并且第二反型层在所述第二状态下连接所述主体区带和所述浮置区带。
13. 如权利要求11所述的电子电路，其中，沟槽接触从所述第一表面延伸到所述主体区带中。
14. 如权利要求11所述的电子电路，其中，在所述主体区带与电连接到所述主体区带的电极结构之间提供界面层，从接触材料提供所述界面层，其中，随着降低所述主体区带中的杂质浓度，在所述接触材料与所述主体区带之间的接触电阻增加。
15. 如权利要求14所述的电子电路，其中，所述接触材料选自由TiW、TiN、TaN和Ta构成的组。
16. 一种半桥电路，包括：至少两个如权利要求1所述的电子电路，其中所述反向导通IGBT被串联地电布置。
17. 一种IGBT模块，包括：至少两个如权利要求1所述的电子电路。
18. 一种栅极驱动器电路，包括：
驱动器电路，被配置为：驱动用于IGBT的栅极信号，并且包括驱动器端子，其中，所述驱动器电路被配置为：在所述驱动器端子处，在第一状态下提供打开状态栅极电压，在第二状态下提供第一关闭状态栅极电压，并且在第三状态下提供第二关闭状态栅极电压，所述第二关闭状态栅极电压不同于所述第一关闭状态栅极电压；以及
控制电路，电耦接到所述驱动器电路，并且被配置为：控制所述驱动器电路以在所述第二状态与所述第三状态之间进行改变。
19. 一种操作反向导通IGBT的方法，所述方法包括：
在第一状态下将打开状态栅极电压提供给所述反向导通IGBT的栅极端子；
在第二状态下将第一关闭状态栅极电压提供给所述反向导通IGBT的所述栅极端子；以及
在第三状态下将第二关闭状态栅极电压提供给所述反向导通IGBT的所述栅极端子；
其中，所述反向导通IGBT在所述第一关闭状态栅极电压下具有第一二极管发射极效率，并且在所述第二关闭状态栅极电压下具有不同的第二二极管发射极效率。
20. 如权利要求19所述的方法，其中，所述第二二极管发射极效率与所述第一二极管发射极效率偏离至少5%。
CN201410334826.1A 2013-07-15 2014-07-15 具有反向导通igbt和栅极驱动器电路的电子电路 Pending CN104300951A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/941797 2013-07-15
US13/941,797 US9337827B2 (en) 2013-07-15 2013-07-15 Electronic circuit with a reverse-conducting IGBT and gate driver circuit

Publications (1)

Publication Number Publication Date
CN104300951A true CN104300951A (zh) 2015-01-21

Family

ID=52107496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410334826.1A Pending CN104300951A (zh) 2013-07-15 2014-07-15 具有反向导通igbt和栅极驱动器电路的电子电路

Country Status (5)

Country Link
US (1) US9337827B2 (zh)
JP (1) JP5882407B2 (zh)
KR (1) KR101655519B1 (zh)
CN (1) CN104300951A (zh)
DE (1) DE102014109475B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111416607A (zh) * 2019-01-04 2020-07-14 株式会社东芝 控制电路、半导体装置以及电路装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9698654B2 (en) * 2013-09-25 2017-07-04 Silicon Laboratories Inc. Soft shutdown for isolated drivers
US9147727B2 (en) * 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
JP6471508B2 (ja) * 2015-01-19 2019-02-20 富士電機株式会社 半導体装置
JP2016162855A (ja) * 2015-02-27 2016-09-05 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
US9641168B2 (en) 2015-05-29 2017-05-02 Infineon Technologies Ag Controlling reverse conducting IGBT
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102016112016A1 (de) * 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016117264B4 (de) * 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102017124871B4 (de) * 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017129955B4 (de) 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102017130092B4 (de) 2017-12-15 2025-08-14 Infineon Technologies Dresden GmbH & Co. KG IGBT mit vollständig verarmbaren n- und p-Kanalgebieten und Verfahren
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
DE102018132410B4 (de) * 2018-12-17 2020-10-08 Sma Solar Technology Ag Verfahren zum Treiben einer Reihenschaltung von zwei Leistungshalbleiterschaltern und Treiberschaltungsanordnung dafür
JP7196048B2 (ja) * 2019-10-23 2022-12-26 株式会社東芝 サージ制御回路及び電力変換器
US11057029B2 (en) 2019-11-25 2021-07-06 Silicon Laboratories Inc. Gate driver with integrated miller clamp
US10917081B1 (en) * 2020-03-11 2021-02-09 Silicon Laboratories Inc. Adjustable soft shutdown and current booster for gate driver
US11581840B2 (en) 2020-03-30 2023-02-14 Skyworks Solutions, Inc. Flexible fault detection
DE102020124901A1 (de) 2020-09-24 2022-03-24 Infineon Technologies Ag RC-IGBT, Verfahren zum Produzieren eines RC-IGBT und Verfahren zum Steuern eines Halbbrückenschaltkreises
US11362646B1 (en) 2020-12-04 2022-06-14 Skyworks Solutions, Inc. Variable current drive for isolated gate drivers
US12155332B2 (en) 2020-12-06 2024-11-26 Skyworks Solutions, Inc. Updating control parameters of a gate driver during operation
US11641197B2 (en) 2021-04-28 2023-05-02 Skyworks Solutions, Inc. Gate driver output protection circuit
JP7607538B2 (ja) * 2021-09-14 2024-12-27 三菱電機株式会社 半導体装置
EP4160692A1 (en) * 2021-09-29 2023-04-05 Infineon Technologies Austria AG Transistor device
JP7682082B2 (ja) * 2021-11-18 2025-05-23 三菱電機株式会社 半導体装置および電力変換装置
US20250343548A1 (en) * 2024-05-06 2025-11-06 Infineon Technologies Ag Blanking periods for safely executing external tristate requests

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924295A (en) 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
JP2808965B2 (ja) 1992-02-19 1998-10-08 日本電気株式会社 半導体装置
JP3547654B2 (ja) 1999-07-14 2004-07-28 株式会社東芝 ゲート駆動回路
JP3883925B2 (ja) * 2002-07-30 2007-02-21 三菱電機株式会社 電力用半導体素子の駆動回路
JP4619812B2 (ja) * 2005-02-16 2011-01-26 株式会社東芝 ゲート駆動回路
JP2006074994A (ja) 2005-10-20 2006-03-16 Hitachi Ltd 半導体電力変換装置
JP4804142B2 (ja) 2005-12-21 2011-11-02 東洋電機製造株式会社 高速ゲート駆動回路
DE102006036569B4 (de) * 2006-08-04 2015-02-26 Infineon Technologies Austria Ag Treiberschaltung eines Halbleiter-Leistungsschaltelementes
JP5186095B2 (ja) * 2006-10-02 2013-04-17 株式会社日立製作所 ゲート駆動回路
DE102006049354B3 (de) 2006-10-19 2008-06-05 Infineon Technologies Ag Verfahren zur Herstellung eines Anschlusskontakts auf einem Halbleiterkörper
JP4380726B2 (ja) 2007-04-25 2009-12-09 株式会社デンソー ブリッジ回路における縦型ｍｏｓｆｅｔ制御方法
US7880200B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Austria Ag Semiconductor device including a free wheeling diode
US8415739B2 (en) 2008-11-14 2013-04-09 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
KR20100056244A (ko) * 2008-11-19 2010-05-27 페어차일드코리아반도체 주식회사 스위치 구동 회로 및 스위치 구동 방법
JP5963385B2 (ja) 2008-11-26 2016-08-03 富士電機株式会社 半導体装置
JP2012090435A (ja) * 2010-10-20 2012-05-10 Mitsubishi Electric Corp 駆動回路及びこれを備える半導体装置
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
US9082812B2 (en) 2011-03-16 2015-07-14 Fuji Electric Co., Ltd. Semiconductor device including a counter layer, for power conversion and method of manufacturing the same
JP5938852B2 (ja) * 2011-05-25 2016-06-22 富士電機株式会社 電圧制御型スイッチング素子のゲート駆動回路
JP5645782B2 (ja) * 2011-09-14 2014-12-24 三菱電機株式会社 パワーモジュール
JP2013098336A (ja) 2011-10-31 2013-05-20 Toyota Central R&D Labs Inc ゲート駆動回路
US8717069B2 (en) * 2012-04-24 2014-05-06 General Electric Company Converter switch apparatus and method
JP2013247804A (ja) * 2012-05-28 2013-12-09 Mitsubishi Electric Corp 半導体駆動回路および半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WHKQDZ: "IGBT要用负关断电压的几个原因", 《HTTP://WWW.DIANYUAN.COM/BBS/892649.HTML》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111416607A (zh) * 2019-01-04 2020-07-14 株式会社东芝 控制电路、半导体装置以及电路装置
CN111416607B (zh) * 2019-01-04 2023-06-27 株式会社东芝 电路装置

Also Published As

Publication number Publication date
DE102014109475B4 (de) 2018-05-09
KR20150008816A (ko) 2015-01-23
JP2015019370A (ja) 2015-01-29
US9337827B2 (en) 2016-05-10
KR101655519B1 (ko) 2016-09-07
DE102014109475A1 (de) 2015-01-15
US20150015309A1 (en) 2015-01-15
JP5882407B2 (ja) 2016-03-09

Similar Documents

Publication Publication Date Title
US9337827B2 (en) Electronic circuit with a reverse-conducting IGBT and gate driver circuit
JP3262579B2 (ja) 金属酸化物半導体電界効果型トランジスタ回路
JP6117640B2 (ja) 半導体装置及び駆動システム
US10367057B2 (en) Power semiconductor device having fully depleted channel regions
CN204257660U (zh) Igbt和半导体器件
US9960156B2 (en) Integrated semiconductor device having a level shifter
US12323134B2 (en) Semiconductor switching module with insulated gate bipolar transistor and unipolar switching device
JP2019004144A (ja) 過負荷電流通電能力を有する半導体デバイス
US7986005B2 (en) Short circuit limiting in power semiconductor devices
JP2017153064A (ja) 半導体スイッチングデバイスおよびクランプダイオードを含む電気組立体
CN104347626B (zh) 包括控制电路的半导体器件
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
JP4995873B2 (ja) 半導体装置及び電源回路
TW201205778A (en) Semiconductor device
US20180269871A1 (en) Transistor device
US10404250B2 (en) Transistor device
US7071516B2 (en) Semiconductor device and driving circuit for semiconductor device
JP2018533205A (ja) 切換え過渡時に更なるタイミング相を有するダブルベースバイポーラトランジスタの動作
JP2008054280A (ja) トランジスタの駆動回路
JP6370952B2 (ja) 半導体装置
JP2000228404A (ja) ダイオード
GB2575810A (en) Power semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150121

RJ01 Rejection of invention patent application after publication