CN104167445B - 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管 - Google Patents

Abstract

本发明公开了具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，从下至上依次主要由衬底，铝铟镓氮缓冲层，埋栅，埋栅介质层，氮化镓沟道层，铝铟镓氮势垒层，栅介质层，铝铟镓氮势垒层上的源极和漏极，栅介质层上的栅极组成，所述源极和漏极与铝铟氮镓势垒层形成欧姆接触，所述栅极与栅介质层形成肖特基接触，所述埋栅介质层和埋栅均位于铝铟镓氮缓冲层中，且所述埋栅位于埋栅介质层中。通过埋栅单独偏置，且根据埋栅的不同偏置，实现调控器件的阈值电压；当埋栅处于负偏压时，埋栅耗尽氮化镓沟道层的二维电子气，使器件实现增强型工作；当埋栅处于零偏压或正偏压时，氮化镓沟道层中存在二维电子气，使器件实现耗尽型工作。

Description

具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管

技术领域

本发明涉及半导体器件领域，具体是指一种具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管。

背景技术

氮化镓（GaN）基异质结场效应晶体管具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好化学稳定性等优异特性，同时氮化镓（GaN）材料可以与铝镓氮（ALGaN）等材料形成具有高浓度和高迁移率的二维电子气异质结沟道，因此特别适用于高压、大功率和高温应用，是电子应用最具潜力的晶体管之一。

图1为现有技术普通氮化镓基异质结场效应管简称GaN MIS-HFET结构示意图，主要包括衬底、铝铟镓氮（Al_xIn_yGa_zN）缓冲层、铝铟镓氮（Al_xIn_yGa_zN）势垒层以及栅介质层，铝铟镓氮（Al_xIn_yGa_zN）势垒层上形成的源极、漏极，栅介质层上形成栅极，其中源极和漏极与铝铟镓氮（Al_xIn_yGa_zN）势垒层形成欧姆接触，栅极与栅介质层形成肖特基接触。但是对于普通GaN MIS-HFET而言，由于Al_xIn_yGa_zN /GaN异质结构间天然存在很强的二维电子气（2DEG）沟道，所以在零偏压下器件处于导通状态，为耗尽型器件。而增强/耗尽型数字集成电路单元是氮化镓基集成电路和电力开关的基础，所以实现氮化镓基增强型器件，尤其是实现氮化镓基增强/耗尽型互补逻辑电路有利于氮化镓集成电路的发展。

在本发明提出之前，为了实现氮化镓基增强型器件主要采用如下方法：

使用薄层势垒层技术[M. A. Khan, Q. Chen，C. J. Sun, et al. Enhancement and depletion mode GaN/AlGaNheterostructure field effect transistors[J], Applied Physics Letters, 1996, 68, (4), pp. 514-516]。通过减小AlGaN势垒层的Al成分和AlGaN厚度能减小沟道中2DEG浓度，优点是没有对栅下区域进行刻蚀引起工艺损伤，因而肖特基性能较好，栅泄露电流较低，但是由于整体削弱AlGaN势垒层的厚度，整个沟道区域的2DEG浓度较低，器件的饱和电流较小，同时阈值电压也不能实现太高。

使用槽栅结构[W. Sato，Y. Takata, M. Kuraguchi, et al. Recessed-gate strcuture approach toward normally-off high-voltage AlGaN/GaNhemt for power electronics applications[J], IEEE Trans. Electron Devices, 2006, 53, (2), pp.356-362]。将栅下AlGaN势垒层刻蚀掉一部分，当AlGaN势垒层薄到一定程度时，栅下2DEG密度将减小到可以忽略的程度，而源、漏区域的2DEG密度不变。这样器件的饱和电流、跨导和阈值电压均优于薄势垒结构，但槽栅工艺对刻蚀深度的准确性控制较差，导致工艺重复性差，同时刻蚀会造成机械性损伤，使栅漏电增加。

使用栅下氟离子（F^－）注入[Y. Cai，Y. Zhou, K. J. Chen，et al. High performance enhancement-mode AlGaN/GaN HEMTs using fluoride-based plasma treatment[J], IEEE Electron Device Letters, 2005, 26, (7), pp.435-437]。F^－离子具有很强的负电性，注入到栅下区域可以提高肖特基栅的有效势垒高度，耗尽栅下2DEG，工艺容易实现且可重复性高，但注入F^－离子稳定性差，对器件的高压和高温可靠性产生严重影响。

使用P型GaN栅结构[T. O. Hilt，F. Brunner, E. CHO, et al. Normally-off high-voltage p-GaN gate GaN HFET with carbon-doped buffer[C]. 23rd International Symposium on Power Semiconductor Devices and ICs, May 23-26, 2011. Piscataway NJ,USA：IEEE, 2011.]。在栅下和AlGaN势垒层之间引入P型GaN材料，栅金属与P型GaN形成欧姆接触，一方面P型掺杂能提高能带，在栅压为0时耗尽沟道电子实现增强型特性，另一方面P型GaN材料中的空穴能注入沟道，起到电导调制作用，在提高漏极电流的同时保持较小的栅电流。但GaN材料的P型受主Mg激活能很高，高质量的P型GaN材料很难实现，同时P型掺杂也会对材料的可靠性造成影响。

发明内容

本发明的目的在于：提供一种具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，其中铝铟镓氮缓冲层包括埋栅和埋栅介质层，埋栅位于埋栅介质层中，且埋栅位于栅极正下方，两者中心不一定重合；埋栅单独偏置，当埋栅处于一定负偏压时，埋栅会耗尽氮化镓沟道层中的二维电子气，使器件实现增强型工作，从而在同一芯片上实现高匹配度的互补逻辑工作。

本发明通过下述技术方案实现：一种具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，从下至上依次主要由衬底，铝铟镓氮缓冲层，埋栅，埋栅介质层，氮化镓沟道层，铝铟镓氮势垒层，栅介质层，铝铟镓氮势垒层上的源极和漏极，栅介质层上的栅极组成，所述源极和漏极与铝铟氮镓势垒层形成欧姆接触，所述栅极与栅介质层形成肖特基接触，所述埋栅介质层和埋栅均位于铝铟镓氮缓冲层中，且所述埋栅位于埋栅介质层中。

进一步地，所述埋栅介质层和栅介质层材质为SiO₂或Al₂O₃或Si₃N₄，但不限于SiO₂、Al₂O₃、Si₃N₄此三种绝缘介质。

进一步地，所述栅介质层厚度为T _GDE ，且0≤T _GDE ≤50nm，当T _GDE =0时，无栅介质层。

进一步地，所述埋栅位于栅极正下方，且埋栅与栅极的中心不一定重合。

进一步地，所述埋栅长度为L _BG ，且0＜L _BG ＜L _SD ，L _SD 为源漏距，即源极与漏极之间的间距。

进一步地，所述埋栅与氮化镓沟道层的距离为L _CBG ，且10nm＜L _CBG ＜100nm，其中氮化镓沟道层厚度为5nm～100nm。

进一步地，所述埋栅厚度为T _BG ，且1nm＜T _BG ＜（T _BUF－ L _CBG ），T _BUF 为铝铟镓氮缓冲层厚度。

进一步地，所述埋栅材质为金属材料或半导体材料。

进一步地，所述铝铟镓氮势垒层和铝铟镓氮缓冲层的分子式均为Al_xIn_yGa_zN，其中0≤x≤1，0≤y≤1，0≤z≤1，并且x+y+z=1，且铝铟镓氮势垒层厚度为1nm～100nm。

进一步地，所述衬底为蓝宝石或碳化硅或硅或金刚石或氮化镓自支撑衬底，且衬底厚度为0μm～100μm。

本发明中所述的埋栅处于单独偏置，可根据埋栅的不同偏置，进而实现调控器件的阈值电压；当埋栅处于负偏压时，氮化镓沟道层中的二维电子气被埋栅耗尽，晶体管器件实现增强型工作；当埋栅处于零偏压或正偏压时，氮化镓沟道层中存在二维电子气，晶体管器件实现耗尽型工作。

本发明与现有技术相比，具有以下优点及有益效果：

（1）本发明通过引入埋栅结构，使埋栅单独偏置，当埋栅处于不同偏置时，可调控晶体管器件阈值电压，从而使器件同时实现增强型和耗尽型工作；

（2）本发明中晶体管器件制作工艺简单，所有工艺均在前一步工艺完成下进行，且对氮化镓沟道层和氯铟镓氮势垒层没有进行额外工艺，不影响晶体管器件的电学特性；

（3）本发明与现有技术相比，对于增强型工作，相比于薄势垒层技术中薄势垒结构本发明能达到更高的阈值电压和最大饱和漏电流；相比于P型GaN材料的引入，本发明无需掺杂，且避免了掺杂对材料可靠性带来的不利影响；相比氟离子注入、凹栅结构等后工艺实现方法，本发明避免对完成后晶体管器件的损伤，提高了可靠性，且可重复性高；且现有技术实现的氮化镓基增强型期间由于工艺与常规氮化镓耗尽型器件差异很大，在实现互补逻辑电路时导致匹配性很差，而本发明提供的具有埋栅结构的氮化镓基增强型和耗尽型晶体管器件为同一工艺，在实现互补逻辑应用时则能达到高匹配度。

附图说明

图1是已有技术GaN MIS-HFET结构示意图；

图2是本发明提供的埋栅GaN E/D HFET结构示意图；

图3是已有技术GaN MIS-HFET结构的转移特性图；

图4是本发明提供的埋栅GaN E/D HFET结构在不同埋栅偏压时的导带结构图；

图5是本发明提供的埋栅GaN E/D HFET结构的耗尽型工作时的转移特性；

图6是本发明提供的埋栅GaN E/D HFET结构的增强型工作时的转移特性；

图7是本发明提供的埋栅GaN E/D HFET结构的增强型工作时的输出特性；

具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管简称：埋栅GaN E/DHFET；

其中，图中附图标记对应的零部件名称为：

101－衬底，102－铝铟镓氮缓冲层，103－氮化镓沟道层，104－铝铟镓氮势垒层，105－栅介质层，106－源极，107－漏极，108－栅极，201－埋栅，202－埋栅介质层。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

实施例：

图1是已有技术GaNHFET结构，主要包括衬底101、铝铟镓氮（Al_xIn_yGa_zN）缓冲层102、氮化镓（GaN）沟道层103、铝铟镓氮（Al_xIn_yGa_zN）势垒层104、栅介质层105、铝镓氮（Al_xIn_yGa_zN）势垒层104上形成的源极106和漏极107，以及栅栏介质层105上形成的栅极108，其中源极106和漏极107与铝铟镓氮（Al_xIn_yGa_zN）势垒层104形成欧姆接触，栅极108与栅介质层105形成肖特基接触。

图2为本发明提供的具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管结构示意图，从下至上依次主要由衬底101，铝铟镓氮缓冲层102，埋栅201，埋栅介质层202，氮化镓沟道层103，铝铟镓氮势垒层104，栅介质层105，铝铟镓氮势垒层104上的源极106和漏极107，栅介质层105上的栅极108组成，所述源极106和漏极107与铝铟氮镓势垒层形成欧姆接触，所述栅极108与栅介质层105形成肖特基接触，所述埋栅介质层202和埋栅201均位于铝铟镓氮缓冲层102中，且所述埋栅201位于埋栅介质层202中。

本发明中一种具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管结构制作工艺步骤：在衬底101上用MOCVD生长部分铝铟镓氮（Al_xIn_yGa_zN）缓冲层102，在铝铟镓氮（Al_xIn_yGa_zN）缓冲层102上生长埋栅介质层202，在埋栅介质层202中刻蚀掉部分制作埋栅201，刻蚀掉多余埋栅介质层202后继续生长铝铟镓氮（Al_xIn_yGa_zN）缓冲层102，再在铝铟镓氮（Al_xIn_yGa_zN）缓冲层102上生长氮化镓沟道层103、铝铟镓氮（Al_xIn_yGa_zN）势垒层104和栅介质层105，在铝铟镓氮（Al_xIn_yGa_zN）势垒层104上形成欧姆接触的源极106和漏极107，最后在栅介质层105上生长肖特基接触的栅极108。

所述埋栅介质层202和栅介质层105材质为SiO₂或Al₂O₃或Si₃N₄，但不限于SiO₂、Al₂O₃、Si₃N₄此三种绝缘介质。

所述栅介质层105厚度为T_GDE，且0≤T _GDE ≤50nm，当T _GDE =0时，无栅介质层。

所述埋栅201位于栅极108正下方，且埋栅201与栅极108的中心不一定重合。

所述埋栅201长度为L_BG，且0＜L _BG ＜L _SD ，L _SD 为源漏距，源漏距为源极与漏极之间的间距。

所述埋栅201与氮化镓沟道层103的距离为L _CBG ，且10nm＜L _CBG ＜100nm，其中氮化镓沟道层103厚度为5nm～100nm。

所述埋栅201厚度为T _BG ，且1nm＜T _BG ＜（T _BUF— L _CBG ），T _BUF 为铝铟镓氮缓冲层102厚度。

所述埋栅201材质为金属材料或半导体材料。

所述铝铟镓氮势垒层104和铝铟镓氮缓冲层102的分子式均为Al_xIn_yGa_zN，其中0≤x≤1，0≤y≤1，0≤z≤1，并且x+y+z=1，且铝铟镓氮势垒层104厚度为1nm～100nm。

所述衬底101为蓝宝石或碳化硅或硅或金刚石或氮化镓自支撑衬底，且衬底101厚度为0μm～100μm。

本发明中埋栅201处于单独偏置，根据埋栅201的不同偏置，能调控器件的阈值电压；当埋栅201处于负偏压时，氮化镓沟道层103中的二维电子气被埋栅201耗尽，晶体管器件实现增强型工作；当埋栅201处于零偏压或正偏压时，氮化镓沟道层103中存在二维电子气，晶体管器件实现耗尽型工作。

本发明中具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管中，最易于说明本发明意图的例子是图2所示的具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管（GaN E/D HFET）结构示意图，与已有常规金属绝缘层半导体异质结场效应晶体管（GaNHFET如图1）对比；结构参数如表1所示。

表1 器件结构参数

图3为已有技术常规GaN MIS-HFET的转移特性，表现为耗尽型器件，阈值电压为－6V。

图4为不同埋栅偏置V _BG 时，本发明提供的埋栅GaN E/D HFET的导带结构图；当V _BG =0V和1V时，本发明提供的埋栅GaN E/D HFET的沟道导带底在费米能级E_F之下，说明沟道中存在二维电子气，器件此时为耗尽型器件；当V_BG=－4V时，此时导带底在费米能级之上，说明埋栅耗尽了沟道中的二维电子气，此时器件为增强型器件。

图5为本发明提供的埋栅GaN E/D HFET耗尽型工作时的转移特性，当埋栅201偏置V _BG =0V时，阈值电压为－3.5V，当埋栅201偏置V _BG =1V，阈值电压为－5V，说明器件的阈值电压可以用过埋栅201偏置来调控。

图6为当埋栅201偏置V _BG =－4V时，本发明提供的埋栅GaN E/D HFET增强型工作时的转移特性，阈值电压为2.2V。

图7为当埋栅201偏置V _BG =－4V时，本发明提供的埋栅GaN E/D HFET增强型工作时的输出特性，最大饱和漏电流为210mA/mm，满足应用的需要。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims (10)

1.具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，从下至上依次主要由衬底（101），铝铟镓氮缓冲层（102），氮化镓沟道层（103），铝铟镓氮势垒层（104），栅介质层（105），铝铟镓氮势垒层（104）上的源极（106）和漏极（107），栅介质层（105）上的栅极（108）组成，所述源极（106）和漏极（107）与铝铟氮镓势垒层（104）形成欧姆接触，所述栅极（108）与栅介质层（105）形成肖特基接触，其特征在于：还包括埋栅（201）和埋栅介质层（202），所述埋栅介质层（202）和埋栅（201）均位于铝铟镓氮缓冲层（102）中，且所述埋栅（201）位于埋栅介质层（202）中。

2.根据权利要求1所述的具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，其特征在于：所述埋栅介质层（202）和栅介质层（105）材质为SiO₂或Al₂O₃或Si₃N₄。

3.根据权利要求1所述的具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，其特征在于：所述栅介质层（105）厚度为T _GDE ，且0≤T _GDE ≤50nm。

4.根据权利要求2所述的具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，其特征在于：所述埋栅（201）位于栅极（108）正下方。

5.根据权利要求4所述的具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，其特征在于：所述埋栅（201）长度为L _BG ，且0＜L _BG ＜L _SD ，L _SD 为源漏距。

6.根据权利要求1～5任一项所述的具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，其特征在于：所述埋栅（201）与氮化镓沟道层（103）的距离为L _CBG ，且10nm＜L _CBG＜100nm，其中氮化镓沟道层厚度为5nm～100nm。

7.根据权利要求6所述的具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，其特征在于：所述埋栅（201）厚度为T _BG ，且1nm＜T _BG ＜（T _BUF— L _CBG ），T _BUF 为铝铟镓氮缓冲层（102）厚度。

8.根据权利要求7所述的具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，其特征在于：所述埋栅（201）材质为金属材料或半导体材料。

9.根据权利要求8所述的具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，其特征在于：所述铝铟镓氮势垒层（104）和铝铟镓氮缓冲层（102）的分子式均为Al_xIn_yGa_zN，其中0≤x≤1，0≤y≤1，0≤z≤1，x+y+z=1，且铝铟镓氮势垒层（104）厚度为1nm～100nm。

10.根据权利要求8所述的具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管，其特征在于：所述衬底（101）为蓝宝石或碳化硅或硅或金刚石或氮化镓自支撑衬底，且衬底（101）厚度为0μm～100μm。