CN104167400B - 一种四边无引脚封装件及其封装工艺、制作工艺 - Google Patents

Abstract

本发明公开了一种四边无引脚封装件及其封装工艺、制作工艺，所述四边无引脚封装件包括基板基体，多个引脚内埋于基板基体并凸出于所述基板基体，基板基体上设有IC芯片、多个导线触片，每个引脚凸出于所述基板基体的一端设有阻焊层；所述IC芯片与所述基板基体之间设有阻焊层，所述IC芯片与多个导线触片之间通过键合线相连接；所述IC芯片、引脚设有阻焊层的一端、导线触片、键合线均封装于塑封体内；所述每个引脚的另一端上均电镀有镀镍层或镍球或镀金层或金球。通过上述方式，本发明能够提高生产效率，一次性加工两版产品，并且创新的蚀刻工艺能够避免四边无引脚的受损及氧化，大大提高产品使用寿命。

Description

一种四边无引脚封装件及其封装工艺、制作工艺

技术领域

本发明涉及无引脚封装的加工领域，具体涉及一种四边无引脚封装的封装工艺。

背景技术

QFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周有实现电气连结的导电焊盘。由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。此外，它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘具有直接散热通道，用于释放封装内的热量。通常将散热焊盘直接焊接在电路板上，并且PCB中的散热过孔有助于将多余的功耗扩散到铜接地板中，从而吸收多余的热量。

无引脚封装的封装工艺有多种，如aQFN框架采用半蚀刻（half etching）工艺后，其框架正面排列着许多规则排列的圆柱状铜凸点（顶面半径在0.230mm左右，高度0.08mm），而aQFN框架背面是一整块铜合金层，在完成后段封裝之后，利用酸性或是碱性溶液对产品背面的铜合金引脚进行选择性蚀刻。MIS工艺采用QFN的双面蚀刻，但提前在背面刷上塑封料(compound),再进行封裝工艺。 MIS 工艺在金属基材上进行引线框的内引脚、外引脚及连接线的金属电镀及蚀刻，而后进行塑封料的预包封，使金属、塑封料等不同材质融入一体。

但上述封装工艺均是逐片操作，加工速度较慢，且上述封装方法由于基本是先封装，然后再进行引脚的镀层处理，则在封装过程中，引脚容易受损或受到氧化，从而对后续生产及使用造成影响，即现有的封装工艺不仅生产效率低下而且不能很好的保护封装件。

发明内容

本发明的目的在于提供的四边无引脚封装的封装工艺，能够提高生产效率，一次性加工两版产品，并且创新的蚀刻工艺能够避免四边无引脚的受损及氧化，大大提高产品使用寿命。

为实现上述目的，本发明公开的技术方案是：一种四边无引脚封装件，包括基板基体，多个引脚内埋于基板基体并凸出于所述基板基体，基板基体上设有IC芯片、多个导线触片，每个引脚凸出于所述基板基体的一端设有阻焊层；所述IC芯片与所述基板基体之间设有阻焊层，所述IC芯片与多个导线触片之间通过键合线相连接；所述IC芯片、引脚设有阻焊层的一端、导线触片、键合线均封装于塑封体内；所述每个引脚的另一端上均电镀有镀镍层或镍球或镀金层或金球。

优选的，所述镀镍层的厚度是0.1mm-0.3mm。

本发明公开了一种四边无引脚封装件的封装工艺，取待封装的四边无引脚芯片结构，所述四边无引脚芯片结构包括基板基体，多个引脚内埋于基板基体并凸出于所述基板基体，基板基体上设有IC芯片、多个导线触片，每个引脚凸出于所述基板基体的一端设有阻焊层；所述IC芯片与所述基板基体之间设有阻焊层，所述IC芯片与多个导线触片之间通过键合线相连接；所述IC芯片、引脚设有阻焊层的一端、导线触片、键合线均封装于塑封体内；所述塑封体位于所述基板基体的一侧，所述基板基体的另一侧封闭有铜层；将所述基板基体上的铜层完全蚀刻，原本被铜层封闭的引脚裸露，在裸露的引脚上做电镀处理。

优选的，所述电镀处理是指在裸露的引脚上电镀锡层或锡球或金层或金球。

所述封装工艺中，优选的，利用含有硫酸、H₂O₂的混合溶液将基板基体上的铜层完全蚀刻。所述的将基板基体上的铜层完全蚀刻时，是采用含有H2SO4、H₂O₂ 、Cu²⁺   的混合溶液进行蚀刻，其中，混合溶液中H2SO4的含量范围是75g/L-125g/L，H₂O₂ 的含量范围是155g/L-205g/L，Cu²⁺  的含量范围是10g/L-75g/L。优选的，混合溶液中H₂SO₄的含量范围是80g/L-120g/L，H₂O₂ 的含量范围是160g/L-200g/L，Cu²⁺  的含量范围是15g/L-70g/L。

本发明还公开了一种四边无引脚封装件的制作工艺，包括如下步骤：

步骤a、制作基板基体：取一载板，在载板的两面分别压合铜层，将铜层均蚀刻变薄，在载板两面的铜层上分别电镀铜柱；待铜柱电镀结束后，在载板的两侧均层压基体，基体的外侧镀金属层，载板两面的铜柱均封装于相应的基体内；

步骤b、制作引脚：在载板两面的基体上分别开铜窗和钻孔，将开设的铜窗和钻孔进行电镀，形成引脚；开铜窗和镭射钻孔后的基体形成基板基体；

步骤c、制作导线触片：基体的外侧镀的金属层在开铜窗和镭射钻孔过程中形成导线触片；

步骤d、设置阻焊层：在引脚上设置阻焊层，引脚封装于阻焊层内；所述阻焊层使用的是阻焊油墨；在导线触片的表面电镀镍层或金层；

步骤e、设置IC芯片：去除载板，则载板两侧分别形成一四边无引脚封装件的半成品，将每个半成品的铜层蚀刻掉一定的厚度；在每个半成品上粘贴和固化IC芯片，利用键合线将IC芯片与相应的导线触片连接；优选的，将每个半成品的铜层蚀刻掉1um-5um；

步骤f、塑封：将上述步骤e中的半成品层压塑封体，使IC芯片、引脚设有阻焊层的一端、导线触片、键合线均封装于塑封体内；

步骤g、蚀刻引脚及电镀：塑封体位于所述基板基体的一侧，所述基板基体的另一侧是步骤e中蚀刻后的铜层；将铜层完全蚀刻，使引脚裸露，在裸露的引脚上做电镀处理。

优选的，上述步骤a中，载板两面分别压合两层铜层，其中，第一层铜层的厚度是在10-12um之间，第二层铜层的厚度是在1-5um之间，优选的，第二层铜层的厚度是在1-3um之间。

所述的四边无引脚封装件的制作工艺，优选的，所述电镀处理是指在裸露的引脚上电镀纯锡层或纯锡球。

所述的四边无引脚封装件的制作工艺，优选的，步骤a中载板是PP材料制成的。

所述的四边无引脚封装件的制作工艺，优选的，所述步骤a中载板两侧层压的基体是采用聚丙烯材料或玻璃纤维材料制成。

所述的四边无引脚封装件的制作工艺，优选的，所述步骤a中，铜层均蚀刻变薄后的厚度是10-14um。

本专利发明利用单层无玻璃纤维核心层的塑胶基版（是附图中的基材1）製作QFN的布线层，并进线进行IC芯片的封装。本发明封装工艺及制作工艺中，在塑封料灌胶完成后，再进行产品背面铜箔的蚀刻而将产品的铜材质的外引脚蚀刻裸露出，最后进行铜质引脚的纯锡电镀，由于Cu在空气中易氧化，影响引脚的可靠性，镀锡既避免Cu发生氧化，又具备导电传热作用，还可以加强产品与PCB板结合的能力，即锡电镀层强化了表面贴片的能力，可以避免铜绿的发生。

本发明所述的制作工艺与现有制作工艺相比，由于是在一个载板上一次性加工两版产品，能有效提高生产速度，并且在引脚的外表面做镀层处理，避免了铜质引脚的受损及氧化等情况，提高产品使用寿命。

本发明的有益效果是：本发明四边无引脚封装件的封装方法及制作工艺能够提高生产效率，一次性加工两版产品，并且创新的蚀刻工艺能够避免四边无引脚的受损及氧化，大大提高产品使用寿命。

附图说明

图1是本发明四边无引脚封装件一较佳实施例的结构示意图；

图2至图13是本发明四边无引脚封装件的制作工艺流程示意图。

具体实施方式

下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

请参考附图1至附图13，本发明实施例包括：

实施例1：请参考附图1，一种四边无引脚封装件，包括基板基体1，多个引脚2内埋于基板基体1并凸出于基板基体1，基板基体1上设有IC芯片4、多个导线触片6，每个引脚2凸出于基板基体1的一端设有阻焊层3；IC芯片4与基板基体1之间设有阻焊层3，IC芯片4与多个导线触片6之间通过键合线5相连接；IC芯片4、引脚2设有阻焊层3的一端、导线触片6、键合线5均封装于塑封体7内；每个引脚2的另一端上均电镀有镀镍球20。

实施例2：请参考附图13，一种四边无引脚封装件，包括基板基体1，多个引脚内埋于基板基体1并凸出于基板基体1，基板基体1上设有IC芯片4、多个导线触片6，每个引脚2凸出于基板基体1的一端设有阻焊层3；IC芯片4与基板基体1之间设有阻焊层3，IC芯片4与多个导线触片6之间通过键合线5相连接；IC芯片4、引脚2设有阻焊层3的一端、导线触片6、键合线5均封装于塑封体7内；每个引脚2的另一端上均电镀有镀镍层20。

镀镍层20的厚度可以在0.1mm-0.3mm之间；本实施例中，镀镍层20的厚度是0.1mm。

实施例3：本实施例与实施例2的不同之处在于，本实施例中，镀镍层的厚度是0.2mm。

实施例4：本实施例与实施例2的不同之处在于，本实施例中，每个引脚2的另一端上均电镀有镀金层20。镀金层20的厚度可以在0.1mm-0.3mm之间。

实施例5：本实施例与实施例2的不同之处在于，本实施例中，每个引脚2的另一端上均电镀有镀镍层，在镀镍层的外表面又电镀有镀金层；镀镍层与镀金层共同形成引脚2表面的镀层20。镀层20的厚度可以在0.1mm-0.3mm之间。

实施例6：请参考附图11与附图13，一种四边无引脚封装件的封装工艺，取待封装的四边无引脚芯片结构，所述四边无引脚芯片结构包括基板基体1，多个引脚2内埋于基板基体1并凸出于基板基体1，基板基体1上设有IC芯片4、多个导线触片6，每个引脚2凸出于基板基体1的一端设有阻焊层3；IC芯片4与基板基体1之间设有阻焊层3，IC芯片4与多个导线触片6之间通过键合线5相连接；IC芯片4、引脚2设有阻焊层3的一端、导线触片6、键合线5均封装于塑封体7内；塑封体7位于基板基体1的一侧，基板基体1的另一侧封闭有铜层81’；将基板基体1上的铜层81’完全蚀刻，原本被铜层81’封闭的引脚2的一端裸露，在裸露的引脚2上做电镀处理，形成镀层20。

所述电镀处理是指在裸露的引脚2的一端上电镀锡层或锡球或金层或金球。

本实施例中，蚀刻铜层81’时是利用含有硫酸、H2O2的混合溶液将基板基体1上的铜层81’完全蚀刻。 

实施例7：请参考附图11与附图13，一种四边无引脚封装件的封装工艺，取待封装的四边无引脚芯片结构，所述四边无引脚芯片结构包括基板基体1，多个引脚2内埋于基板基体1并凸出于基板基体1，基板基体1上设有IC芯片4、多个导线触片6，每个引脚2凸出于基板基体1的一端设有阻焊层3；IC芯片4与基板基体1之间设有阻焊层3，IC芯片4与多个导线触片6之间通过键合线5相连接；IC芯片4、引脚2设有阻焊层3的一端、导线触片6、键合线5均封装于塑封体7内；塑封体7位于基板基体1的一侧，基板基体1的另一侧封闭有铜层81’；将基板基体1上的铜层81’完全蚀刻，原本被铜层81’封闭的引脚2的一端裸露，在裸露的引脚2上做电镀处理，形成镀层20。

所述电镀处理是指在裸露的引脚2的一端上电镀锡层，锡层的厚度是在0.1mm-0.3mm之间，锡层的厚度可以是0.1mm、0.2mm、0.3mm。

本实施例中，蚀刻铜层81’时是利用含有H₂SO₄、H₂O₂  、Cu²⁺的混合溶液将基板基体1上的铜层81’完全蚀刻。其中，混合溶液中H₂SO₄的含量范围是75g/L-125g/L，H₂O₂ 的含量范围是155g/L-205g/L，Cu²⁺  的含量范围是10g/L-75g/L。

实施例7：本实施例与上述实施例中的不同之处在于，所述电镀处理是指在裸露的引脚2的一端上电镀锡层，锡层的厚度是0.3mm。

本实施例中，蚀刻铜层81’时是利用含有H₂SO₄、H₂O₂、Cu²⁺的混合溶液将基板基体1上的铜层81’完全蚀刻。其中，混合溶液中H₂SO₄的含量范围是80g/L-120g/L，H₂O₂ 的含量范围是160g/L-200g/L，Cu²⁺  的含量范围是15g/L-70g/L。

实施例8：本实施例与上述实施例中的不同之处在于，所述电镀处理是指在裸露的引脚2的一端上电镀锡球，锡球凸出于基板基体1的厚度是0.25mm。

本实施例中，蚀刻铜层81’时是利用含有H₂SO₄、H₂O₂、Cu²⁺的混合溶液将基板基体1上的铜层81’完全蚀刻。其中，混合溶液中H₂SO₄的含量是100g/L，H₂O₂ 的含量范围是180g/L，Cu²⁺  的含量范围是65g/L。

实施例9：请参考附图2至附图13，本发明还公开了一种四边无引脚封装件的制作工艺，包括如下步骤：

步骤a、请参考附图2、附图3及附图4，制作基板基体：取一载板10，在载板10的两面分别压合铜层8，本实施例中，载板10两面分别压合两层铜层，分别是铜层80及铜层81。将载板10两面的铜层81均蚀刻变薄，然后在载板10两面的铜层8上分别电镀铜柱9；待铜柱9电镀结束后，在载板10的两侧均层压基体1’，基体1’的外侧镀金属层6’，载板10两面的铜柱9均封装于相应的基体1’内；优选的，本实施例所述步骤a中，载板10两面的铜层8均蚀刻变薄后的总厚度是15um，其中铜层81的厚度是12um，铜层80的厚度是3um。

步骤b、制作引脚：请参考附图5及附图6，在载板10两面的基体1’上分别开铜窗和钻孔，将开设的铜窗和钻孔进行电镀，形成引脚2；开铜窗和镭射钻孔后的基体1’形成基板基体1。

步骤c、制作导线触片：外侧金属层6’在开铜窗和镭射钻孔过程中形成导线触片6；

步骤d、设置阻焊层：请参考附图7及附图8，在引脚2上层压阻焊层3，引脚2封装于阻焊层3内；阻焊层3使用的是商品名为PSR4000 AUS308的阻焊油墨；在导线触片6的表面电镀金属层60，金属层60可以是镍层也可以是金层，也可以在导线触片6的表面依次电镀镍层和金层。

步骤e、设置IC芯片：请参考附图9及附图10，去除载板10，则载板10两侧分别形成一四边无引脚封装件的半成品，将每个半成品的铜层8蚀刻掉一定的厚度，将铜层80完全蚀刻掉，铜层81蚀刻成为铜层81’；在每个半成品上粘贴和固化IC芯片4，利用键合线5将IC芯片4与相应的导线触片6连接；

步骤f、塑封：请参考附图11，将上述步骤e中的半成品层压塑封体7，使IC芯片4、引脚2设有阻焊层3的一端、导线触片6、键合线5均封装于塑封体7内；

步骤g、蚀刻引脚及电镀：塑封体7位于基板基体1的一侧，基板基体1的另一侧是步骤e中蚀刻后的铜层81’；将铜层81’完全蚀刻，使引脚2原本被铜层81’封闭的一端裸露，在裸露的引脚2上做电镀处理；所述电镀处理是指在裸露的引脚2上电镀纯锡层或纯锡球。

本实施例中，上述步骤a中载板10是PP材料制成的。

本实施例中，上述步骤a中载板10两侧层压的基体1’是采用商品名为GHPL-830NX的玻璃纤维材料。

实施例10：本实施例与实施例7的不同之处在于，本实施例中，阻焊层3使用的是商品名为AUS320的阻焊油墨。

实施例11：本实施例与实施例7的不同之处在于，本实施例中，载板10两侧层压的基体1’是采用聚丙烯材料。

实施例12：本实施例与实施例7的不同之处在于，本实施例中，步骤e中将每个半成品的铜层80完全蚀刻掉，铜层81蚀刻掉3um成为铜层81’。

实施例13：本实施例与实施例7的不同之处在于，本实施例中，步骤e中将每个半成品的铜层80完全蚀刻掉，铜层81蚀刻掉7um成为铜层81’。

实施例14：在本发明另一个实施例中，载板10两面的铜层8蚀刻变薄后的厚度可以是10um、11um、12um、13um、14um。

实施例15：在本发明另一个实施例中，载板10是采用商品名为GHPL-830NX的玻璃纤维材料制成。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种四边无引脚封装件的封装工艺，其特征在于，取待封装的四边无引脚芯片结构，所述四边无引脚芯片结构包括基板基体，多个引脚内埋于基板基体并凸出于所述基板基体，基板基体上设有IC芯片、多个导线触片，每个引脚凸出于所述基板基体的一端设有阻焊层；所述IC芯片与所述基板基体之间设有阻焊层，所述IC芯片与多个导线触片之间通过键合线相连接；所述IC芯片、引脚设有阻焊层的一端、导线触片、键合线均封装于塑封体内；所述塑封体位于所述基板基体的一侧，所述基板基体的另一侧封闭有铜层；将所述基板基体上的铜层完全蚀刻，原本被铜层封闭的引脚裸露，在裸露的引脚上做电镀处理。

2.根据权利要求1所述的封装工艺，其特征在于，所述电镀处理是指在裸露的引脚上电镀锡层或锡球或金层或金球。

3.根据权利要求2所述的封装工艺，其特征在于，利用含有硫酸、H2O2的混合溶液将基板基体上的铜层完全蚀刻。

4.一种四边无引脚封装件的制作工艺，其特征在于，包括如下步骤：

步骤a、制作基板基体：取一载板，在载板的两面分别压合铜层，将铜层均蚀刻变薄，在载板两面的铜层上分别电镀铜柱；待铜柱电镀结束后，在载板的两侧均层压基体，基体的外侧镀金属层，载板两面的铜柱均封装于相应的基体内；

步骤b、制作引脚：在载板两面的基体上分别开铜窗和钻孔，将开设的铜窗和钻孔进行电镀，形成引脚；开铜窗和镭射钻孔后的基体形成基板基体；

步骤c、制作导线触片：基体的外侧镀的金属层在开铜窗和镭射钻孔过程中形成导线触片；步骤d、设置阻焊层：在引脚上设置阻焊层，引脚封装于阻焊层内；所述阻焊层使用的是阻焊油墨；在导线触片的表面电镀镍层或金层；

步骤e、设置IC芯片：去除载板，则载板两侧分别形成一四边无引脚封装件的半成品，将每个半成品的铜层蚀刻掉一定的厚度；在每个半成品上粘贴和固化IC芯片，利用键合线将IC芯片与相应的导线触片连接；

步骤f、塑封：将上述步骤e中的半成品层压塑封体，使IC芯片、引脚设有阻焊层的一端、导线触片、键合线均封装于塑封体内；

步骤g、蚀刻引脚及电镀：塑封体位于基板基体的一侧，所述基板基体的另一侧是步骤e中蚀刻后的铜层；将铜层完全蚀刻，使引脚裸露，在裸露的引脚上做电镀处理。

5.根据权利要求4所述的四边无引脚封装件的制作工艺，其特征在于，所述电镀处理是指在裸露的引脚上电镀纯锡层或纯锡球。

6.根据权利要求5所述的四边无引脚封装件的制作工艺，其特征在于，步骤a中载板是PP材料制成的。

7.根据权利要求6所述的四边无引脚封装件的制作工艺，其特征在于，所述步骤a中载板两侧层压的基体是采用聚丙烯材料或玻璃纤维材料制成。

8.根据权利要求7所述的四边无引脚封装件的制作工艺，其特征在于，所述步骤a中，铜层均蚀刻变薄后的厚度是10-14um。