CN104167373A - 半导体检查方法以及半导体检查装置 - Google Patents

Abstract

本发明提供半导体检查方法以及半导体检查装置，能够通过简易的手法正确地测定在晶片上形成的多个芯片的电气特性。半导体检查方法包括：在形成有多个芯片的晶片的背面侧，粘贴绝缘薄片的工序，该绝缘薄片具有与多个芯片的位置对应地形成的多个孔；切割粘贴有绝缘薄片的晶片，在粘贴了绝缘薄片的状态下单片化为多个芯片的工序；使探测器接触到晶片上的多个芯片中的测定对象芯片的上表面的规定部位，并且使另一探测器通过绝缘薄片的对应的孔而接触到测定对象芯片的下表面，对测定对象芯片的电气特性进行测定的工序。

Description

半导体检查方法以及半导体检查装置

（相关申请）

本申请享有以日本专利申请2013-105544号（申请日：2013年5月17日）为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的所有内容。

技术领域

本发明的实施方式涉及使探测器接触到芯片来测定各种电气特性的半导体检查方法以及半导体检查装置。

背景技术

在晶片上形成有多个芯片，以往，在测定了晶片上的各个芯片的电气特性之后，切割晶片而单片化为各个芯片。

如果在切割前的晶片的状态下进行了电气的测定，则具有能够使探测器正确地接触到晶片内的测定对象芯片上的规定部位而进行测定的优点，但在测定电气特性之后进行切割时，存在如下问题：由于切割时的损伤，产生新的缺陷，在晶片的状态下为优质的芯片在切割之后有可能变为有缺陷的芯片，从而无法检测这样的缺陷。

另外，如果为了降低芯片的接通电阻而减小晶片的厚度，则由于晶片的翘曲而容易引起搬送故障，而且在切割时还容易引起晶片的裂纹、缺口等障碍。

进而，如果在晶片的状态下进行电气的动态特性试验，则存在被测定对象芯片的破坏造成的影响还波及到其他芯片，流过短路电流等而破坏其他芯片的危险。

发明内容

本实施方式提供能够通过简易的手法正确地测定在晶片上形成的多个芯片的电气特性的半导体检查方法以及半导体检查装置。

在本实施方式的半导体检查方法中，具备：在形成有多个芯片的晶片的背面侧粘贴绝缘薄片的工序，所述绝缘薄片具有与所述多个芯片的位置对应地设置的多个孔；切割粘贴有所述绝缘薄片的所述晶片，在粘贴了所述绝缘薄片的状态下单片化为所述多个芯片的工序；以及使探测器接触到所述晶片上的多个芯片中的测定对象芯片的上表面的规定部位，并且使另一探测器通过所述绝缘薄片的对应的孔而接触到所述测定对象芯片的下表面，来测定所述测定对象芯片的电气特性的工序。

附图说明

图1是示出晶片1的切割和检查中使用的平面环2和切割薄片3的配置的图。

图2是示出将晶片1粘贴到切割薄片3的状态的图。

图3是示出隔着平面环2粘贴晶片1和切割薄片3并切割了的状态的立体图。

图4是从晶片1的水平面方向观察到的图。

图5是示出一个实施方式的半导体检查系统10的概略结构的框图。

图6是示出图5的半导体检查系统10的处理动作的一个例子的流程图。

图7是示出晶片粘贴装置11的内部结构的一个例子的框图。

图8是示出切割装置12的内部结构的一个例子的框图。

图9是示出测定装置13的内部结构的一个例子的框图。

图10是示出安装装置14的内部结构的一个例子的框图。

图11是示出使探测器5接触到晶片1上的多个芯片4的例子的立体图。

图12是从水平方向观察图11的例子而看到的图。

具体实施方式

以下，参照附图，说明本发明的实施方式。

在本实施方式中，对形成有多个芯片的晶片进行切割而单片化，之后进行电气特性的检查。图1是示出晶片1的切割和检查中使用的平面环（平板状环）2以及切割薄片（绝缘薄片）3的配置的图。如图所示，在平面环2的背面侧粘贴切割薄片3，将切割前的晶片1从平面环2的表面侧粘贴到切割薄片3。

平面环2是在中央部形成有开口部2a的平板，其内径大于晶片1的外径，且小于切割薄片3的外径。在平面环2的背面侧粘贴切割薄片3，根据需要切下比平面环2的外径还向外侧伸出的切割薄片3的部分。平面环2由例如不锈钢等金属材料形成。

切割薄片3的基材是例如树脂。切割薄片3在树脂基材的两面附着了粘着材料或者紫外线硬化材料。

在切割薄片3中，与晶片1上的各芯片4的位置对应地形成有孔3a。即，在切割薄片3中形成有晶片1上的芯片4的数量的多个孔3a。该孔3a具有能够使测试器的探测器接触到晶片1的背面的尺寸的直径。

图2是示出在平面环2上粘贴切割薄片3，并且隔着平面环2的开口部2a将晶片1粘贴到切割薄片3的状态的图。如图所示，在平面环2的背面侧粘贴切割薄片3，所以切割薄片3从平面环2的中央部的开口部2a露出。将晶片1从上方粘贴到该露出部分。

如后所述，在本实施方式中，在隔着平面环2粘贴了晶片1和切割薄片3的状态下，切割晶片1。但是，直至利用测试器的检查结束，不进行从晶片1按照芯片4单位的取出。

图3是示出隔着平面环2粘贴晶片1和切割薄片3并切割了的状态的立体图、图4是从晶片1的水平面方向观察到的图。如这些图所示，以使孔3a位于芯片4的大致中央部的方式，对晶片1和切割薄片3进行定位并切割。芯片4的背面侧通常在其整个面上形成有接地图案、电源图案，所以如果通过孔3a从背面侧使探测器5接触到芯片4的背面，则能够与接地图案、电源图案连接。为了正确地对齐表面电极的位置，需要在通过图像处理识别芯片4的电极位置而进行校正之后，使探测器5正确地接触到希望测定电气特性的部位。

在图4中，示出了使单面侧3根探测器5接触到一个芯片4的例子，但接触的探测器5的根数没有特别限制。在希望同时测定一个芯片4的多个部位的电气特性的情况下，根据测定点的数量将多个探测器5连接到芯片4即可。

图5是示出一个实施方式的半导体检查系统10的概略结构的框图。图5的半导体检查系统10具备晶片粘贴装置11、切割装置12、测定装置13以及安装装置14。其中，由除了安装装置14以外的晶片粘贴装置11、切割装置12以及测定装置13构成半导体检查装置15。

如图1以及图2所示，晶片粘贴装置11进行隔着平面环2定位且粘贴切割薄片3和晶片1的处理。

如图3所示，切割装置12在晶片1粘贴于切割薄片3的状态下切割晶片1。

测定装置13测定粘贴于切割薄片3而被切割了的晶片1内的各个芯片4的电气特性。

安装装置14将结束了电气特性的测定的晶片1内的优质芯片4安装到电路基板。

图6是示出图5的半导体检查系统10的处理动作的一个例子的流程图。首先，使用晶片粘贴装置11，在平面环2上粘贴切割薄片3，在从平面环2的中央部的开口部2a露出的切割薄片3上粘贴晶片1（步骤S1）。此时，使切割薄片3内的孔3a位置与晶片1内的对应的芯片4对位，将晶片1粘贴到切割薄片3。

接下来，使用切割装置12，切割粘贴于切割薄片3的晶片1（步骤S2）。

接下来，使用测定装置13，对所切割出的晶片1内的测定对象芯片4连接测试器的探测器5（步骤S3）。关于测定对象芯片4的上表面侧，使探测器5接触到测定对象点，关于测定对象芯片4的下表面侧，使探测器5通过切割薄片3的孔3a从下方接触到芯片4下表面，进行测定对象芯片4的检查即电气特性的测定（步骤S4）。将测定结果作为MAP数据，与各芯片4的位置信息一起保存起来。

接下来，使用安装装置14，将芯片4安装到引线框上（步骤S5）。此时，参照MAP数据，安装优质芯片4。

图7是示出晶片粘贴装置11的内部结构的一个例子的框图。图7的晶片粘贴装置11具有晶片供给部21、晶片定位部22、平面环供给部23、切割薄片供给部24、图像处理部25、晶片粘贴部26、收纳部27、薄片切削机构28以及控制部29。控制部29控制晶片粘贴装置11内的各部分。

晶片供给部21供给在整个面上形成芯片4但尚未被切割的晶片1。晶片定位部22将所供给的晶片1定位到规定位置。

平面环供给部23供给在切割以及检查时利用的平面环2。在晶片1的尺寸相同的情况下，能够继续使用过去使用过的平面环2。

切割薄片供给部24与晶片供给部21供给新的晶片1的定时相符地，供给新的切割薄片3。针对各个晶片1的每一个需要不同的切割薄片3。

图像处理部25为了定位而对所供给的晶片1、平面环2以及切割薄片3进行摄影，并解析其摄影图像，检测位置偏移量。晶片粘贴部26一边确认图像处理部25的图像处理结果，一边进行晶片1和切割薄片3的对位，隔着平面环2而粘贴晶片1和切割薄片3。

收纳部27收纳粘贴了晶片1和切割薄片3的平面环2。此时，薄片切削机构28与切割薄片3的外径相符地切下切割薄片3的缘部。

图8是示出切割装置12的内部结构的一个例子的框图。图8的切割装置12具有平面环供给部31、平面环预校准（alignment）部32、切割载置台33、切削水供给部34、转轴部35、图像处理部36、收纳部37以及控制部38。控制部38控制切割装置12内的各部分。

平面环供给部31从收纳部37取出粘贴了晶片1和切割薄片3的平面环2，并供给到平面环预校准部32。

平面环预校准部32使粘贴了晶片1和切割薄片3的平面环2在切割载置台33上对位。

图像处理部36对切割载置台33上的平面环2周边的图像进行摄影，并解析其图像。转轴部35根据图像处理结果控制切割载置台33的移动，进行平面环2的精密的对位。

如果对位结束，则从切削水供给部34对切割载置台33上的平面环2供给水，并且切割隔着平面环2而粘贴到切割薄片3的晶片1。将所切割出的晶片1以与切割薄片3粘贴在平面环2上的状态收纳到收纳部37中。

图9是示出测定装置13的内部结构的一个例子的框图。图9的测定装置13具有已切割平面环供给部41、平面环预校准部42、图像处理部43、测定载置台44、测定探测器5、测试器45、控制部46、UV照射部47、收纳部48以及MAP数据保存部49。控制部46控制图9的测定装置13内的各部。

已切割平面环供给部41取出在图8的收纳部48中收纳的已切割的平面环2，供给到平面环预校准部42。

平面环预校准部42使已切割的平面环2在测定载置台44上定位。然后，通过图像处理部43对测定载置台44进行摄影，并对其摄影图像进行解析，以晶片1上的特定的焊盘、图案的位置为基准而检测位置偏移量，使测定载置台44与该位置偏移量相符地移动，进行精密的对位。

如果对位结束，则如图2以及图3所示，使探测器5从上方接触到晶片1内的测定对象芯片4上的特定部位，并且使探测器5经由切割薄片3的孔3a，从平面环2的下方接触到该芯片4的下表面的接地图案、电源图案。

接下来，使用测试器45，进行测定对象芯片4的电气特性的测定。所测定的电气特性的具体的内容没有限制，例如进行测定对象芯片4的静态特性试验和动态特性试验。将测定对象芯片4的测定结果作为MAP数据保存到MAP数据保存部49中。MAP数据包括测定对象芯片4的晶片1上的位置信息、和表示是否优质的信息。

如果关于一个测定对象芯片4的测定结束，则针对其他测定对象芯片4进行同样的测定，关于芯片4内的全部芯片4的MAP数据被保存到MAP数据保存部49中。

如果关于一个晶片1内的所有芯片4的电气特性的测定结束，则UV照射部47对切割薄片3照射紫外线，减弱切割薄片3与晶片1之间的粘着力。收纳部48以粘贴了切割薄片3和晶片1的状态收纳紫外线照射之后的平面环2。

图10是示出安装装置14的内部结构的一个例子的框图。图10的安装装置14具有已测定平面环供给部51、平面环载置台52、安装头53、框架供给部54、框架搬送推送器55、安装部56、回流部57、已安装框架收纳部58、控制部59以及图像处理部60。控制部59控制图10的安装装置14内的各部分。

已测定平面环供给部51取出图9的收纳部48中收纳的已测定的平面环2，搬送至平面环载置台52。安装头53根据MAP数据，从晶片1取出优质芯片4。

框架供给部54供给成为载置芯片4的台座的引线框。框架搬送推送器55将从框架供给部54供给的引线框搬送至安装部56。

安装部56从安装于安装头53的晶片1中取出优质的芯片4，安装到引线框上。

回流部57进行芯片4的各焊盘和引线框的接线，已接线的引线框被保存到已安装框架保存部58中。

这样，在第1实施方式中，准备与晶片1上的芯片4的位置相符地开有孔3a的切割薄片3，在将切割薄片3粘贴到平面环2，并且与通过平面环2的开口部2a而露出的切割薄片3的孔3a位置相符地粘贴了晶片1的状态下，进行晶片1的切割，之后使探测器5接触到晶片1上的测定对象芯片4的两个面。更具体而言，使探测器5通过切割薄片3的孔3a而接触到测定对象芯片4的下表面来进行电气特性的测定。由此，能够在切割了晶片1之后，在将晶片1粘接于切割薄片3的状态下，测定晶片1内的全部芯片4的电气特性，无需在测定电气特性之后进行切割。

另外，在切割薄片3上，与晶片1上的各芯片4的位置对应地设置孔3a，所以能够在将晶片1粘贴于切割薄片3的状态下，进行切割和电气特性的测定，能够缩短测定时间。

（第2实施方式）

在上述第1实施方式中，说明了依次检查晶片1内的各个芯片4的例子，但也可以在上下的电极的位置容许范围内，同时检查晶片1内的多个芯片4。

图11是示出使探测器5接触到晶片1上的多个芯片4每一个的例子的立体图，图12是关于该例子从水平方向观察到的图。

此时，在探测器5所接触的多个芯片4中，既可以进行相同的电气特性的测定，也可以进行不同的电气特性的测定。另外，关于同时测定的芯片4的数量也没有特别限制。

这样，在切割薄片3中，形成有与晶片1内的各芯片4对应的孔3a，所以能够使探测器5同时并行地接触到多个芯片4，同时测定多个芯片4的电气特性，能够提高测定吞吐量。

本发明的方式不限于上述的各个实施方式，还包括本领域的技术人员可想到的各种变形，本发明的效果也不限于上述内容。即，能够在不脱离权利要求书规定的内容以及从其均等物导出的本发明的概念性的思想和要旨的范围内，进行各种追加、变更以及部分性的删除。

Claims (5)

1.一种半导体检查方法，其特征在于，具备：

在形成有多个芯片的晶片的背面侧粘贴绝缘薄片的工序，所述绝缘薄片具有与所述多个芯片的位置对应地设置的多个孔；

切割粘贴有所述绝缘薄片的所述晶片，在粘贴了所述绝缘薄片的状态下单片化为所述多个芯片的工序；以及

使探测器接触到所述晶片上的多个芯片中的测定对象芯片的上表面的规定部位，并且使另一探测器通过所述绝缘薄片的对应的孔而接触到所述测定对象芯片的下表面，测定所述测定对象芯片的电气特性的工序。

2.根据权利要求1所述的半导体检查方法，其特征在于，

在所述进行粘贴的工序中，以使所述多个孔在开口部内露出的方式将所述绝缘薄片粘贴到中央部具有所述开口部的平板状环的背面，并且以使所述多个孔的每一个重叠到对应的所述芯片的方式将所述晶片从所述平板状环的表面侧粘贴到所述绝缘薄片，其中，所述开口部的直径比所述晶片的外径大。

3.根据权利要求1或者2所述的半导体检查方法，其特征在于，

在所述进行测定的工序中，针对两个以上的测定对象芯片的每一个，使分别对应的探测器接触到各芯片的上表面的规定部位，并且使分别对应的探测器接触到各芯片的下表面，来测定各芯片的电气特性。

4.根据权利要求3所述的半导体检查方法，其特征在于，

在所述进行测定的工序中，使分别对应的探测器接触到所述两个以上的测定对象芯片各自的上表面以及下表面，针对每个所述测定对象芯片测定不同的种类的电气特性。

5.一种半导体检查装置，其特征在于，具备：

平板状环，在中央部具有开口部，所述开口部的直径比晶片的外径大；

绝缘薄片，具有比所述开口部的直径大的直径，并且具有与在所述晶片中形成的多个芯片的位置对应地设置的多个孔；

支承部，以如下状态支承所述平板状环，即，以使所述多个孔在所述开口部内露出的方式将所述绝缘薄片粘贴到所述平板状环的背面，并且以使所述多个孔的每一个重叠到对应的所述芯片的方式将所述晶片从所述平板状环的表面侧粘贴到所述绝缘薄片；

切割刀具，在用所述支承部支承了的状态下，以不切断所述绝缘薄片的方式切割所述晶片，单片化为所述多个芯片；以及

测定部，使探测器接触到单片化了的所述多个芯片中的、测定对象芯片的上表面的规定部位，并且使另一探测器通过所述绝缘薄片的孔而接触到所述测定对象芯片的下表面，测定所述测定对象芯片的电气特性。