CN104157232B - 选通驱动电路、选通驱动方法、阵列基板和显示装置 - Google Patents

Abstract

提供了一种选通驱动电路、选通驱动方法、阵列基板和显示装置。所述选通驱动电路包括：第一驱动单元，用于接收时序控制信号和电源信号，在所述时序控制信号的控制下基于所述电源信号来生成第一选通驱动信号；第一储能单元，基于所述第一选通驱动信号来存储能量；第二驱动单元，连接到所述第一储能单元，用于在所述时序控制信号的控制下基于所述第一储能单元存储的能量生成第二选通驱动信号。在根据本申请实施例的技术方案中，借助于第一储能单元能够利用第一驱动单元的输出来提供第二驱动单元所需要的输入，这减少了所需要的接合垫的数量，从而降低半导体制作工艺条件的复杂性和工作制程的难度。

Description

选通驱动电路、选通驱动方法、阵列基板和显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种选通驱动电路、选通驱动方法、阵列基板和显示装置。

背景技术

半导体器件制造包括：前端工艺，其中集成电路(IC)芯片通过光刻、淀积和刻蚀工艺形成在晶片上；以及后端工艺，其装配并封装每个IC芯片。后端工艺中的封装具有以下四种重要功能：保护芯片免受环境和操作的损坏；在芯片上形成连接以传送输入/输出信号；物理地支撑芯片；以及提供对芯片的热耗散。

在现有的半导体器件通常包括多个模块中，各个模块之间通常需要传送信号。当第二模块需要从第一模块接收输入信号时，通常为该第二模块设置接合垫。也就是说，在半导体器件制造的后端工艺中要在芯片上形成接合垫来传送信号。然而，在半导体器件的制作过程中，可能需要大量的接合垫来在不同的模块之间传送信号。例如，在包括多个显示像素的显示器件中需要选通驱动信号和数据信号，用于产生该选通驱动信号的选通驱动器件也需要电源等输入信号，该输入信号是由选通驱动器件利用接合垫从其它电路模块接收的。

为了提供良好的信号传输条件，需要形成比较均匀且电阻差异较小的接合垫，这在模块的输入端的接合垫数量很多的情况中尤其重要。然而，在当前的半导体制作工艺中，如果要形成比较均匀且电阻差异较小的大量接合垫，则急剧地加大了半导体制作工艺条件的复杂性，并且难以在各个接合垫与接收输入信号的半导体器件之间对合。

因此，在半导体器件的制造过程中，希望能够降低半导体制作工艺条件的复杂性以降低工作制程的难度，从而减少工艺制程中的工艺能耗和材料能耗。

发明内容

本公开提供了一种选通驱动电路、选通驱动方法、阵列基板和显示装置，其能够降低半导体制作工艺条件的复杂性以降低工作制程的难度，从而减少工艺制程中的工艺能耗和材料能耗。

根据本公开的第一方面，提供了一种选通驱动电路，该选通驱动电路可包括：第一驱动单元，具有用于接收时序控制信号的第一控制输入端和用于接收电源信号的第一电源输入端、和连接到第一选通线路的第一输出端，用于在所述时序控制信号的控制下基于所述电源信号来生成第一选通驱动信号，并将所述第一选通驱动信号输出到所述第一选通线路；第一储能单元，连接到所述第一输出端，用于基于所述第一选通驱动信号来存储能量；第二驱动单元，连接到所述第一储能单元，具有用于接收所述时序控制信号的第二控制输入端和连接到第二选通线路的第二输出端，用于在所述时序控制信号的控制下基于所述第一储能单元存储的能量生成第二选通驱动信号，并将所述第二选通驱动信号输出到所述第二选通线路。

优选地，在所述选通驱动电路中，所述第一储能单元可包括：控制器件，用于控制所述第一储能单元的能量存储和保持；储能组件，用于在所述控制器件的控制下基于所述第一选通驱动信号来存储和保持能量，并且向所述第二驱动单元释放能量。

在所述选通驱动电路中，所述控制器件可以为三极管，该三极管的栅极可连接到所述第一控制输入端并接收所述时序控制信号，该三极管的漏极可连接到所述第一输出端，该三极管的源极可连接到所述储能组件。

在所述选通驱动电路中，所述储能组件可包括：电容器，具有连接到所述控制器件的第一端和连接到第二驱动单元的第二端，其电容值基于所述时序控制信号的周期来设置；电阻器，具有连接到所述控制器件的第一端和连接到第二驱动单元的第二端，与所述电容器并联连接。

在所述选通驱动电路中，所述选通驱动电路可以是用于显示器的栅极驱动电路，用于对所述显示器的像素中的开关元件提供栅极驱动信号，所述第一驱动单元可以为第一三极管，第二驱动单元可以为第二三极管。所述第一三极管的栅极连接到所述用于接收时序控制信号的第一控制输入端，其漏极连接到用于接收电源信号的第一电源输入端，且其源极连接所述第一输出端。所述第二三极管的栅极连接到所述第二控制输入端，其源极连接到所述第二输出端，其漏极连接到所述第一储能单元的输出端。

在所述选通驱动电路中，还可以包括：第二至第N储能单元和第三至第N+1驱动单元，其中N为自然数，N≥3，其中，第n储能单元连接到所述第n输出端，用于基于第n选通驱动信号来存储能量，其中n为自然数，2≤n≤N；第n+1驱动单元，连接到所述第n储能单元，具有用于接收所述时序控制信号的第n+1控制输入端和连接到第n+1选通线路的第n+1输出端，用于在所述时序控制信号的控制下在所述第n储能单元释放能量时生成第n+1选通驱动信号，并将所述第n+1选通驱动信号输出到第n+1选通线路。

根据本公开的第二方面，提供了一种在选通驱动电路中使用的选通驱动方法，所述选通驱动电路包括第一驱动单元、连接到所述第一驱动单元的第一输出端的第一储能单元、连接到所述第一储能单元的输出端的第二驱动单元，所述第一驱动单元具有用于接收时序控制信号的第一控制输入端和用于接收电源信号的第一电源输入端、和连接到第一选通线路的第一输出端，所述第二驱动单元具有用于接收所述时序控制信号的第二控制输入端和连接到第二选通线路的第二输出端，所述选通驱动方法可包括：利用所述时序控制信号控制所述第一驱动单元基于所述电源信号来生成第一选通驱动信号，并将所述第一选通驱动信号输出到所述第一选通线路；利用所述第一选通驱动信号在所述第一储能单元中存储能量；利用所述时序控制信号来控制所述第二驱动单元基于所述第一储能单元中存储的能量来生成第二选通驱动信号，并将所述第二选通驱动信号输出到所述第二选通线路。

优选地，在所述选通驱动方法中，所述第一储能单元可包括控制器件和储能组件，所述利用所述第一选通驱动信号在所述第一储能单元中存储能量可以包括：基于所述时序控制信号控制所述控制器件；在所述控制器件的控制下基于所述第一选通驱动信号在储能组件中存储和保持能量。

在所述选通驱动方法中，所述第一驱动单元和第二驱动单元可以分别为第一三极管和第二三极管，所述时序控制信号包括第一工作周期和第二工作周期，第一三极管在所述第一工作周期中导通基于所述电源信号来生成第一选通驱动信号，将该第一选通驱动信号输出到所述第一选通线路并提供给第一储能单元；所述第一储能单元在所述第一工作周期中基于所述第一选通驱动信号来存储能量，并在第二工作周期中释放能量；第二三极管在所述第二工作周期中导通基于所述第一储能单元所释放的能量来生成第二选通驱动信号，并将所述第二选通驱动信号输出到所述第二选通线路。

在所述选通驱动方法中，所述选通驱动电路还可包括第二至第N储能单元和第三至第N+1驱动单元，所述第三驱动单元至第N+1驱动单元分别为第三三极管至第(N+1)三极管，所述时序控制信号包括第三工作周期至第N+1工作周期，其中N为自然数，N≥3，所述第n储能单元中在所述第n工作周期中基于所述第n选通驱动信号来存储能量，并在第n+1工作周期中释放能量，其中n为自然数，2≤n≤N；第n+1三极管在所述第n+1工作周期中导通，基于所述第n储能单元所释放的能量来生成第n+1选通驱动信号，并将所述第n+1选通驱动信号输出到所述第n+1选通线路。

根据本公开的第三方面，提供了一种阵列基板，包括如上所述的选通驱动电路。

根据本公开的第四方面，提供了一种显示装置，包括如上所述的阵列基板。

在根据本公开的实施例的选通驱动电路、选通驱动方法、阵列基板和显示装置的技术方案中，借助于第一储能单元能够利用第一驱动单元的输出来提供第二驱动单元所需要的输入，这降低了所需要的输入信号的数量，相应地减少了所需要的接合垫的数量，从而降低半导体制作工艺条件的复杂性和工作制程的难度，进而减少工艺制程中的工艺能耗和材料能耗。

附图说明

图1是示意性图示了根据本公开实施例的选通驱动电路的框图；

图2是示意性图示了图1中的选通驱动电路中的第一储能单元的电路结构图；

图3是示意性图示了根据本公开实施例的另一选通驱动电路的电路结构图；

图4是示意性图示了图3中的选通驱动电路的工作过程中的信号时序图；

图5是示意性图示了根据本公开实施例的选通驱动方法的流程图；

图6是示意性图示了根据本公开实施例的阵列基板的框图；

图7是示意性图示了根据本公开实施例的显示设备的框图。

具体实施方式

下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。

在传统的选通驱动电路中，当需要产生两个或更多驱动信号时，通常提供与要产生的驱动信号的数目相同的驱动单元，并且利用接合垫为每个驱动单元提供电源信号。也就是说，每个驱动单元都需要与之一一对应的接合垫来接收信号输入。

在本公开实施例的选通驱动电路中，利用第一驱动单元所输出的选通驱动信号生成后一驱动单元的电源输入。这样，除了第一驱动单元之外的其它驱动单元不需要从选通驱动电路外部接收电源信号，从而不需要相应的用于接收所述电源信号的接合垫。因此，可以省略与除了第一驱动单元之外的其它驱动单元对应的接合垫，从而减少了所需要的接合垫的数量，降低了半导体制作工艺条件的复杂性和工作制程的难度，进而减少工艺制程中的工艺能耗和材料能耗。

图1是示意性图示了根据本公开实施例的选通驱动电路100的框图。该选通驱动电路可用于各种电子设备，例如可用于显示器中来驱动其中的像素阵列，还可以用于电压源或电流源器件中产生不同的驱动信号，该选通驱动电路的具体应用不构成对本公开实施例的限制。

如图1所示，选通驱动电路100可包括：第一驱动单元DU1，具有用于接收时序控制信号CP的第一控制输入端和用于接收电源信号U1的第一电源输入端、和连接到第一选通线路的第一输出端，用于在时序控制信号CP的控制下基于电源信号U1来生成第一选通驱动信号Vg1，并将第一选通驱动信号Vg1输出到第一选通线路；第一储能单元S1，连接到第一驱动单元DU1的第一输出端，用于基于第一选通驱动信号Vg1来存储能量；第二驱动单元DU2，连接到第一储能单元S1，具有用于接收时序控制信号CP的第二控制输入端和连接到第二选通线路的第二输出端，用于在时序控制信号CP的控制下基于第一储能单元存储的能量生成第二选通驱动信号Vg2，并将第二选通驱动信号Vg2输出到第二选通线路。

第一驱动单元DU1的第一控制输入端用于接收时序控制信号CP，该时序控制信号CP典型地为时钟脉冲，用于控制各个驱动单元的工作时序，从而各个驱动单元协调工作以产生需要的选通驱动信号。第一驱动单元DU1的第一电源输入端用于接收电源信号U1，该电源信号U1为第一驱动单元DU1供电以使其工作而输出第一选通驱动信号Vg1。该第一驱动单元DU1的第一控制输入端和第一电源输入端典型地为接合垫。该接合垫与第一驱动单元对合。

第一驱动单元DU1在时序控制信号CP的控制下基于电源信号U1来生成第一选通驱动信号Vg1，并将第一选通驱动信号Vg1输出到第一选通线路。选通驱动电路可以是用于显示器的栅极驱动电路或基极驱动电路。在选通驱动电路是用于显示器的栅极驱动电路的情况中，第一选通线路连接到显示器的像素中的开关元件，并利用第一选通驱动信号Vg1来驱动开关元件的栅极。第一驱动单元DU1可以为三极管，典型地是薄膜晶体管。该薄膜晶体管的栅极连接到用于接收时序控制信号的第一控制输入端，该薄膜晶体管的漏极连接用于接收电源信号的第一电源输入端，该薄膜晶体管的源极连接到所述第一输出端。当第一驱动单元DU1是三极管时，可通过如下的公式(1)得到第一选通驱动信号Vg1：

Vg1＝λ1U1 (1)

其中，λ1是三极管的电压增益，且λ1为大于零小于1的数值。

第一储能单元S1基于第一驱动单元DU1所输出的第一选通驱动信号Vg1来存储能量，从而为第二驱动单元提供电源信号。作为示例，如图2所示，第一储能单元S1可包括：控制器件210，用于控制第一储能单元的能量存储和保持；储能组件220，用于在控制器件210的控制下基于第一选通驱动信号Vg1来存储和保持能量，并且向第二驱动单元释放能量。

该控制器件210例如可以是二极管，其输入端连接到第一驱动单元DU1的第一输出端，其输出端连接至到储能组件220。该二极管在第一选通驱动信号Vg1存在时导通，从而利用该第一选通驱动信号Vg1在储能组件220中存储能量，直到第一选通驱动信号Vg1的幅值降低到二极管的导通阈值之下，此后二极管截止，并且储能组件220保持所存储的能量，随后可以向第二驱动单元提供所存储的能量。替换地，控制器件210还可以为三极管，例如薄膜晶体管。该三极管的栅极连接到所述第一控制输入端并接收所述时序控制信号，该三极管的漏极连接到第一储能单元S1的所述第一输出端，该三极管的源极连接到所述储能组件220。该三极管可以在时序控制信号CP的作用下控制第一储能单元的能量存储和保持。

下面结合图2进行描述。图2是示意性图示了图1中的选通驱动电路中的第一储能单元的电路结构图。

如图2所示，作为控制器件210的三极管的栅极接收时序控制信号CP，其漏极连接到第一驱动单元DU1的第一输出端，其源极连接到储能组件220。当时序控制信号CP控制三极管导通时，向三极管的漏极输入的第一选通驱动信号Vg1被提供给储能组件而进行能量存储，当时序控制信号CP控制三极管截止时，保持在储能组件220中存储的能量。

在图2中，储能组件220包括：电容器C1，具有连接到所述控制器件的第一端和连接到第二驱动单元的第二端，其电容值基于时序控制信号的周期来设置；电阻器R1，具有连接到所述控制器件的第一端和连接到第二驱动单元的第二端，与电容器并联连接。电容器C1在第一选通驱动信号Vg1的作用下充电而存储能量，其充电速度与其电容值相关。电容值越大、充电速度越快；电容值越小、充电速度越慢。由于第一驱动单元DU1在时序控制信号CP的控制下生成第一选通驱动信号Vg1，所以为了保证在第一选通驱动信号Vg1的存在期间完成充电，需要基于时序控制信号CP的周期来设置电容器C1的电容值。电阻器R1用于将在电容器C1充流过的电流转换为电压，以为第二驱动单元DU2提供电压源信号。如果第二驱动单元DU2是电流驱动型的器件，则不需要该电阻器R1。

第二驱动单元DU2连接到第一储能单元S1，用于在时序控制信号CP的控制下基于第一储能单元S1存储的能量生成第二选通驱动信号Vg2，并将第二选通驱动信号Vg2输出到第二选通线路。由于该第二驱动单元DU2基于第一储能单元S1存储的能量生成第二选通驱动信号Vg2，其不像第一驱动单元DU1那样具有用于接收电源信号的输入端，从而不需要相应的接合垫。第二驱动单元DU2的第二控制输入端可以与第一驱动单元DU1的第一控制输入端共享同一接合垫来接收时序控制信号CP，而无需专用的接合垫。接合垫的减少降低了半导体制作工艺条件的复杂性和工作制程的难度，进而节约了工艺制程中的工艺能耗和材料能耗。

在选通驱动电路是用于显示器的栅极驱动电路的情况中，第二选通线路连接到显示器的像素中的开关元件，并利用第二选通驱动信号Vg2来驱动开关元件的栅极。第二驱动单元DU2可以是三极管，并典型地为薄膜晶体管。该薄膜晶体管的栅极连接到所述第二控制输入端来接收时序控制信号CP，该薄膜晶体管的漏极连接到第一储能单元S1的输出，该薄膜晶体管的源极连接所述与第二选通线路连接的第二输出端。当第二驱动单元DU1是三极管时，可通过如下的公式(2)得到第二选通驱动信号Vg2：

Vg2＝f(λ_S1,λ2,c1,r1)Vg1 (2)

其中，Vg1是第一驱动单元所输出的第一选通驱动信号，λ2是用作第二驱动单元DU1的三极管的电压增益，λ_S1是作为控制器件210的三极管的电压增益，c1是电容器C1的电容值，r1是电阻器R1的电阻值，f(λ_S1,λ2,c1,r1)是取决于λ_S1、λ2、c1、r1的增益因数。

在选通驱动单元需要输出更多选通驱动信号的情况下，其还可以包括更多的储能单元和基于储能单元产生选通驱动信号的驱动单元。作为示例，图1所示的选通驱动电路100还可以包括第二至第N储能单元和第三至第N+1驱动单元，其中N为自然数，N≥3。第n储能单元连接到第n驱动单元的第n输出端，用于基于第n选通驱动信号来存储能量，其中n为自然数，2≤n≤N。第n+1驱动单元连接到第n储能单元，具有用于接收时序控制信号的第n+1控制输入端和连接到第n+1选通线路的第n+1输出端，用于在时序控制信号的控制下在第n储能单元释放能量时生成第n+1选通驱动信号，并将第n+1选通驱动信号输出到第n+1选通线路。第n驱动单元也不像第一驱动单元DU1那样具有用于接收电源信号的电源输入端，从而不需要相应的接合垫。接合垫的减少降低了半导体制作工艺条件的复杂性和工作制程的难度，进而节约了工艺制程中的工艺能耗和材料能耗。

可替换地，图1所示的选通驱动电路100还可以包括M个驱动单元，而不包括除了第一储能单元之外的其它储能单元，M为自然数。M个驱动单元中的每一个都可以像第二驱动单元那样，在时序控制信号的控制下基于第一储能单元存储的能量生成选通驱动信号，并将该选通驱动信号输出到相应的选通线路。该M个驱动单元中的每个也不需要接合垫来接收电源信号，从而低半导体制作工艺条件的复杂性和工作制程的难度。

在根据本公开的实施例的选通驱动电路的技术方案中，借助于第一储能单元能够利用第一驱动单元的输出来提供第二驱动单元所需要的输入，这降低了所需要的输入信号的数量，相应地减少了所需要的接合垫的数量，从而降低半导体制作工艺条件的复杂性和工作制程的难度，进而减少工艺制程中的工艺能耗和材料能耗。

图3是示意性图示了根据本公开实施例的另一选通驱动电路300的电路结构图。图3所示的选通驱动电路300可用于为显示器中的像素阵列提供栅极驱动。

该选通驱动电路300包括第一驱动单元DU1至第N+1驱动单元DUN+1、以及第一储能单元S1至第N储能单元SN。选通驱动电路300中的第一驱动单元DU1、第一储能单元S1和第二驱动单元DU2与图1的选通驱动电路100中相同，并且第一和第二驱动单元被示出为三极管，第一储能单元S1具有上面结合图2描述的结构。

图3的选通驱动电路300与图1的选通驱动电路100的不同之处在于还包括：第二储能单元S2，连接到第二驱动单元的第二输出端，用于基于第二选通驱动信号来存储能量；第三驱动单元DU3，连接到第二储能单元S2，具有用于接收时序控制信号的第三控制输入端和连接到第三选通线路的第三输出端，用于在时序控制信号的控制下基于第二储能单元S2存储的能量生成第三选通驱动信号，并将第三选通驱动信号输出到第三选通线路；……第N储能单元SN，连接到第N驱动单元的第N输出端，用于基于第N驱动单元输出的第N选通驱动信号来存储能量；第N+1驱动单元DUN+1，连接到第N储能单元SN，具有用于接收时序控制信号的第N+1控制输入端和连接到第N+1选通线路的第N+1输出端，用于在时序控制信号的控制下基于第N储能单元SN存储的能量生成第N+1选通驱动信号，并将第N+1选通驱动信号输出到第N+1选通线路，其中N为大于等于3的自然数。

第二储能单元S2至第N储能单元SN中的每个的结构与第一储能单元S1的结构类似，并包括具有如图2所示的连接结构的晶体管、电阻器、电容器。优选地，第二储能单元S2中的电容器C2的电容值小于等于第一储能单元S1中的电容器C1的电容值，第二储能单元S2中的电阻器R2的电阻值小于等于第一储能单元S1中的电阻器R1的电阻值。类似地，第n储能单元Sn中的电容器Cn的电容值小于等于第n-1储能单元Sn-1中的电容器Cn-1的电容值，第二储能单元Sn中的电阻器Rn的电阻值小于等于第n-1储能单元Sn-1中的电阻器Rn-1的电阻值，n是自然数，且3≤n≤N。第三驱动单元DU3至第N驱动单元DUN+1与第二驱动单元类似由三极管形成，并且可按照与上述的公式(2)类似的方式获得第三至第N+1选通驱动信号。

根据图3的图示可以看出，该选通驱动电路300用于输出N+1个选通驱动信号，其仅仅需要两个接合垫，即用于时序控制信号CP的接合垫、和用于电源信号U1的接合垫。然而，在传统的选通驱动电路中，可能需要N+2个接合垫，即用于时序控制信号CP的接合垫、和用于电源信号U1、U2、……UN+1的接合垫。因此，利用图3所示的选通驱动电路，减少了所需要的接合垫的数量，从而降低半导体制作工艺条件的复杂性和工作制程的难度，进而减少工艺制程中的工艺能耗和材料能耗。

图3的选通驱动电路300用于对显示器的像素阵列进行逐行驱动。当选通驱动电路300所输出的选通驱动信号驱动了像素阵列中的特定行时，该特定行中的像素接收数据信号和进行翻转。所述翻转例如为帧翻转、行翻转等。所述时序控制信号的频率取决于所述显示器的像素电极的翻转频率。典型地，所述时序控制信号的频率可等于所述显示器的像素电极的翻转频率，例如为50Hz。

图4是示意性图示了图3中的选通驱动电路驱动像素阵列的信号时序图。在图4中，从上向下依次示出了选通驱动电路300中的如下信号：向第一驱动单元DU1的第一控制输入端输入的时序控制信号CP；向第一驱动单元DU1的第一电源输入端输入的电源信号U1；第一驱动单元DU1所输出的第一选通驱动信号Vg1；第二驱动单元DU2所输出的第二选通驱动信号Vg2；第三驱动单元DU3所输出的第三选通驱动信号Vg3。

如图4所示，在时序控制信号CP的第一工作周期中，同时地使能时序控制信号CP和电源信号U1(例如，二者变成高电平)。当时序控制信号CP为高电平时，第一驱动单元DU1中的三极管导通，从而按照上述的公式(1)输出第一选通驱动信号Vg1；图3中的第一储能单元S1中的三极管导通，电容器C1基于所述第一选通驱动信号充电来存储能量。当时序控制信号CP在第一工作周期中变为低电平时，第一驱动单元DU1中的三极管截止，第一储能单元S1中的三极管也截止，从而停止输出该第一选通驱动信号Vg1，并且保持第一储能单元S1中所储存的能量。也就是说，第一驱动单元DU1中的三极管在所述第一工作周期中导通基于所述电源信号来生成第一选通驱动信号，将该第一选通驱动信号输出到所述第一选通线路并提供给第一储能单元，所述第一储能单元S1中在所述第一工作周期中基于所述第一选通驱动信号来存储能量。

在时序控制信号CP的第二工作周期中，不再输入电源信号U1，而仅仅使能时序控制信号CP。当时序控制信号CP为高电平时，第二驱动单元DU2中的三极管导通，在图3中的第一储能单元S1中的电容器C1放电，以释放其中所存储的能量，从该第一储能单元S1释放的能量被用作第二驱动单元DU2的驱动信号，并可以根据上述的公式(2)获得第二选通驱动信号Vg2，该第二选通驱动信号Vg2在输出的同时被用于对第二储能单元中的电容器C2充电来存储能量。当时序控制信号CP在第二工作周期中变为低电平时，第二驱动单元DU2中的三极管截止而停止输出该第二选通驱动信号Vg2，第二储能单元S2中的三极管也截止并保持第二储能单元S2中所储存的能量。也就是说，所述第一储能单元在第二工作周期中释放能量，第二三极管在所述第二工作周期中，导通基于所述第一储能单元所释放的能量来生成第二选通驱动信号，并将所述第二选通驱动信号输出到所述第二选通线路。

时序控制信号CP的第三工作周期与第二工作周期类似。当时序控制信号CP为高电平时，第三驱动单元DU3中的三极管导通，在图3中的第二储能单元S2中的电容器C2放电，以释放其中所存储的能量，所释放的能量被用作第三驱动单元DU3的驱动信号，该第三驱动单元DU3输出第三选通驱动信号Vg3，该第三选通驱动信号Vg3在输出的同时被用于对第三储能单元中的电容器C3充电来存储能量。当时序控制信号CP在第二工作周期中变为低电平时，第三驱动单元DU3中的三极管截止而停止输出该第二选通驱动信号Vg3，第三储能单元S2中的三极管截止并保持第三储能单元S2中所储存的能量。类似地，可以获得其它的选通驱动信号。

第一驱动单元DU1在第一工作周期输出第一选通驱动信号。第一储能单元S1在第一工作周期储存能量、在第二工作周期释放能量。第二驱动单元DU2在第二工作周期输出第二选通驱动信号。第二储能单元S2在第二工作周期储存能量、在第三工作周期释放能量。第三驱动单元DU3在第三工作周期输出第三选通驱动信号。依次类推。

图5是示意性图示了根据本公开实施例的选通驱动方法500的流程图。该选通驱动方法500可用于各种电子设备，例如可用于显示器中来驱动其中的像素阵列，还可以用于电压源或电流源器件中产生不同的电信号，其具体应用不构成对本公开实施例的限制。

该选通驱动方法500被使用在如下的选通驱动电路中。该选通驱动电路可包括第一驱动单元、连接到第一驱动单元的第一输出端的第一储能单元、连接到第一储能单元的输出端的第二驱动单元，第一驱动单元具有用于接收时序控制信号的第一控制输入端和用于接收电源信号的第一电源输入端、和连接到第一选通线路的第一输出端，第二驱动单元具有用于接收时序控制信号的第二控制输入端和连接到第二选通线路的第二输出端。该选通驱动电路的结构可参见图1的图示和相关的描述。

如图5所示，选通驱动方法500可包括：利用时序控制信号控制第一驱动单元来基于电源信号来生成第一选通驱动信号，并将第一选通驱动信号输出到第一选通线路(S510)；利用第一选通驱动信号在第一储能单元中存储能量(S520)；利用时序控制信号来控制第二驱动单元基于第一储能单元中存储的能量来生成第二选通驱动信号，并将第二选通驱动信号输出到第二选通线路(S530)。

在S510中，基于时序控制信号和电源信号来生成第一选通驱动信号。第一驱动单元要从其它电路或模块接收时序控制信号和电源信号，从而需要两个接合垫。在选通驱动电路是用于显示器的栅极驱动电路的情况中，第一选通线路连接到显示器的像素中的开关元件，并利用第一选通驱动信号来驱动开关元件的栅极。第一驱动单元可以是三极管，典型地是薄膜晶体管。该薄膜晶体管的栅极连接到所述第一控制输入端，该薄膜晶体管的漏极连接到所述第一电源输入端，该薄膜晶体管的源极连接到所述第一输出端。电源信号与第一选通驱动信号的关系可以参见上面的公式(1)。

在S520中，利用第一选通驱动信号在第一储能单元中存储能量。所储存的能量为第二驱动单元提供电源信号。第一储能单元例如可包括控制器件和储能组件。该控制器件可以是二极管或三极管，储能组件可以是电容性器件，其具体结构可以参见图2的图示和相关的描述。在控制器件为三极管的情况中，该S510可包括：基于时序控制信号控制所述控制器件；在控制器件的控制下基于第一选通驱动信号在储能组件中存储和保持能量。当控制器件为二极管时，其不需要基于时序控制信号的控制来操作。

在S530中，利用时序控制信号来控制第二驱动单元基于第一储能单元中存储的能量来生成第二选通驱动信号，并将第二选通驱动信号输出到第二选通线路。也就是说，基于第一储能单元存储的能量生成第二选通驱动信号，其不像S510中那样具有用于接收电源信号的输入端，从而不需要相应的接合垫。时序控制信号在选通驱动电路内部可以由各个单元共享，而不需要为选通驱动电路设置多个输入端来接收时序控制信号。在选通驱动电路是用于显示器的栅极驱动电路的情况中，第二选通驱动信号经由第二选通线路连接到显示器的像素中的开关元件，以驱动开关元件的栅极。第二驱动单元可以是三极管，例如是薄膜晶体管。第二选通驱动信号Vg2与第一选通驱动信号Vg1的关系可以参见上面的公式(2)。

在选通驱动单元需要输出更多选通驱动信号的情况下，其还可以包括更多的储能单元和基于储能单元产生选通驱动信号的驱动单元，如图3所示。作为示例，选通驱动电路还可以包括第二至第N储能单元和第三至第N+1驱动单元，所述第三驱动单元至第N+1驱动单元可以分别为第三三极管至第(N+1)三极管，其中N为自然数，N≥3。选通驱动方法还可包括：所述第n储能单元中在所述第n工作周期中基于所述第n选通驱动信号来存储能量，并在第n+1工作周期中释放能量，其中n为自然数，2≤n≤N；第n+1三极管在所述第n+1工作周期中导通并基于所述第n储能单元所释放的能量来生成第n+1选通驱动信号，并将第n+1选通驱动信号输出到第n+1选通线路。在图5中，如图5中的虚线所示，示出了在所述第二工作周期中利用第二选通驱动信号在第二储能单元中存储能量，并在第三工作周期中释放能量(S540)，第三三极管在时序控制信号的第三工作周期中导通，基于第二储能单元中所释放的能量来生成第三选通驱动信号，并将第三选通驱动信号输出到第三选通扫描线路(S550)，其实际上还可以包括更多的储能单元和驱动单元。第三至第N+1驱动单元也不像第一驱动单元那样具有用于接收电源信号的电源输入端，从而不需要相应的接合垫。接合垫的减少降低了半导体制作工艺条件的复杂性和工作制程的难度，进而节约了工艺制程中的工艺能耗和材料能耗。

选通驱动电路还可以包括M个驱动单元，而不包括除了第一储能单元之外的其它储能单元，M为自然数。此时，M个驱动单元中的每一个都可以像第二驱动单元那样，在时序控制信号的控制下基于第一储能单元存储的能量生成选通驱动信号，并将该选通驱动信号输出到相应的选通线路。该M个驱动单元中的每个也不需要接合垫来从选通驱动电路外部接收电源信号，从而低半导体制作工艺条件的复杂性和工作制程的难度。

在选通驱动电路是用于显示器的栅极驱动电路的情况中，选通驱动方法的工作时序可以参见结合图4进行的描述。简言之，在S510中，在时序控制信号的第一工作周期使能第一驱动单元基于电源信号来生成第一选通驱动信号；在S520中，在第一工作周期中基于第一选通驱动信号在第一储能单元中存储能量，所存储的能量在时序控制信号的第二工作周期中释放；在S530中，在第二工作周期中使能第二驱动单元基于第一储能单元释放的能量生成第二选通驱动信号。依次类推可以输出更多选通驱动信号。时序控制信号的频率可取决于显示器的像素电极的翻转频率，例如等于翻转频率。

在根据本公开的实施例的选通驱动方法的技术方案中，借助于第一储能单元能够利用前一驱动单元的输出来提供后面驱动单元所需要的输入，这降低了所需要的输入信号的数量，相应地减少了所需要的接合垫的数量，从而降低半导体制作工艺条件的复杂性和工作制程的难度，进而减少工艺制程中的工艺能耗和材料能耗。

如前，根据本公开实施例的选通驱动电路可应用于各种设备或模块。图6是示意性图示了根据本公开实施例的阵列基板的框图。

如图6所示，阵列基板可包括：像素阵列；根据本公开实施例的选通驱动电路，用于产生与各行像素分别一一对应的选通驱动信号；数据驱动电路，用于向所选通的各行像素提供数据。当图6中的选通驱动电路所输出的选通驱动信号驱动了像素阵列中的特定行时，该特定行中的像素被使能，从而能够从数据驱动电路接收数据信号和进行翻转。翻转例如为帧翻转、行翻转等。时序控制信号的频率可等于显示器的像素电极的翻转频率。图6仅仅是阵列基板的示例性结构，其还可以包括其它组成部分，例如基板、绝缘隔离层等。本领域技术人员可以根据需要设计包括根据本公开实施例的选通驱动电路的合适阵列基板。

图7是示意性图示了根据本公开实施例的显示设备700的框图。该显示设备例如可以是薄膜晶体管液晶显示器(TFT LCD)、有源矩阵有机发光二极体显示器(AMOLED)、扭曲向列型(TN)、或广视角宽屏液晶显示器(ADS)等。以薄膜晶体管液晶显示器为例，显示设备可包括：上述的阵列基板；彩膜基板，与阵列基板对合地设置；液晶层：位于阵列基板和彩膜基板之间。此外，显示设备还可能包括用于产生背光的背光单元等。在根据本公开的实施例的阵列基板和显示装置的技术方案中，由于采用了上述的选通驱动电路，其中利用前一驱动单元的输出来提供在后驱动单元所需要的输入，所以也同样减少了选通驱动电路所需要的输入信号的数量，相应地减少了所需要的接合垫的数量，从而降低半导体制作工艺条件的复杂性和工作制程的难度，进而减少工艺制程中的工艺能耗和材料能耗。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的选通驱动方法所应用于的驱动装置的具体实现和结构，可以参考前面结合图1至图4描述的选通驱动装置的实施例中的图示和操作，在此不再赘述。

在本公开所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，上述方法实施例中的部分步骤可以进行重新组合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种选通驱动电路，其特征在于，包括：

第一驱动单元，具有用于接收时序控制信号的第一控制输入端和用于接收电源信号的第一电源输入端、和连接到第一选通线路的第一输出端，用于在所述时序控制信号的控制下基于所述电源信号来生成第一选通驱动信号，并将所述第一选通驱动信号输出到所述第一选通线路；

第一储能单元，连接到所述第一输出端，用于基于所述第一选通驱动信号来存储能量；

第二驱动单元，连接到所述第一储能单元，具有用于接收所述时序控制信号的第二控制输入端和连接到第二选通线路的第二输出端，用于在所述时序控制信号的控制下基于所述第一储能单元存储的能量生成第二选通驱动信号，并将所述第二选通驱动信号输出到所述第二选通线路。

2.根据权利要求1所述的选通驱动电路，其特征在于，所述第一储能单元包括：

控制器件，用于控制所述第一储能单元的能量存储和保持；

储能组件，用于在所述控制器件的控制下基于所述第一选通驱动信号来存储和保持能量，并且向所述第二驱动单元释放能量。

3.根据权利要求2所述的选通驱动电路，其特征在于，所述控制器件为三极管，该三极管的栅极连接到所述第一控制输入端并接收所述时序控制信号，该三极管的漏极连接到所述第一输出端，该三极管的源极连接到所述储能组件。

4.根据权利要求2所述的选通驱动电路，其特征在于，所述储能组件包括：

电容器，具有连接到所述控制器件的第一端和连接到第二驱动单元的第二端，其电容值基于所述时序控制信号的周期来设置；

电阻器，具有连接到所述控制器件的第一端和连接到第二驱动单元的第二端，与所述电容器并联连接。

5.根据权利要求1-4任一项所述的选通驱动电路，其特征在于，

所述选通驱动电路是用于显示器的栅极驱动电路，用于对所述显示器的像素中的开关元件提供栅极驱动信号，所述第一驱动单元为第一三极管，和第二驱动单元为第二三极管，

其中，第一三极管的栅极连接到所述用于接收时序控制信号的第一控制输入端，其漏极连接到用于接收电源信号的第一电源输入端，且其源极连接所述第一输出端，

第二三极管的栅极连接到所述第二控制输入端，其源极连接到所述第二输出端，且其漏极连接到所述第一储能单元的输出端。

6.根据权利要求1所述的选通驱动电路，其特征在于，还包括：第二至第N储能单元和第三至第N+1驱动单元，其中N为自然数，N≥3，

其中，第n储能单元连接到第n驱动单元的第n输出端，用于基于第n选通驱动信号来存储能量，其中n为自然数，2≤n≤N；

第n+1驱动单元，连接到所述第n储能单元，具有用于接收所述时序控制信号的第n+1控制输入端和连接到第n+1选通线路的第n+1输出端，用于在所述时序控制信号的控制下在所述第n储能单元释放能量时生成第n+1选通驱动信号，并将所述第n+1选通驱动信号输出到第n+1选通线路。

7.一种在选通驱动电路中使用的选通驱动方法，其特征在于，所述选通驱动电路包括第一驱动单元、连接到所述第一驱动单元的第一输出端的第一储能单元、连接到所述第一储能单元的输出端的第二驱动单元，所述第一驱动单元具有用于接收时序控制信号的第一控制输入端和用于接收电源信号的第一电源输入端、和连接到第一选通线路的第一输出端，所述第二驱动单元具有用于接收所述时序控制信号的第二控制输入端和连接到第二选通线路的第二输出端，所述选通驱动方法包括：

利用所述时序控制信号控制所述第一驱动单元基于所述电源信号来生成第一选通驱动信号，并将所述第一选通驱动信号输出到所述第一选通线路；

利用所述第一选通驱动信号在所述第一储能单元中存储能量；

利用所述时序控制信号来控制所述第二驱动单元基于所述第一储能单元中存储的能量来生成第二选通驱动信号，并将所述第二选通驱动信号输出到所述第二选通线路。

8.根据权利要求7所述的选通驱动方法，其特征在于，所述第一储能单元包括控制器件和储能组件，所述利用所述第一选通驱动信号在所述第一储能单元中存储能量包括：

基于所述时序控制信号控制所述控制器件；

在所述控制器件的控制下基于所述第一选通驱动信号在储能组件中存储和保持能量。

9.根据权利要求7所述的选通驱动方法，其特征在于，所述第一驱动单元和第二驱动单元分别为第一三极管和第二三极管，所述时序控制信号包括第一工作周期和第二工作周期，

第一三极管在所述第一工作周期中导通，基于所述电源信号来生成第一选通驱动信号，将该第一选通驱动信号输出到所述第一选通线路并提供给第一储能单元；

所述第一储能单元在所述第一工作周期中基于所述第一选通驱动信号来存储能量，并在第二工作周期中释放能量；

第二三极管在所述第二工作周期中导通，基于所述第一储能单元所释放的能量来生成第二选通驱动信号，并将所述第二选通驱动信号输出到所述第二选通线路。

10.根据权利要求7所述的选通驱动方法，其特征在于，所述选通驱动电路还包括第二储能单元至第N储能单元和第三驱动单元至第N+1驱动单元，所述第三驱动单元至第N+1驱动单元分别为第三三极管至第(N+1)三极管，所述时序控制信号包括第三工作周期至第N+1工作周期，其中N为自然数，N≥3，

第n储能单元中在第n工作周期中基于第n选通驱动信号来存储能量，并在第n+1工作周期中释放能量，其中n为自然数，2≤n≤N；

第n+1三极管在所述第n+1工作周期中导通并基于所述第n储能单元所释放的能量来生成第n+1选通驱动信号，并将所述第n+1选通驱动信号输出到第n+1选通线路。

11.一种阵列基板，其特征在于，包括如前面的权利要求1至6中任一项所述的选通驱动电路。

12.一种显示装置，其特征在于，包括如权利要求11所述的阵列基板。