[go: up one dir, main page]

CN104124173A - Mos晶体管的形成方法 - Google Patents

Mos晶体管的形成方法 Download PDF

Info

Publication number
CN104124173A
CN104124173A CN201310157815.6A CN201310157815A CN104124173A CN 104124173 A CN104124173 A CN 104124173A CN 201310157815 A CN201310157815 A CN 201310157815A CN 104124173 A CN104124173 A CN 104124173A
Authority
CN
China
Prior art keywords
layer
forming
dielectric layer
region
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310157815.6A
Other languages
English (en)
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310157815.6A priority Critical patent/CN104124173A/zh
Publication of CN104124173A publication Critical patent/CN104124173A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512Disposition of the gate electrodes, e.g. buried gates

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种MOS晶体管的形成方法,包括:形成覆盖所述第一区域栅极结构顶表面和第二区域栅极结构顶表面的金属盖帽层;形成覆盖所述第二区域的金属盖帽层的阻挡层;以所述阻挡层为掩膜,去除所述第一区域的金属盖帽层,形成第一开口;在所述第一开口内形成绝缘盖帽层;形成第二开口,所述第二开口暴露出第二区域的金属盖帽层和掺杂区;在所述第二开口内形成接触体。本发明的MOS晶体管在第一区域的栅极结构顶表面形成有绝缘盖帽层,防止了接触体到栅极的短路,在第二区域的栅极结构顶表面形成有金属盖帽层,在第二区域形成共享接触体结构。

Description

MOS晶体管的形成方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种MOS晶体管的形成方法。
背景技术
随着半导体制造工艺的不断发展,集成电路中半导体器件的特征尺寸(CD:Critical Dimension)越来越小,单位面积上集成的器件单元越来越多,器件之间的尺寸不断减小,加大了半导体器件制造的难度。例如在45nm及其以下的技术节点,存储单元中相邻栅电极之间的间隙变得很小,在相邻栅电极之间的间隙中制造用以连接源极、漏极和上层金属线的接触体的工艺变得更为困难。
请参考图1,图1示出了现有技术的一种MOS晶体管的剖面结构示意图。所述MOS晶体管包括:半导体衬底100;位于所述半导体衬底100上的栅介质层(未图示)和位于所述栅介质层上的栅电极102;位于所述栅介质层和栅电极102侧壁表面的侧墙103;位于所述栅电极102两侧的半导体衬底100内的掺杂区101,所述掺杂区101为待形成MOS晶体管的源区或漏区;位于所述半导体衬底100表面且覆盖所述侧墙103侧壁的第一介质层104,所述第一介质层104的顶表面与所述栅电极102的顶表面齐平;位于所述第一介质层104上的第二介质层105,所述第二介质层105覆盖所述栅电极102;穿通所述第二介质层105和第一介质层104的接触通孔(未示出),所述接触通孔暴露出所述掺杂区101表面;位于所述接触通孔内的接触体106,所述接触体106与所述掺杂区101电学连接。所述接触体106用于将MOS晶体管的源区或漏区与上层金属布线连接,实现逻辑功能。
但是,由于MOS晶体管的相邻栅电极102之间的间隙变得越来越小,准确地将所述接触体106形成于相邻栅电极102之间的掺杂区101上的工艺变得越来越困难。请参考图2,当形成接触通孔的光刻工艺发生偏差时,所形成的接触体106不仅形成于所述掺杂区101上,还形成于所述栅电极102上,造成接触体到栅电极(CTG:contact-to-gate)的短路。
因此,现有技术的MOS晶体管中存在接触体到栅电极短路的问题。
发明内容
本发明解决的技术问题是现有技术的MOS晶体管中存在接触体到栅电极的短路。
为解决上述问题,本发明提供了一种MOS晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底具有第一区域和第二区域,所述第一区域和所述第二区域内具有栅极结构,所述栅极结构两侧的半导体衬底内具有掺杂区,所述半导体衬底表面具有第一介质层,所述第一介质层的顶表面与所述栅极结构的顶表面齐平;形成覆盖所述第一区域栅极结构顶表面和第二区域栅极结构顶表面的金属盖帽层;形成覆盖所述第一介质层的第二介质层,所述第二介质层的顶表面与所述金属盖帽层的顶表面齐平;形成覆盖所述第二区域的金属盖帽层的阻挡层;以所述阻挡层为掩膜,去除所述第一区域的金属盖帽层,形成第一开口,去除所述阻挡层;在所述第一开口内形成绝缘盖帽层;形成覆盖所述绝缘盖帽层、金属盖帽层和第二介质层的第三介质层;刻蚀所述第三介质层、第二介质层和第一介质层,形成第二开口,所述第二开口暴露出所述掺杂区和第二区域的金属盖帽层;在所述第二开口内形成接触体。
可选的,所述金属盖帽层的材料为钴、镍、铂、硅、钨、钯、银和金中的一种或几种。
可选的,形成所述金属盖帽层的工艺为选择性沉积工艺。
可选的,所述选择性沉积工艺为无电极电镀或者化学气相沉积。
可选的,去除所述第一区域的金属盖帽层采用湿法刻蚀工艺。
可选的,所述湿法刻蚀工艺的刻蚀溶液为氨水、双氧水和水的混合溶液,所述刻蚀溶液的温度为60摄氏度~80摄氏度。
可选的,所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为10%~40%的双氧水、质量百分比为0.1%~15%的有机酸盐、质量百分比为0.1%~0.5%的氨、和水,所述刻蚀溶液的温度为30摄氏度~60摄氏度。
可选的,所述有机酸盐为羧酸盐或者柠檬酸盐。
可选的,所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为2%~20%的硝酸、质量百分比为2%~20%的羧酸、和水,所述刻蚀溶液的温度为10摄氏度~60摄氏度。
可选的,所述羧酸为柠檬酸、酒石酸、苹果酸、草酸和草酸铵中的一种或几种。
可选的,所述湿法刻蚀工艺的刻蚀溶液为双氧水、硝酸铁、丙二酸和水的混合溶液,所述刻蚀溶液的温度为10摄氏度~100摄氏度。
可选的,去除所述第一区域的金属盖帽层采用干法刻蚀工艺。
可选的,所述绝缘盖帽层的材料为氮化硅或者氮氧化硅。
可选的,所述第一介质层、所述第二介质层和所述第三介质层的材料为氧化硅。
可选的,在所述第一开口内形成绝缘盖帽层的工艺包括:形成覆盖所述第二介质层的绝缘盖帽材料层,所述绝缘盖帽材料层填充满所述第一开口;化学机械抛光所述绝缘盖帽材料层,直至暴露出所述第二介质层的顶表面,位于所述第一开口内的绝缘盖帽材料层构成绝缘盖帽层。
可选的,在所述第二开口内形成接触体的工艺包括:形成覆盖所述第三介质层的接触材料层,所述接触材料层填充满所述第二开口;化学机械抛光所述接触材料层,直至暴露出所述第三介质层的顶表面,位于所述第二开口内的接触材料层构成接触体。
可选的,还包括,在所述第二开口内形成接触体之前,在所述第二开口的底部形成硅化物层。
可选的,所述栅极结构包括位于所述半导体衬底表面的栅介质层、位于所述栅介质层上的栅电极、和位于所述栅介质层和所述栅电极侧壁表面的侧墙。
可选的,所述栅介质层的材料为氧化硅,所述栅电极的材料为多晶硅。
可选的,所述栅介质层的材料为高介电常数材料,所述栅电极的材料为金属。
与现有技术相比,本发明的技术方案具有以下优点:
本发明实施例的MOS晶体管的形成方法中,在第一区域栅极结构顶表面和第二区域栅极结构顶表面形成金属盖帽层,在形成第二介质层后,去除所述第一区域的金属盖帽层,在第一区域的原金属盖帽层位置形成绝缘盖帽层,再形成暴露出所述掺杂区和所述第二区域的金属盖帽层的第二开口,在所述第二开口内形成接触体。由于所述第一区域的栅极结构顶表面形成有绝缘盖帽层,在形成第二开口的过程中,即使受限于光刻精度,所述第二开口偏离预设位置,偏向第一区域的栅极结构,后续形成接触体后,由于接触体和第一区域的栅极结构之间被所述绝缘盖帽层隔离,不会产生接触体到栅电极(CTG:Contact-to-gate)的短路。另外,本实施例第二区域的栅极结构的顶表面覆盖有金属盖帽层,所述金属盖帽层不仅可以保护第二区域的栅电极,还可以作为接触凸点(Budded contact)连接后续形成的接触体与第二区域的栅电极,使掺杂区与栅电极共用同一接触体,形成共享接触体(Shared contact)结构。
进一步的,本发明实施例形成所述金属盖帽层的工艺为选择性沉积工艺,例如无电极电镀(Electroless plating)或者化学气相沉积。所述金属盖帽层采用选择性沉积工艺形成,可精确形成于栅电极的顶表面,不存在光刻工艺的对准问题,后续在第一区域的金属盖帽层位置形成绝缘盖帽层后,所述绝缘盖帽层也可以覆盖所述第一区域的栅电极的顶表面。另外,本发明实施例去除第一区域的金属盖帽层采用湿法刻蚀工艺,本发明实施例的湿法刻蚀溶液对栅电极和第二介质层具有较高的选择性,在刻蚀去除金属盖帽层的工艺过程中,对所述栅电极和第二介质层的损伤小。
附图说明
图1是现有技术的MOS晶体管的剖面结构示意图;
图2是现有技术的MOS晶体管出现接触体到栅电极短路情况时的剖面结构示意图;
图3是现有技术具有共享接触体的MOS晶体管的剖面结构示意图;
图4至图10是本发明实施例的MOS晶体管的形成过程的剖面结构示意图。
具体实施方式
由背景技术可知,现有技术所形成的MOS晶体管中存在接触体到栅电极的短路。
本发明的发明人通过研究现有技术形成MOS晶体管的方法,发现现有技术为防止接触体到栅电极的短路通常采用控制通孔定位和减小接触体的关键尺寸的手段。但是,由于栅电极间距进一步的缩小,通孔定位要求变得非常难以实现,例如,当栅电极间距小于100纳米时,现有技术需要小于10纳米的定位控制和关键尺寸控制,以实现可制造的工艺窗口(Process window)。如此高的尺寸控制要求导致现有技术所形成的MOS晶体管中接触体到栅电极的短路的几率较高。另外,本发明人研究了现有技术中的共享接触体(Sharedcontact)技术,如图3所述,集成电路制造过程中,为了实现一定的逻辑功能,常常需要将同一MOS晶体管的掺杂区101,即源区或漏区与栅电极102连接,现有技术通过使掺杂区101和栅电极102共用同一接触体106来实现掺杂区101和栅电极102的互连,构成共享接触体结构。因此,现有技术的MOS晶体管制造方法中,一方面要避免接触体到栅电极的短路,一方面在共享接触体结构中需要通过接触体将掺杂区与栅电极互连,导致了MOS晶体管的制造难度增加,可靠性不佳。
基于以上研究,本发明的发明人提出了一种MOS晶体管的形成方法,在第一区域的栅极结构顶表面和第二区域的栅极结构顶表面形成金属盖帽层,在形成第二介质层后,去除所述第一区域的金属盖帽层,在第一区域的原金属盖帽层位置形成绝缘盖帽层,再形成暴露出所述掺杂区和第二区域的金属盖帽层的第二开口,在所述第二开口内形成接触体。位于第一区域栅极结构顶表面的绝缘盖帽层隔离接触体与第一区域的栅电极,防止接触体到栅电极的短路;位于第二区域栅电极顶表面的金属盖帽层连接接触体与第二区域的栅电极,使掺杂区与栅电极共用同一接触体,形成共享接触体结构。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
需要说明的是,提供这些附图的目的是有助于理解本发明的实施例,而不应解释为对本发明的不当的限制。为了更清楚起见,图中所示尺寸并未按比例绘制,可能会做放大、缩小或其他改变。
图4至图10是本发明实施例的MOS晶体管的形成过程的剖面结构示意图。
请参考图4,提供半导体衬底200,所述半导体衬底200具有第一区域Ⅰ和第二区域Ⅱ,所述第一区域Ⅰ和所述第二区域Ⅱ内具有栅极结构,所述栅极结构两侧的半导体衬底200内具有掺杂区201,所述半导体衬底200表面具有第一介质层205,所述第一介质层205的顶表面与所述栅极结构的顶表面齐平。
所述半导体衬底200可以是硅衬底或者绝缘体上硅(SOI)衬底,所述半导体衬底200也可以是锗衬底、硅锗衬底、砷化镓衬底或者绝缘体上锗衬底。本实施例中,所述半导体衬底200为硅衬底,所述半导体衬底200作为后续工艺的工作平台。
所述栅极结构包括位于所述半导体衬底200表面的栅介质层202、位于所述栅介质层202上的栅电极203、和位于所述栅介质层202和所述栅电极203侧壁表面的侧墙204。本实施例中,所述栅介质层202和所述栅电极203采用后栅(Gate-last)工艺形成,所述栅介质层202的材料为高介电常数(高K)材料,例如所述栅介质层202的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种;所述栅电极203的材料为金属,例如所述栅电极203的材料为W、Al、Cu、Ti、Ta、Co、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一种或几种。所述栅介质层202和所述栅电极203构成高K金属栅(HKMG)结构,有利于提高MOS晶体管击穿电压、减小漏电流、提高晶体管性能。采用后栅工艺形成所述栅介质层202和栅电极203的具体方法可参考现有技术,在此不再赘述。在其他实施例中,所述栅介质层202的材料还可以为氧化硅,所述栅电极203的材料还可以为多晶硅。所述侧墙204的材料为氮化硅、氧化硅或者氮氧化硅,所述侧墙204用于在后续工艺中保护栅介质层202和栅电极203。
所述掺杂区201位于所述栅极结构两侧的半导体衬底200内,本实施例中,所述掺杂区201为待形成MOS晶体管的源区或漏区。当所述待形成MOS晶体管为PMOS晶体管时,所述掺杂区201掺杂有P型杂质,如硼离子、铟离子或镓离子;当所述待形成MOS晶体管为NMOS晶体管时,所述掺杂区201掺杂有N型杂质,如磷离子、砷离子或者锑离子。
所述第一介质层205位于所述半导体衬底200表面,所述第一介质层205覆盖所述侧墙204的侧壁表面,且所述第一介质层205的顶表面与所述栅电极203的顶表面齐平。所述第一介质层205的材料可以为氧化硅、氮化硅、氮氧化硅或者低介电常数(低K)介质材料,所述第一介质层205用于不同MOS晶体管之间的电学隔离。本实施例中,所述第一介质层205的材料为氧化硅。
本实施例中,所述半导体衬底200具有第一区域Ⅰ和第二区域Ⅱ,后续形成接触体,以将所述第一区域Ⅰ和第二区域Ⅱ的MOS晶体管的源区、漏区或者栅电极与上层金属布线连接,实现集成电路的逻辑功能。本实施例中以第一区域Ⅰ和第二区域Ⅱ划分具有不同连接关系的MOS晶体管,所述第一区域Ⅰ的MOS晶体管的栅电极203与掺杂区201上的接触体电学隔离,而第二区域Ⅱ的MOS晶体管需将栅电极203和掺杂区201通过同一接触体连接,形成共享接触体(Shared contact)。图4中为了简单明了起见,仅以第一区域Ⅰ的一个MOS晶体管和第二区域Ⅱ的一个MOS晶体管为例来说明本发明的MOS晶体管的形成过程。
请参考图5,形成覆盖所述第一区域Ⅰ栅极结构顶表面和第二区域Ⅱ栅极结构顶表面的金属盖帽层206。
本实施例中,所述第一区域Ⅰ的栅极结构侧壁和所述第二区域Ⅱ的栅极结构侧壁被所述第一介质层205覆盖,所述第一介质层205的顶表面与所述栅电极203的顶表面齐平,暴露出所述栅电极203的顶表面。采用选择性外延工艺在所述栅极结构的顶表面,即所述栅电极203的顶表面,形成金属盖帽层206。本实施例中,形成所述金属盖帽层206的工艺为无电极电镀(Electroless plating),也称为化学镀,其在无外加电流的情况下借助合适的还原剂,使镀液中的金属离子还原为金属,沉积到基底表面,且无电极电镀工艺可以选择性的在金属基底上沉积金属材料。本实施例中,所述第一介质层205暴露出所述栅电极203的顶表面,所述栅电极203的材料为金属,采用无电极电镀工艺沉积金属材料时,所述金属材料选择性沉积在所述栅电极203的顶表面。在沉积过程中,所述金属材料沿垂直和平行半导体衬底200表面的方向生长,直至覆盖满所述栅电极203的顶表面,形成金属盖帽层206。所述金属盖帽层206的材料为钴、镍、铂、硅、钨、钯、银和金中的一种或几种。本实施例中,所述金属盖帽层206的材料为钨。所述金属盖帽层206的材料可以根据栅电极203和无电极电镀工艺的需要来选择,使得金属盖帽层206与栅电极203的材料不同,且可以选择性沉积于栅电极203的顶表面。所述金属盖帽层206的材料与所述栅电极203的材料不同,可以减少后续去除所述金属盖帽层206的工艺中,对所述栅电极203的损伤。位于所述第一区域Ⅰ的栅电极203顶表面的金属盖帽层206作为后续形成的绝缘盖帽层的牺牲层,为所述绝缘盖帽层占据位置;位于所述第二区域Ⅱ的栅电极203顶表面的金属盖帽层206作为接触凸点(Budded contact),使后续形成的接触体与第二区域Ⅱ的栅电极203电学连接。另外,由于形成所述金属盖帽层206的工艺为选择性沉积,可精确形成于所述栅电极203的顶表面之上,不存在光刻工艺的对准问题,后续在所述第一区域Ⅰ的金属盖帽层206的位置形成绝缘盖帽层时,所述绝缘盖帽层也覆盖所述栅电极203的顶表面;后续在所述第二区域Ⅱ形成共享接触体时,可以确保所述接触体与第二区域Ⅱ的栅电极203电学连接。
在其他实施例中,形成覆盖所述栅电极的金属盖帽层采用化学气相沉积工艺,化学气相沉积工艺也可以选择性的在所述栅电极的顶表面形成金属盖帽层。
请参考图6,形成覆盖所述第一介质层205的第二介质层207,所述第二介质层207的顶表面与所述金属盖帽层206的顶表面齐平。
具体的,在所述第一介质层205上沉积第二介质材料层(未图示),所述第二介质材料层覆盖所述金属盖帽层206,且所述第二介质材料层的厚度大于所述金属盖帽层206的厚度。本实施例中,形成所述第二介质材料层的工艺为化学气相沉积,所述第二介质材料层的材料为氧化硅。在其他实施例中,所述第二介质材料层的材料还可以为氮化硅、氮氧化硅或者低K介质材料。采用化学机械抛光工艺研磨所述第二介质材料层,直至暴露出所述金属盖帽层206的顶表面,形成第二介质层207。在一实施例中,采用化学机械抛光工艺研磨所述第二介质材料层,直至暴露出所述金属盖帽层206的顶表面后,继续研磨所述第二介质材料层和金属盖帽层206,以增大第二介质层207暴露出的金属盖帽层206顶表面的面积,有利于后续去除所述金属盖帽层206。
请参考图7,形成覆盖所述第二区域Ⅱ的金属盖帽层206的阻挡层208;以所述阻挡层208为掩膜,去除所述第一区域Ⅰ的金属盖帽层206(参考图6),形成第一开口209;去除所述阻挡层208。
所述阻挡层208可以为光刻胶层,所述光刻胶层采用光刻工艺形成。所述阻挡层208还可以为硬掩膜层,当所述阻挡层208为硬掩膜层时,所述硬掩膜层采用光刻和光刻后的刻蚀工艺形成。所述阻挡层208覆盖所述第二区域Ⅱ的金属盖帽层206,所述阻挡层208还可以覆盖部分第二介质层207。所述阻挡层208用于后续工艺去除第一区域Ⅰ的金属盖帽层206时,保护第二区域Ⅱ的金属盖帽层206。
在形成阻挡层208后,以所述阻挡层208为掩膜,去除所述第一区域Ⅰ的金属盖帽层206。去除所述第一区域Ⅰ的金属盖帽层206可以采用湿法刻蚀工艺,所述湿法刻蚀工艺对所述第二介质层207和所述栅电极203具有选择性,可以在去除所述金属盖帽层206的同时,减少对所述第二介质层207和栅电极203的影响。本实施例中,所述金属盖帽层206的材料为钨,所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为10%~40%的双氧水(H2O2)、质量百分比为0.1%~15%的有机酸盐(Organic acid salt)、质量百分比为0.1%~0.5%的氨(NH3)、和水(H2O),所述刻蚀溶液的温度为30摄氏度~60摄氏度。所述的有机酸盐可以为羧酸盐(Carboxylic acid salt)或者柠檬酸盐(Salt of citricacid)。上述刻蚀溶液在刻蚀金属盖帽层206的过程中,对所述栅电极203和第二介质层207具有较高的选择性,可以减少对所述栅电极203和第二介质层207的损伤。
在另一实施例中,刻蚀所述第一区域Ⅰ的金属盖帽层206的湿法刻蚀工艺的刻蚀溶液包括质量百分比为2%~20%的硝酸(HNO3)、质量百分比为2%~20%的羧酸(Carboxylic acid)、和水(H2O),所述刻蚀溶液的温度为10摄氏度~60摄氏度;所述羧酸为柠檬酸(Citric acid)、酒石酸(Tartaric acid)、苹果酸(Malic acid)、草酸(Ethanedioic acid)和草酸铵(Ammonium oxalate)中的一种或几种。在另一实施例中,刻蚀所述第一区域Ⅰ的金属盖帽层206的湿法刻蚀工艺的刻蚀溶液为双氧水(H2O2)、硝酸铁(FeNO3)、丙二酸(Malonic Acid)和水(H2O)的混合溶液,所述刻蚀溶液的温度为10摄氏度~100摄氏度。在另一实施例中,刻蚀所述第一区域Ⅰ的金属盖帽层206的湿法刻蚀工艺的刻蚀溶液为氨水、双氧水和水的混合溶液,所述刻蚀溶液的温度为60摄氏度~80摄氏度。当所述金属盖帽层206的材料为钨系金属或钛系金属时,上述的湿法刻蚀的刻蚀溶液对所述栅电极203和第二介质层207具有较高的选择性,可以在刻蚀所述金属层206的同时,减少对所述栅电极203和第二介质层207的损伤。
在其他实施例中,去除所述第一区域的金属盖帽层采用干法刻蚀工艺,如反应离子刻蚀工艺,所述干法刻蚀工艺可以通过调节工艺参数对所述第二介质层和栅电极具有选择性,在刻蚀所述金属盖帽层的同时,减少对所述第二介质层和栅电极的损伤。
在去除所述第一区域Ⅰ的金属盖帽层206,形成第一开口209后,去除所述阻挡层208,去除所述阻挡层208的工艺为等离子体灰化工艺或者刻蚀工艺。
请参考图8,在所述第一开口209(参考图7)内形成绝缘盖帽层210。
具体的,在所述第二介质层207上沉积绝缘盖帽材料层(未图示),所述绝缘盖帽材料层填充满所述第一开口209。沉积所述绝缘盖帽材料层的工艺可以采用化学气相沉积、物理气相沉积或者原子层沉积。接着,采用化学机械抛光工艺研磨所述绝缘盖帽材料层,直至暴露出所述第二介质层207的顶表面,位于所述第一开口209内的绝缘盖帽材料层构成绝缘盖帽层210。所述绝缘盖帽层210的材料可以为氮化硅或者氮氧化硅,所述绝缘盖帽层210的材料还可以为其他低K电介质材料。所述绝缘盖帽层210的材料与所述第二介质层207、第一介质层205和后续形成的第三介质层的材料不同,以确保在后续的第二开口刻蚀过程中,对所述绝缘盖帽层210的损伤较小。
在所述第一开口209内形成绝缘盖帽层210后,使得第一区域Ⅰ的栅电极203顶表面被绝缘盖帽层210覆盖,在后续形成接触体后,可以防止由于接触体的位置偏差而导致的接触体到栅电极(CTG:Contact to gate)短路;而第二区域Ⅱ的栅电极203顶表面覆盖有金属盖帽层206,在后续形成接触体后,所述金属盖帽层206作为接触凸点(Budded contact)连接接触体与栅电极203,使掺杂区201与栅电极203共用同一接触体,形成共享接触体(Sharedcontact)。
请参考图9,形成覆盖所述绝缘盖帽层210、金属盖帽层206和第二介质层207的第三介质层211;刻蚀所述第三介质层211、第二介质层207和第一介质层205,形成第二开口212,所述第二开口212暴露出所述掺杂区201和第二区域Ⅱ的金属盖帽层206。
具体的,采用化学气相沉积工艺形成覆盖所述绝缘盖帽层209、金属盖帽层206和第二介质层207的第三介质层211。所述第三介质层211的材料可以为氧化硅、氮化硅、氮氧化硅或者低K电介质材料,本实施例中,所述第三介质层211的材料为氧化硅。所述第三介质层211作为层间介质层,后续可以在所述第三介质层211上形成层间金属布线。在形成第三介质层211后,在所述第三介质层211上形成图形化的光刻胶层(未图示),所述图形化的光刻胶层暴露出与待形成第二开口对应的第三介质层211,以所述图形化的光刻胶层为掩膜,采用干法刻蚀工艺刻蚀所述第三介质层211、第二介质层207和第一介质层205,直至暴露出所述掺杂区201和第二区域Ⅱ的金属盖帽层206,形成第二开口212,去除所述图形化的光刻胶层。
本实施例中,由于第一区域Ⅰ的栅电极203的顶表面覆盖有绝缘盖帽层210,所述绝缘盖帽层210的材料与所述第一介质层203、第二介质层207和第三介质层211的材料不同,在刻蚀第二开口212的过程中,即使受限于光刻精度,所述第二开口212偏离预设位置,偏向第一区域Ⅰ的栅电极203,由于刻蚀工艺对所述绝缘盖帽层210具有较高的刻蚀选择比,对所述绝缘盖帽层210的刻蚀较少,使得在形成第二开口212后,所述第一区域Ⅰ的栅电极203的顶表面依然被所述绝缘盖帽层210覆盖,所述第一区域Ⅰ的栅电极203可以与后续形成的接触体隔离,避免接触体到栅电极的短路。另外,本实施例第二区域Ⅱ的栅电极203的顶表面覆盖有金属盖帽层206,所述第二开口212暴露出所述金属盖帽层206,由于在第二开口212的刻蚀过程中,所述金属盖帽层206与介质层的材料不同,对所述金属盖帽层206的刻蚀较少,使得在形成第二开口212后,所述第二区域Ⅱ的栅电极203的顶表面依然被所述金属盖帽层206覆盖,所述金属盖帽层206可以减少刻蚀过程中对栅电极212的损伤,后续在所述第二开口212中形成接触体后,所述接触体通过金属盖帽层206与第二区域Ⅱ的栅电极203互连,形成共享接触体,以实现集成电路的逻辑功能。
请参考图10,在所述第二开口212(参考图9)内形成接触体213。
本实施例中,在所述第二开口212内形成接触体213之前,在所述第二开口212的底部形成硅化物层(未图示)。具体的,采用物理气相沉积、化学气相沉积或者原子层沉积工艺在所述通孔212底部和侧壁形成硅化物金属层,所述硅化物金属层的材料可以为镍、钴、钽、钛、钨、铂、钯、铝、钇、铒和镱中的一种或几种;对所述硅化物金属层进行退火,使所述第二开口212暴露出掺杂区201中的硅原子与所述硅化物金属层反应形成硅化物层;采用湿法刻蚀工艺去除未反应的硅化物金属层。所述硅化物层可以减少后续形成的接触体与掺杂区201之间的电阻。
在所述第二开口212内形成接触体213的工艺包括:采用化学气相沉积或者物理气相沉积工艺形成覆盖所述第三介质层211的接触材料层,所述接触材料层填充满所述第二开口212;采用化学机械抛光工艺研磨所述接触材料层,直至暴露出所述第三介质层211的顶表面,位于所述第二开口212内的接触材料层构成接触体213。所述接触体213的材料可以为钨、铜或者铝。
本实施例中,所述第一区域Ⅰ的栅电极203上形成有绝缘盖帽层210,可以防止由于接触体213位置的偏移而导致的第一区域Ⅰ的栅电极203与接触体213的短路,构成了自对准接触(SAC:Self-Align contact);所述第二区域Ⅱ的栅电极203上形成有金属盖帽层206,所述金属盖帽层206连接所述第二区域Ⅱ的栅电极203和接触体213,使第二区域的栅电极203和掺杂区201共用同一接触体,形成共享接触体结构。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种MOS晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底具有第一区域和第二区域,所述第一区域和所述第二区域内具有栅极结构,所述栅极结构两侧的半导体衬底内具有掺杂区,所述半导体衬底表面具有第一介质层,所述第一介质层的顶表面与所述栅极结构的顶表面齐平;
形成覆盖所述第一区域栅极结构顶表面和第二区域栅极结构顶表面的金属盖帽层;
形成覆盖所述第一介质层的第二介质层,所述第二介质层的顶表面与所述金属盖帽层的顶表面齐平;
形成覆盖所述第二区域的金属盖帽层的阻挡层;
以所述阻挡层为掩膜,去除所述第一区域的金属盖帽层,形成第一开口,去除所述阻挡层;
在所述第一开口内形成绝缘盖帽层;
形成覆盖所述绝缘盖帽层、金属盖帽层和第二介质层的第三介质层;
刻蚀所述第三介质层、第二介质层和第一介质层,形成第二开口,所述第二开口暴露出所述掺杂区和第二区域的金属盖帽层;
在所述第二开口内形成接触体。
2.如权利要求1所述的MOS晶体管形成方法,其特征在于,所述金属盖帽层的材料为钴、镍、铂、硅、钨、钯、银和金中的一种或几种。
3.如权利要求2所述的MOS晶体管形成方法,其特征在于,形成所述金属盖帽层的工艺为选择性沉积工艺。
4.如权利要求3所述的MOS晶体管形成方法,其特征在于,所述选择性沉积工艺为无电极电镀或者化学气相沉积。
5.如权利要求1所述的MOS晶体管形成方法,其特征在于,去除所述第一区域的金属盖帽层采用湿法刻蚀工艺。
6.如权利要求5所述的MOS晶体管形成方法,其特征在于,所述湿法刻蚀工艺的刻蚀溶液为氨水、双氧水和水的混合溶液,所述刻蚀溶液的温度为60摄氏度~80摄氏度。
7.如权利要求5所述的MOS晶体管形成方法,其特征在于,所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为10%~40%的双氧水、质量百分比为0.1%~15%的有机酸盐、质量百分比为0.1%~0.5%的氨、和水,所述刻蚀溶液的温度为30摄氏度~60摄氏度。
8.如权利要求7所述的MOS晶体管形成方法,其特征在于,所述有机酸盐为羧酸盐或者柠檬酸盐。
9.如权利要求5所述的MOS晶体管形成方法,其特征在于,所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为2%~20%的硝酸、质量百分比为2%~20%的羧酸、和水,所述刻蚀溶液的温度为10摄氏度~60摄氏度。
10.如权利要求9所述的MOS晶体管形成方法,其特征在于,所述羧酸为柠檬酸、酒石酸、苹果酸、草酸和草酸铵中的一种或几种。
11.如权利要求5所述的MOS晶体管形成方法,其特征在于,所述湿法刻蚀工艺的刻蚀溶液为双氧水、硝酸铁、丙二酸和水的混合溶液,所述刻蚀溶液的温度为10摄氏度~100摄氏度。
12.如权利要求1所述的MOS晶体管形成方法,其特征在于,去除所述第一区域的金属盖帽层采用干法刻蚀工艺。
13.如权利要求1所述的MOS晶体管形成方法,其特征在于,所述绝缘盖帽层的材料为氮化硅或者氮氧化硅。
14.如权利要求1所述的MOS晶体管形成方法,其特征在于,所述第一介质层、所述第二介质层和所述第三介质层的材料为氧化硅。
15.如权利要求1所述的MOS晶体管形成方法,其特征在于,在所述第一开口内形成绝缘盖帽层的工艺包括:形成覆盖所述第二介质层的绝缘盖帽材料层,所述绝缘盖帽材料层填充满所述第一开口;化学机械抛光所述绝缘盖帽材料层,直至暴露出所述第二介质层的顶表面,位于所述第一开口内的绝缘盖帽材料层构成绝缘盖帽层。
16.如权利要求1所述的MOS晶体管形成方法,其特征在于,在所述第二开口内形成接触体的工艺包括:形成覆盖所述第三介质层的接触材料层,所述接触材料层填充满所述第二开口;化学机械抛光所述接触材料层,直至暴露出所述第三介质层的顶表面,位于所述第二开口内的接触材料层构成接触体。
17.如权利要求1所述的MOS晶体管形成方法,其特征在于,还包括,在所述第二开口内形成接触体之前,在所述第二开口的底部形成硅化物层。
18.如权利要求1所述的MOS晶体管形成方法,其特征在于,所述栅极结构包括位于所述半导体衬底表面的栅介质层、位于所述栅介质层上的栅电极、和位于所述栅介质层和所述栅电极侧壁表面的侧墙。
19.如权利要求18所述的MOS晶体管形成方法,其特征在于,所述栅介质层的材料为氧化硅,所述栅电极的材料为多晶硅。
20.如权利要求18所述的MOS晶体管形成方法,其特征在于,所述栅介质层的材料为高介电常数材料,所述栅电极的材料为金属。
CN201310157815.6A 2013-04-28 2013-04-28 Mos晶体管的形成方法 Pending CN104124173A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310157815.6A CN104124173A (zh) 2013-04-28 2013-04-28 Mos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310157815.6A CN104124173A (zh) 2013-04-28 2013-04-28 Mos晶体管的形成方法

Publications (1)

Publication Number Publication Date
CN104124173A true CN104124173A (zh) 2014-10-29

Family

ID=51769542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310157815.6A Pending CN104124173A (zh) 2013-04-28 2013-04-28 Mos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN104124173A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295615A (zh) * 2022-10-08 2022-11-04 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181181A (ja) * 1995-12-22 1997-07-11 Cypress Semiconductor Corp 接点領域上の横方向スペーサの腐食を最小にする処理方法及び半導体装置
JP2003332347A (ja) * 2002-05-10 2003-11-21 Sony Corp 半導体装置および製造方法
US20090321856A1 (en) * 2008-06-26 2009-12-31 Willy Rachmady Self-aligned insulating etchstop layer on a metal contact
CN101800192A (zh) * 2009-02-03 2010-08-11 台湾积体电路制造股份有限公司 集成电路的制造方法
CN102640291A (zh) * 2009-12-30 2012-08-15 英特尔公司 自对准接触部

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181181A (ja) * 1995-12-22 1997-07-11 Cypress Semiconductor Corp 接点領域上の横方向スペーサの腐食を最小にする処理方法及び半導体装置
JP2003332347A (ja) * 2002-05-10 2003-11-21 Sony Corp 半導体装置および製造方法
US20090321856A1 (en) * 2008-06-26 2009-12-31 Willy Rachmady Self-aligned insulating etchstop layer on a metal contact
CN101800192A (zh) * 2009-02-03 2010-08-11 台湾积体电路制造股份有限公司 集成电路的制造方法
CN102640291A (zh) * 2009-12-30 2012-08-15 英特尔公司 自对准接触部

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295615A (zh) * 2022-10-08 2022-11-04 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
US10068770B2 (en) Method and structure for semiconductor device having gate spacer protection layer
US10475902B2 (en) Spacers for nanowire-based integrated circuit device and method of fabricating same
CN103578954B (zh) 具有金属栅极的半导体集成电路
CN108074820A (zh) 半导体器件及其形成方法
US9543534B1 (en) Self-aligned carbon nanotube transistor including source/drain extensions and top gate
CN102468226B (zh) 一种半导体结构及其制造方法
CN102456613B (zh) 一种半导体结构及其制造方法
TW202002169A (zh) 半導體裝置的製造方法
CN105321810A (zh) 制作半导体元件的方法
TWI658591B (zh) 半導體元件及其製作方法
US9502502B2 (en) Semiconductor devices and methods of manufacture thereof
CN108231762A (zh) 半导体器件及其形成方法
CN106847694A (zh) 半导体器件的形成方法
CN108206157A (zh) 半导体结构及其形成方法
US9502499B2 (en) Semiconductor device structure having multi-layered isolation trench structures
CN108666267A (zh) 半导体结构及其形成方法
US11177212B2 (en) Contact formation method and related structure
CN113327856B (zh) 半导体结构及其形成方法
CN104143515B (zh) Mos晶体管的形成方法
CN104124173A (zh) Mos晶体管的形成方法
CN109962105B (zh) 半导体结构及其形成方法
TWI884659B (zh) 半導體結構及其製程方法
TWI905742B (zh) 半導體裝置結構及其製造方法
US12482706B2 (en) Semiconductor structure that includes self-aligned contact plugs and methods for manufacturing the same
CN102856206B (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141029

RJ01 Rejection of invention patent application after publication