CN104079846B

CN104079846B - 比较器、固态摄像器件、电子设备及驱动方法

Info

Publication number: CN104079846B
Application number: CN201410108462.5A
Authority: CN
Inventors: 田中秀树; 松本静德; 永野川晴久; 加地悠; 加地悠一
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2013-03-29
Filing date: 2014-03-21
Publication date: 2018-01-19
Anticipated expiration: 2034-03-21
Also published as: US20140291482A1; US11095278B2; US20180226962A1; JP5870954B2; CN104079846A; JP2014197773A; US9985622B2

Abstract

本发明涉及一种能够提高AD转换处理的速度的比较器、固态摄像器件、电子设备及驱动方法，所述比较器包括：第一放大单元，其包括由一对晶体管构成的差动对，所述一对晶体管为第一晶体管和第二晶体管，所述第一放大单元对输入至所述第一晶体管和所述第二晶体管的各个栅极的信号差进行放大并输出；第二放大单元，其放大从所述第一放大单元输出的所述信号；第三晶体管，其将所述第一晶体管连接到电源电压；第四晶体管，其将所述第二晶体管连接到电源电压；第五晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第三晶体管的漏极；以及第六晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第四晶体管的漏极。

Description

比较器、固态摄像器件、电子设备及驱动方法

技术领域

本发明涉及一种比较器、固态摄像器件、电子设备及驱动方法，尤其涉及一种能够提高AD转换处理的速度的比较器、固态摄像器件、电子设备及驱动方法。

背景技术

在相关技术中，在诸如数码相机和数码摄像机等包括摄像功能的电子设备中，采用了例如固态摄像器件，比如互补式金属氧化物半导体（CMOS）图像传感器或电荷耦合器件（CCD）。固态摄像器件包括像素，在该像素中，执行光电转换的光电二极管和多个晶体管结合，并基于从设置在一个平面上的多个像素中输出的像素信号建立图像。

例如，在所述固态摄像器件中，将累积在光电二极管中的电荷传输到浮动扩散（FD）单元，该浮动扩散单元具有预定电容且设置在光电二极管和放大晶体管的栅极之间的连接单元上。然后，与保持在FD单元中的电荷的电平相对应的信号从像素中读出，并且被具有比较器的AD转换单元进行模数转换（AD），并且然后输出。

在固态摄像器件中，作为消除像素特有噪声的信号处理，例如，针对从像素输出的像素信号，执行相关双采样处理。在该相关双采样处理中，对具有使累积在FD单元中的电荷复位的电平的信号（P相）以及具有使光电二极管中生成的电荷保持在FD单元中的电平的信号（D相）进行采样。然后，通过获得各个采样值的差值可消除噪声。

在CMOS图像传感器中，在保持快门关闭的同时性的情况下，将电荷从光电二极管整批传输到FD单元，其后，顺序读出像素信号。在这种情况下，执行首先读取D相（信号电平）再读取P相（复位电平）的驱动（下文中恰当地称为D相首先读取驱动）（例如，见日本未审查专利申请公开No.2001-238132）。

例如，在日本未审查专利申请公开No.2011-229120中，在执行D相首先读取驱动的比较电路中，公开了一种固态摄像器件，该固态摄像器件具有采用外部初始电压来设置（调节）内部节点从而使比较器可根据D相信号电平操作的配置。

然而，在日本未审查专利申请公开No.2011-229120的固态摄像器件的配置中，在AD转换电路的内部，需要执行两次自动归零操作，因此难以提高AD转换处理的速度。

发明内容

本发明期望提高AD转换处理的速度。

根据本发明的实施例，提高了一种比较器，其包括：第一放大单元，其包括由一对晶体管构成的差动对，所述一对晶体管为第一晶体管和第二晶体管，所述第一放大单元对输入至所述第一晶体管和所述第二晶体管的各个栅极的信号差进行放大并输出；第二放大单元，其放大从所述第一放大单元输出的所述信号；第三晶体管，其将所述第一晶体管连接到电源电压；第四晶体管，其将所述第二晶体管连接到电源电压；第五晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第三晶体管的漏极；以及第六晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第四晶体管的漏极。

根据本发明的另一实施例，提供了一种固态摄像器件，所述固态摄像器件包括：像素，其输出具有与由光电转换生成的电荷相对应的信号电平的像素信号；以及列处理单元，在所述列处理单元中，与所述像素的列数相对应地并列排列有用于将从所述像素输出的像素信号转换为数字信号的转换单元。在所述转换单元中包括的比较器包括：第一放大单元，其包括由一对晶体管构成的差动对，所述一对晶体管为第一晶体管和第二晶体管，所述第一放大单元对输入至所述第一晶体管和所述第二晶体管的各个栅极的信号差进行放大并输出；第二放大单元，其放大从所述第一放大单元输出的所述信号；第三晶体管，其将所述第一晶体管连接到电源电压；第四晶体管，其将所述第二晶体管连接到电源电压；第五晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第三晶体管的漏极；以及第六晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第四晶体管的漏极。

根据本发明的又一实施例，提供了一种电子设备，所述电子设备包括固态摄像器件，所述固态摄像器件具有：像素，其输出具有与由光电转换生成的电荷相对应的信号电平的像素信号；以及列处理单元，在所述列处理单元中，与所述像素的列数相对应地并列排列有用于将从所述像素输出的像素信号转换为数字信号的转换单元。在所述转换单元中包括的比较器包括：第一放大单元，其包括由一对晶体管构成的差动对，所述一对晶体管为第一晶体管和第二晶体管，所述第一放大单元对输入至所述第一晶体管和所述第二晶体管的各个栅极的信号差进行放大并输出；第二放大单元，其放大从所述第一放大单元输出的所述信号；第三晶体管，其将所述第一晶体管连接到电源电压；第四晶体管，其将所述第二晶体管连接到电源电压；第五晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第三晶体管的漏极；以及第六晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第四晶体管的漏极。

根据本发明的再一实施例，提供了一种比较器的驱动方法，所述比较器包括：第一放大单元，其包括由一对晶体管构成的差动对，所述一对晶体管为第一晶体管和第二晶体管，所述第一放大单元对输入至所述第一晶体管和所述第二晶体管的各个栅极的信号差进行放大并输出；第二放大单元，其放大从所述第一放大单元输出的所述信号；第三晶体管，其将所述第一晶体管连接到电源电压；第四晶体管，其将所述第二晶体管连接到电源电压；第五晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第三晶体管的漏极；以及第六晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第四晶体管的漏极，并且所述方法包括：并行执行用于设置所述第一放大单元和所述第二放大单元的电路中的初始电压的自动归零操作。

在本发明的实施例中，比较器包括：第一放大单元，其包括由一对晶体管构成的差动对，所述一对晶体管为第一晶体管和第二晶体管，所述第一放大单元对输入至所述第一晶体管和所述第二晶体管的各个栅极的信号差进行放大并输出；以及第二放大单元，其放大从所述第一放大单元输出的所述信号。第五晶体管将第三晶体管和第四晶体管的栅极的连接点连接到所述第三晶体管的漏极，所述第三晶体管将所述第一晶体管连接到电源电压，所述第四晶体管将所述第二晶体管连接到电源电压，第六晶体管将所述连接点连接到所述第四晶体管的漏极。

根据本发明的实施例，可以提高所述AD转换处理的速度。

附图说明

图1是图示了根据实施例的采用了本发明的固态摄像器件的配置示例的框图；

图2是解释了像素配置的示意图；

图3是解释了D相首先读取驱动的示意图；

图4是图示了根据第一实施例的采用了本发明的比较器的配置示例的电路图；

图5是图示了比较器的第一驱动方法的时序图的示意图；

图6是解释了比较器中的电压波形的示意图；

图7是解释了相关技术中的比较器中的电压波形的示意图；

图8是解释了相关技术中的比较器所需要的外部施加电压发生电路的示意图；

图9是图示了相关技术中的比较器的配置示例的电路图；

图10是解释了在使用了外部施加电压发生电路的相关技术中的比较器中的电压波形的示意图；

图11是图示了在比较器的第二驱动方法中的时序图的示意图；

图12A和图12B是解释了比较器的第一驱动方法和第二驱动方法之间的差异的示意图；

图13是图示了根据第二实施例的采用了本发明的比较器的配置示例的电路图；

图14是图示了比较器的时序图的示意图；

图15是图示了根据第三实施例的采用了本发明的比较器的配置示例的电路图；

图16是图示了根据第四实施例的采用了本发明的比较器的配置示例的电路图；

图17是图示了在执行P相首先读取驱动的情况下比较器的内部电压波形的示意图；以及

图18是图示了安装在电子设备上的摄像设备的配置示例的框图。

具体实施方式

在下文中，将参考附图对采用了本发明的具体实施例进行详细描述。

图1是图示了根据实施例的采用了本发明的固态摄像器件的配置示例的框图。

如图1所示，固态摄像器件11为CMOS图像传感器，且配置为包括像素阵列单元12、时序控制单元13、基准信号发生电路14、行扫描单元15、列扫描单元16及列处理单元17。

在像素阵列单元12中，排列了多个像素21。在图1的示例中，m行×n列的像素21₁₁～21_mn呈矩阵形状排列，每行中的像素21经由m条水平信号线22₁～22_m与行扫描单元15连接，且经由n条垂直信号线23₁～23_n与列处理单元17连接。在像素阵列单元12中，像素21₁₁～21_mn根据行扫描单元15经由水平信号线22₁～22_m提供的控制信号而操作，且经由垂直信号线23₁～23_n输出具有与接收的光量相对应的电平的像素信号。

时序控制单元13基于主时钟信号MCK生成信号，并控制基准信号发生电路14、行扫描单元15、列扫描单元16及列处理单元17的操作时序。例如，时序控制单元13生成时钟信号CLK，该时钟信号CLK作为基准信号发生电路14和列处理单元17的操作的基准，并将时钟信号CLK提供给基准信号发生电路14和列处理单元17。时序控制单元13生成控制基准信号发生电路14的操作的控制信号CS1，并将该控制信号CS1提供给基准信号发生电路14，还生成控制列处理单元17的操作的控制信号CS2和CS3，并将该控制信号CS2和CS3提供给列处理单元17。

基准信号发生电路14生成基准信号Vramp（所谓的斜坡信号），该基准信号Vramp的电压根据时钟信号CLK以特定梯度下降，且其电压值在根据控制信号CS1的时序处开始下降，并经由基准信号配线将基准信号Vramp提供给列处理单元17。

行扫描单元15在根据时序控制单元13的控制的时序处，将针对每行控制像素阵列单元12的像素21₁₁～21_mn的驱动的控制信号（例如，传输信号、选择信号、复位信号等）提供给像素21₁₁～21_mn。

列扫描单元16在根据时序控制单元13的控制的时序处将控制信号提供给列处理单元17，该控制信号按照从像素21₁₁至21_mn每列的顺序将列处理单元17进行AD转换后的像素信号输出至水平输出线。

列处理单元17包括与像素阵列单元12中排列的像素21₁₁～21_mn的列数相对应的n个AD转换电路30₁～30_n。像素22₁₁～21_mn经由垂直信号线23₁～23_n与列处理单元17连接。然后，在列处理单元17中，AD转换电路30₁～30_n对于像素21₁₁～21_mn中的各列并行地对从像素21₁₁至21_mn中输出的像素信号进行AD转换并输出。

AD转换电路30₁～30_n分别配置为包括比较器31₁～31_n、计数器32₁～32_n、开关33₁～33_n及存储器34₁～34_n。AD转换电路30₁～30_n的配置相同。因此，在下文中，在AD转换电路30₁～30_n不能相互区分的情况下，将它们称为AD转换电路30。以上描述也适用于AD转换电路30的各个部分。

在比较器31中，一个输入端子经由垂直信号线23与像素21连接，另一个输入端子经由基准信号配线与基准信号发生电路14连接，输出端子与计数器32连接。然后，比较器31对经由垂直信号线23输入的像素信号的电压和基准信号发生电路14提供的基准信号Vramp的电压进行比较，例如，在基准信号Vramp的电压高于像素信号的电压的情况下，输出高电平信号，而在基准信号Vramp的电压等于或低于像素信号的电压的情况下，输出低电平信号。

计数器32根据从时序控制单元13提供的控制信号CS2执行与从时序控制单元13提供的时钟信号CLK同步的计数。例如，通过执行与时钟信号CLK同步的向下计数和向上计数，计数器32测量从比较器31中比较操作开始到比较操作结束的比较时段（例如，下文所述的图6中的D相反转时间和P相反转时间）。

根据从时序控制单元13提供的控制信号CS3，当关于在预定行中的像素21的计数器32的计数操作完成时，开关33处于接通状态（闭合）。然后，开关33将计数器32的计数结果（即从模拟信号转换为数字信号的像素信号）传输给存储器34。

存储器34根据从列扫描单元16提供的控制信号将保持的像素信号输出到水平输出线。

接下来将参考图2详细描述像素21的配置。

如图2所示，像素21配置为包括光电二极管41、传输晶体管42、电荷累积单元43、FD单元44、放大晶体管45、选择晶体管46及复位晶体管47。

光电二极管41是将光转换为电荷并根据接收的光量生成并累积电荷的光电转换单元。光电二极管41的阳极接地，光电二极管41的阴极经由传输晶体管42与放大晶体管45的栅极连接。

在图1中，传输晶体管42根据从行扫描单元15提供的传输信号Tx进行驱动。在提供给传输晶体管42的栅极的传输信号Tx为高电平时，传输晶体管42处于导通状态，且累积在光电二极管41中的电荷经由传输晶体管42传输到FD单元44。

电荷累积单元43是设置在FD单元44和接地电平之间的电容，且累积从光电二极管41经由传输晶体管42传输到FD单元44的电荷。

FD单元44是将电荷转换为电压的电荷检测单元；将保持在FD单元44的电荷转换为放大晶体管45中的电压。

放大晶体管45是作为读出电路的源极跟随器的输入单元，该读出电路读出通过光电二极管41中的光电转换而获得的信号，并将具有与累积在FD单元44中的电荷相对应的电平的像素信号输出到垂直信号线23。换言之，通过放大晶体管45的源极经由选择晶体管46与垂直信号线23连接，放大晶体管45构成了电流源和源极跟随器，该电流源与垂直信号线23的一端连接。

选择晶体管46根据图1中从行扫描单元15提供的选择信号SEL进行驱动。例如，当提供给选择晶体管46的栅极的选择信号SEL为高电平时，选择晶体管46处于导通状态，并将放大晶体管45和垂直信号线23连接，然后，使从放大晶体管45输出的输出信号VSL处于能输出到垂直信号线23的状态。

复位晶体管47根据图1中从行扫描单元15提供的复位信号RST进行操作。例如，当提供给复位晶体管47的栅极的复位信号RST为高电平时，复位晶体管47处于导通状态，并将累积在FD单元44中的电荷放电到电源电压VDD，然后复位FD单元44。

垂直信号线23经由电容器51-2与比较器31的一个输入端子连接，比较器31的另一个输入端子经由电容器51-1连接至提供基准信号Vramp的基准信号发生电路14。

在通过这种方式配置的固态摄像器件11中，通过将累积在光电二极管41中的电荷批量传输到FD单元44并按每列顺序读出，来保持快门关闭的同时性。

在固态摄像器件11中，执行D相首先读取驱动，其中，首先读出信号电平（D相），该信号电平（D相）处于光电二级管41中生成的电荷保持在FD单元44的状态，然后读出复位电平（P相），该复位电平（P相）处于FD单元44中的电荷经由复位晶体管47放电的状态。

下面将参考图3描述D相首先读取驱动。在图3中，按照从上到下的顺序图示了复位信号RST、传输信号Tx、选择信号SEL、基准信号Vramp及输出信号VSL。

首先，在时间点t1处，通过使复位信号RST和传输信号Tx处于高电平，执行快门操作，其中，对光电二极管41的电荷进行放电。此时，通过在像素排列单元12中排列的所有像素21中同时执行快门操作，实现了全局快门，其中，使得累积时段对于所有像素21来说处于相同的时序。

接下来，在时间点t2处，当复位信号RST和传输信号Tx为低电平时，完成快门操作，且累积时段开始，在该累积时段期间，使得通过光电二极管41中的光电转换而生成的电荷累积。

然后，在时间点t3处，通过使传输信号Tx处于高电平，累积时段结束，执行传输操作，在该传输操作中，将累积在光电二极管41中的电荷传输到FD单元44。在累积时段结束之前，通过使复位信号RST处于脉冲形状的高电平，对在累积时段期间累积在FD单元44中的电荷进行放电。为实现全局快门，执行全批量传输，在该全批量传输期间，在像素排列单元12中排列的所有像素中同时执行传输操作。在时间点t4处，当传输信号Tx为低电平时，传输操作完成。

然后，从第一行的像素21开始依次执行AD转换。首先，在时间点t5处，通过使第一行的像素21的选择信号SEL为高电平，选择第一行的像素21，然后将放大晶体管45与垂直信号线23连接。在时间点t5之后，在经由垂直信号线23输出的输出信号VSL的电平稳定的状态下，读出与光电二极管41中生成的电荷相对应的信号电平（D相）。

接下来，从时间点t6～t7期间，复位信号RST为高电平，经由复位晶体管47对累积在FD单元44中的电荷进行放电，然后，FD单元44复位。然后，在时间点t7之后，在输出信号VSL的电平稳定的状态下，读出复位电平（P相），该复位电平（P相）处于对FD单元44的电荷进行放电的状态。然后，在时间点t8，通过使第一行的像素21的选择信号SEL为低电平，释放第一行的像素21的选择，然后完成第一行的像素21的AD转换处理。

然后，与时间点t5～t8的情况类似，在时间点t9～t12，执行第二行的像素21的AD转换处理，然后顺序地重复执行每行（直到第m行）的像素21的AD转换处理。

接下来，图4是图示了根据第一实施例的采用了本发明的比较器31的配置示例的电路图。

如图4所示，比较器31配置为电容器51-1～51-3、晶体管61-1～61-11及电流源62的组合。

在比较器31中，将晶体管61-6和61-7的源极共同连接并构成了差动对，电流源62连接在共同的源极之间。

晶体管61-6的栅极经由电容器51-1与提供基准信号Vramp的基准信号发生电路14（图1）连接，晶体管61-6的栅极的内部节点Vramp_i为与基准信号Vramp相对应的电压。晶体管61-7的栅极经由电容器51-2与提供输出信号VSL的垂直信号线23（图1）连接，晶体管61-7的栅极的内部节点VSL_i为与输出信号VSL相对应的电压。

晶体管61-8以二极管连接配置（即栅极和漏极共用的配置）连接在晶体管61-6的漏极和电源电压VDD之间。晶体管61-9连接在晶体管61-7的漏极和电源电压VDD之间。晶体管61-8的栅极和晶体管61-9的栅极彼此共同连接。

晶体管61-1连接在晶体管61-6的栅极和漏极之间，将来自行扫描单元15（图1）的控制信号提供给晶体管61-1的栅极。晶体管61-2连接在晶体管61-7的栅极和漏极之间，将来自行扫描单元15的控制信号提供给晶体管61-2的栅极。

晶体管61-3连接在晶体管61-6的栅极和垂直信号线23之间，将来自行扫描单元15的控制信号提供给晶体管61-3的栅极。晶体管61-4连接在晶体管61-7的栅极和垂直信号线23之间，将来自行扫描单元15的控制信号提供给晶体管61-4的栅极。换言之，晶体管61-3和晶体管61-4的源极与垂直信号线23共同连接。

晶体管61-11连接在比较器31的输出端子和电源电压VDD之间，晶体管61-11的栅极连接至晶体管61-7和61-9的连接点。

晶体管61-10连接在晶体管61-11的源极和地面之间，晶体管61-10的栅极连接至晶体管61-5和51-3的连接点。

晶体管61-5的漏极和比较器31的输出端子连接，晶体管61-5的源极经由电容器51-3接地，将来自行扫描单元15的控制信号提供给晶体管61-5的栅极。

以这种方式配置比较器31。因此，通过由一对晶体管61-6和61-7配置成的差动放大器，对输入晶体管61-6的栅极的基准信号Vramp和输入晶体管61-7的栅极的输出信号VSL之间的差值进行放大并输出。来自差动放大器的输出被由晶体管61-10和61-11构成的源极接地放大器放大，并从比较器31的输出端子输出。

在下文中，配置有晶体管61-6～61-9和电流源62的源极接地放大器称为第一级放大器81，将第一级放大器81的输出设置为放大器输出VOUT1。配置有晶体管61-10～61-11的差动放大器称为后级放大器82，且将后级放大器82的输出设置为放大器输出VOUT2。晶体管61-1～61-5用于执行对比较器31电路中的初始电压进行设置的操作（下文中称为自动归零操作）。电容器51-1～51-3是用于保持放大器的内部电压（操作点）的电容器件。

在图5中，图示了比较器31的第一驱动方法的时序图。

在图5中，按照从上到下的顺序图示了用于控制晶体管61-1的控制信号用于控制晶体管61-2的控制信号用于控制晶体管61-3的控制信号用于控制晶体管61-4的控制信号用于控制晶体管61-5的控制信号作为用于比较电压电平的基准的基准信号Vramp及从像素21输出到垂直信号线23的输出信号VSL。

首先，在时间点t21处，将控制信号和从高电平转为低电平，并将控制信号从低电平转为高电平。此时，控制信号和保持为高电平。因此，由于向晶体管61-1和61-2输入了反相控制信号，所以，晶体管61-1和61-2根据控制信号和分别处于导通状态，晶体管61-5根据控制信号处于导通状态。这样，后级放大器82的自动归零操作开始。

换言之，在后级放大器82的自动归零操作中，通过使晶体管61-1和61-2处于导通状态而设置的初始电压作为内部节点Vramp_i保持在晶体管61-6的栅极中，并作为内部节点VSL_i保持在晶体管61-7的栅极中。同时，在后级放大器82中，通过使晶体管61-5处于导通状态，与第一级放大器81的放大器输出VOUT1相对应的电流在晶体管61-10和61-11中流动。然后，在晶体管61-5处于截止状态下的时间点（t22）处，与晶体管61-10中的电流量相对应的电压值保持在电容器51-3中。

在时间点t22处，通过使控制信号变为低电平并使晶体管61-5处于截止状态，完成后级放大器82的自动归零操作。随后，控制信号和变为高电平，晶体管61-1和61-2处于截止状态。

接着，在时间点t23处，控制信号和从高电平变为低电平。因此，由于向晶体管61-3和61-4输入了反相控制信号，晶体管61-3和61-4根据控制信号和分别处于导通状态。这样，第一级放大器81的自动归零操作开始。

换言之，在第一级放大器81的自动归零操作中，将经由垂直信号线23提供的输出信号VSL的信号电平直接输入至晶体管61-6和61-7的栅极。这样，将输出信号VSL的信号电平设为晶体管61-6栅极中内部节点Vramp_i的初始电压和晶体管61-7栅极中内部节点VSL_i的初始电压。

在时间点t24处，通过使控制信号和变为高电平并且使得晶体管61-3和61-4处于截止状态，完成第一级放大器81的自动归零操作。

随后，在从时间点t25～t26期间，基准信号Vramp以恒定梯度下降，对D相执行AD转换。然后，如参见图3所述，在FD单元44复位之后，在从时间点t27～t28期间，基准信号Vramp以恒定梯度下降，并且对P相执行AD转换。

这样，在比较器31的第一级放大器81的自动归零操作中，可以自动将输出信号VSL的信号电平设置（调节）为晶体管61-6栅极中内部节点Vramp_i的初始电压和晶体管61-7栅极中内部节点VSL_i的初始电压。

接着，在图6中，图示了比较器31中的电压波形。

如参见图5所述，通过第一级放大器81的自动归零操作，将内部节点Vramp_i和内部节点VSL_i的初始电压设为经由垂直信号线23提供的输出信号VSL的信号电平。

此时，由于输出信号VSL与FD单元44中保持的电荷电平相对应，即与光电二极管41中生成的电荷电平相对应，所以输出信号VSL的电位电平取决于入射至光电二极管41的光的亮度。因此，如图6所示，在第一级放大器81的自动归零操作中，在入射至光电二极管41的光的亮度较高时电位电平较低，而在入射至光电二极管41的光的亮度较低时电位电平较高。

这样，在将内部节点Vramp_i和内部节点VSL_i的初始电压设为经由垂直信号线23提供的输出信号VSL的信号电平之后，内部节点Vramp_i根据呈恒定梯度下降的基准信号Vramp而下降。然后，在晶体管61-6的栅极的内部节点Vramp_i和晶体管61-7栅极的内部节点VSL_i相一致的电压下，放大器的输出VOUT1和VOUT2反相，并且执行D相转换。

随后，依照像素21的FD单元44的复位，基准信号Vramp复位为高电压电平，且基准信号Vramp再次下降。然后，在晶体管61-6栅极的内部节点Vramp_i和晶体管61-7的栅极的内部节点VSL_i再次一致的电压下，放大器的输出VOUT1和VOUT2反相，并且执行P相转换。

这样，由于内部节点Vramp_i和内部节点VSL_i的初始电压设为经由垂直信号线23提供的输出信号VSL的信号电平，D相转换中比较器31的操作点（图中由“o”所示）根据垂直信号线23的电压电平而变化。相反，由于各个像素21的垂直信号线23的复位电平基本上相同，仅有少许差异，所以P相转换中比较器31的操作点（图中由“o”所示）也基本上相同。

为此，通过将比较器31设计为使复位电平（P相的电压电平）适配在可操作输入范围内，初始电压根据D相的电压电平自动确定。因此，比较器31可以在不执行初始电压调节的情况下执行AD转换。

在比较器31中，通过将内部节点Vramp_i和内部节点VSL_i的初始电压设置为经由垂直信号线23提供的输出信号VSL的信号电平，用于设置这些初始电压的外部电源是不必要的，因而可以降低功耗并减小尺寸。

下面将参见图7～图9对相关技术中的比较器进行描述。

例如，在参见图3所述的D相首先读取驱动中，在具有自动归零功能的后级比较电路中执行AD转换的情况下，在相关技术中，以首先读出的D相为基准执行自动归零操作，因而在电路内部设置操作点。

在图7中，图示了这种情况下比较电路内的电压波形。

如图7所示，由于像素21的FD单元44被复位，将像素与比较电路连接的垂直信号线的电压电平在D相转换时较低，而在P相转换时较高。为此，如果以D相为基准执行自动归零操作，比较电路（即，内部节点Vramp_i和内部节点VSL_i）的内部电压则会超过第一级放大器81的可操作电压范围。结果，难以正常执行AD转换处理。

如上述日本专利申请公开No.2011-229120所公开，必须从外部施加初始电压来设置（调节）内部节点，从而使比较器依照D相信号的信号电平为可操作的。

换言之，如图8所示，在相关技术中为了正常操作比较器31A，必须采用外部施加电压发生电路71来生成任意外部施加电压Vext，并将该任意外部施加电压Vext经由基准信号配线提供给比较器31A。

图9是图示了相关技术中比较器31A的配置的电路图。在图9的比较器31A中，与图4中的比较器31相同的配置标记为相同的附图标记，不再对其进行详细描述。

如图9所示，相关技术的比较器31A的配置与图4中的比较器31的不同之处在于向晶体管61-3和61-4的源极提供了外部施加电压V_xxt。换言之，在相关技术的比较器31A中，晶体管61-3和61-4的源极与外部施加电压发生电路71（图8）连接，而在图4的比较器31中，晶体管61-3和61-4的源极共同与垂直信号线23连接。

在相关技术的比较器31A中，在第一级放大器81的自动归零操作中，外部施加电压发生电路71中生成的任意外部施加电压Vext直接输入至构成第一级放大器81的晶体管61-6和61-7的栅极。这样，设置了内部节点Vramp_i和内部节点VSL_i的初始电压。

在图10中，图示了采用外部施加电压发生电路71的比较器31A的电压波形。比较器31A的操作时序图与参见图5所述的比较器31的时序图类似。

首先，通过第一级放大器81的自动归零操作，在将内部节点Vramp_i和内部节点VSL_i设为施加电压Vext之后，晶体管61-6栅极中的内部节点Vramp_i根据如图5所示的变化基准信号Vramp下降。然后，在内部节点Vramp_i和内部节点VSL_i相一致的电压下，放大器的输出VOUT1和VOUT2反相，并且执行D相转换。

随后，依照像素21的FD单元44的复位，基准信号Vramp复位为高电压电平，且基准信号Vramp再次下降。然后，在内部节点Vramp_i和内部节点VSL_i再次一致的电压下，放大器的输出VOUT1和VOUT2反相，并且执行P相转换。

如图10所示，在相关技术的比较器31A中，内部节点Vramp_i和内部节点VSL_i的初始电压通过外部施加电压Vext设置为使得D相转换中的操作点和P相转换中的操作点无论是在高亮度还是低亮度下均处于比较器的操作范围内。换言之，在相关技术的比较器31A中，通过恰当地设置外部施加电压Vext，防止了比较电路的内部电压超过如参见图7所述的第一级放大器81的可操作电压范围。

然而，在摄像器件中，一般来说，从外部施加的电压即为电源电压和用于驱动的控制信号。因此，为了通过外部施加电压Vext设置内部节点Vramp_i和内部节点VSL_i的初始电压，用于生成外部施加电压Vext的外部施加电压发生电路71（图8）在摄像器件中是必要的。此外，由于外部施加电压Vext必须根据像素21的输出信号进行设置（调节），从而使内部电压适配在可操作电压范围内，所以必须采用用于执行这种设置的控制电路。因此，摄像器件的功耗增加，摄像器件的尺寸增加。

相反，如上所述，在采用本发明的比较器31中，可以将内部节点Vramp_i和内部节点VSL_i的初始电压设为经由垂直信号线23提供的输出信号VSL的信号电平。这样，由于没有必要设置外部施加电压发生电路71，所以可以降低功耗和尺寸。

在采用本发明的比较器31中，内部节点Vramp_i和内部节点VSL_i的初始电压自动确定在第一级放大器81的可操作电压范围内。因此，由于没有必要提供用于设置初始电压的控制电路，所以可以实现比较器31的简单配置。

顺便提及，在图6所示驱动中，输出信号VSL经由垂直信号线23输入至构成第一级放大器81的晶体管61-6和61-7，并且内部节点Vramp_i和内部节点VSL_i设为相同的初始电压。为此，将差动放大器的不一致作为比较器31的反相误差原样地输出。作为图1中的列处理单元17，在多个比较器31并列设置的配置中，随着AD转换的分辨率下降，差动放大器的不一致的值很难忽略。因此，必须解决差动放大器不一致的问题。

在图11中，图示了比较器31的第二驱动方法的时序图。

首先，在时间点t31处，控制信号和从高电平变为低电平，并且控制信号从低电平变为高电平。此时，控制信号和保持为高电平。因此，由于向晶体管61-1和61-2输入了反向控制信号，所以，晶体管61-1和61-2根据控制信号和分别处于导通状态，并且晶体管61-5根据控制信号处于导通状态。这样，后级放大器82的自动归零操作开始。

在时间点t32处，通过控制信号变为低电平以及使得晶体管61-5处于截止状态，完成后级放大器82的自动归零操作。随后，仅控制信号变为高电平且晶体管61-1处于截止状态，并且控制信号保持处于低电平。

随后，在时间点t33处，控制信号从高电平变为低电平。因此，由于向晶体管61-3输入了反向控制信号，所以，晶体管61-3根据控制信号处于导通状态。此时，由于控制信号保持处于低电平的状态，所以晶体管61-2仍然处于导通状态。因此，第一级放大器81的自动归零操作开始。在时间点t34处，通过使控制信号和变为高电平以及使得晶体管61-2和61-3处于截止状态，于是完成第一级放大器81的自动归零操作。随后，在从时间点t35～t36期间，执行D相转换，而在从时间点t37～t38期间，执行P相转换。

这样，在第二驱动方法中的比较器31的自动归零操作中，在由晶体管61-6～61-9构成的第一级放大器81的自动归零操作的时候，晶体管61-2和61-3处于导通状态，而晶体管61-1和61-4处于截止状态。因此，第一级放大器81变为具有电压跟随配置，在该配置中，放大器输出VOUT1和输出信号VSL仅在第一级放大器81的自动归零操作期间处于反馈回路中。为此，将对第一级放大器81的不一致进行补偿的电压保持在电容器51-2中，因而，可以抑制因不一致而导致的比较器31中的反相误差，从而减少了反相误差。

下面将参见图12A和图12B对比较器31的第一驱动方法和第二驱动方法之间的不同之处进行描述。

在图12A中，图示了在比较器31的第一驱动方法中执行第一级放大器81的自动归零操作的状态，而在图12B中，图示了在比较器31的第二驱动方法中执行第一级放大器81的自动归零操作的状态。

如图12A所示，在第一驱动方法中比较器31的第一级放大器81的自动归零操作中，晶体管61-3和61-4处于导通状态。为此，差动放大器的不一致△Vth作为反相误差△Vt出现在比较器31的输出Vout中。

同时，如图12B所示，在第二驱动方法中比较器31的第一级放大器81的自动归零操作中，晶体管61-2和61-3处于导通状态，且对第一级放大器81的不一致△Vth进行补偿的电压保持在电容器51-2中。因此，可以避免第一级放大器81的不一致△Vth对比较器31的输出Vout的影响。

接着，图13是图示了根据第二实施例的采用了本发明的比较器31的配置示例的电路图。在图13所示的比较器31B中，与图4中的比较器相同的配置标记为相同的附图标记，不再对其进行详细描述。

换言之，比较器31B的配置与图4中的比较器31的相同之处在于比较器31B包括电容器51-1～51-3、晶体管61-1～61-11以及电流源62。比较器31B的配置与图4中的比较器31的不同之处在于增加了晶体管61-12和61-13，且向晶体管61-3和61-4的源极提供了外部施加电压Vext。换言之，在驱动比较器31B时，采用了图8所示的外部施加电压发生电路71。

晶体管61-12连接在晶体管61-8的栅极和漏极之间，且向晶体管61-12的栅极提供了来自行扫描单元15（图1）的控制信号晶体管61-13连接在晶体管61-9的栅极和漏极之间，且向晶体管61-13的栅极提供了来自行扫描单元15的控制信号

在通过这种方式配置的比较器31B中，可以将作为第一级放大器81的有源负载的晶体管61-8和61-9的栅极通过晶体管61-12和61-13切换连接至位于差动放大器两侧上的其中一个漏极。换言之，可以在自动归零操作期间以及在D相转换和P相转换之间通过晶体管61-12和61-13执行切换连接的驱动。

在图14中，图示了比较器31B的时序图的示意图。

在图14中，按照从上到下的顺序，图示了用于控制晶体管61-1的控制信号用于控制晶体管61-2的控制信号用于控制晶体管61-3的控制信号用于控制晶体管61-4的控制信号用于控制晶体管61-5的控制信号用于控制晶体管61-12的控制信号用于控制晶体管61-13的控制信号用作对电压电平进行比较的基准的基准信号Vramp、以及从像素21输出到垂直信号线23的输出信号VSL。

首先，在执行自动归零操作之前的时间点t41处，控制信号从低电平变为高电平，而控制信号从高电平变为低电平。因此，由于向晶体管61-12和61-13输入了反向控制信号，所以，晶体管61-12根据控制信号处于截止状态，而晶体管61-13根据控制信号处于导通状态。这样，晶体管61-8和61-9的栅极与晶体管61-9的漏极连接。因此，将输出至后级放大器82的放大器输出VOUT1经由晶体管61-13提供给晶体管61-8和61-9的栅极，该晶体管61-8和61-9用作第一级放大器81的有源跟随器。

在时间点t42处，控制信号和从高电平变为低电平，控制信号从低电平变为高电平。此时，控制信号和保持为高电平。因此，由于向晶体管61-1和61-4输入了反向控制信号，所以，晶体管61-1和61-4根据控制信号和分别处于导通状态，而晶体管61-5根据控制信号处于导通状态。这样，后级放大器82和第一级放大器81的自动归零操作同时开始。

换言之，第一级放大器81变为具有电压跟随器配置，在该配置中，晶体管61-6和61-8提供的放大器输出VOUT0和晶体管61-6的栅极中的内部节点Vramp_i处于反馈回路中。这里，由于作为第一级放大器81的有源负载的晶体管61-9的连接为二极管连接，所以放大器输出VOUT1的值为从电源电压VDD中减去PMOS晶体管的阈值电压Vthp和PMOS晶体管的过驱动电压△V，即VOUT1=VDD-Vthp-△V。

由于这里的放大器输出VOUT1具有独立于第一级放大器81的内部节点VSL_i（=VSL）的基本上恒定的电压，所以，将适用于执行后级放大器82的自动归零操作的电压提供给晶体管61-11的栅极。因此，可以并行执行后级放大器82的自动归零操作与第一级放大器81的自动归零操作。

在时间点t43处，通过使控制信号变为低电平并且使得晶体管61-5处于截止状态，完成后级放大器82的自动归零操作。在时间点t44处，通过使控制信号和变为高电平并且使晶体管61-1和61-4处于截止状态，完成第一级放大器81的自动归零操作。在时间点t43～t45期间，控制信号从高电平变为低电平，控制信号从低电平变为高电平。因此，晶体管61-8和61-9的栅极因而切换为与晶体管61-8的漏极连接。下文中，在时间点t45～t46期间，执行D相转换，而在时间点t47～t48期间，执行P相转换。

这样，在比较器31B中，并行执行第一级放大器81的自动归零操作和后级放大器82的自动归零操作，因而可以一次性完成自动归零操作。因此，相较于必须执行两次自动归零操作的配置：例如，如参见图11所述的先执行第一级放大器81的自动归零操作再执行后级放大器82的自动归零操作，可以提高比较器31B的处理速度。

接着，图15是图示了根据第三实施例的采用了本发明的比较器31的配置示例的电路图。在图15所示的比较器31C中，与图13中的比较器31B相同的配置标记为相同的附图标记，不再对其进行详细描述。

换言之，比较器31C的配置与图13中的比较器31B的相同之处在于比较器31C包括电容器51-1～51-3、晶体管61-1～61-13以及电流源62。比较器31C的配置与图13中的比较器31B的不同之处在于晶体管61-3和61-4的源极与垂直信号线23连接，且与图4中的比较器31具有共同的配置。

这样，在比较器31C中，可将经由垂直信号线23提供的输出信号VSL的信号电平设为D相首先读取驱动中内部节点Vramp_i和内部节点VSL_i的初始电压，这与图4的比较器31类似。换言之，可以将比较器31C配置为具有不必使用外部施加电压发生电路71（图8）的配置，而图13中的比较器31B具有必须使用外部施加电压发生电路71的配置。

与图13中的比较器31B类似，比较器31C可根据图14所示的时序图操作。换言之，比较器31C具有包括晶体管61-12和61-13的配置，因而能够并行执行第一级放大器81的自动归零操作和后级放大器82的自动归零操作，这与图13中的比较器31B类似。

因此，在比较器31C中，可以降低功耗并减小由于必须采用外部电源而导致的尺寸，并通过一次性完成自动归零操作而提高了速度。

比较器31C的配置适用于抑制AD转换处理中的增益误差的目的。这里，如果电容器51-1的电容为C1，且到达第一级放大器81的内部节点Vramp_i的寄生电容（配线上的寄生电容、晶体管61-6的栅电容、晶体管61-1的扩散层电容等）为Cp1，那么，内部节点Vramp_i的振幅相对于基准电压Vramp以C1/（C1+Cp1）的速率衰减（振幅降低）。同样，如果电容器51-2的电容为C2，且到达第一级放大器81的内部节点VSL_i的寄生电容为Cp2，那么，输出信号VSL的衰减率为C2/（C2+Cp2）。

电容器51-1的电容C1、电容器51-2的电容C2、到达第一级放大器81的内部节点Vramp_i的寄生电容Cp1、以及到达第一级放大器81的内部节点VSL_i的寄生电容Cp2均取决于晶体管61的栅氧化膜的膜厚以及金属层的中间层膜厚等等。因此，由于基准信号Vramp和输出信号VSL的衰减率在芯片中或晶片表面的分布均匀，如果在一个比较器中的内部节点Vramp_i和内部节点VSL_i之间出现了差值，则该差值为该比较器的增益误差。尤其，在多个比较器并列排列的列处理单元17（图1）的结构中，该差值导致图像在水平方向的阴影。

相反，比较器31C的配置采用了一种电路配置，从而使构成了第一级放大器81的晶体管61-6和61-7栅极中的内部节点Vramp_i和内部节点VSL_i的配置成为两侧对称。这样，即使电容器51-1的电容C1、电容器51-2的电容C2、到达第一级放大器81的内部节点Vramp_i的寄生电容Cp1以及到达第一级放大器81的内部节点VSL_i的寄生电容Cp2在表面上的分布均匀，但是基准信号Vramp和输出信号VSL之间的本地（同一比较器中）衰减率的差值是各个电容的不一致的要素。因此，可以减少列处理单元17中比较器31C的增益误差。

这样，在比较器31C中，可以抑制AD转换处理中的增益误差。

接着，图16是图示了根据第四实施例的采用了本发明的比较器31的配置示例的电路图。在图16所示的比较器31D中，与图15中的比较器31C相同的配置标记为相同的附图标记，不再对其进行详细描述。

换言之，比较器31D的配置与图15中的比较器31C的相同之处在于比较器31D包括电容器51-1和51-3、晶体管61-1和61-5～61-13以及电流源62。换言之，比较器31D具有从图15中的比较器31C中移除了电容器51-2和晶体管61-2～61-4的配置。

在通过这种方式配置的比较器31D中，将输出信号VSL经由垂直信号线23直接提供给晶体管61-7。因此，可以将比较器31D配置为具有在D相首先读取驱动中不必使用外部施加电压发生电路71的配置，这与图4中的比较器31类似。

与图13中的比较器31B类似，比较器31D可根据图14所示的时序图进行驱动。换言之，比较器31D具有包括晶体管61-12和61-13的配置，因而能够并行执行第一级放大器81的自动归零操作和后级放大器82的自动归零操作，这与图13中的比较器31B类似。

因此，在比较器31D中，可以降低功耗并减小由于必须采用外部电源而导致的尺寸，并通过一次性完成自动归零操作提高了速度。

比较器31D的配置适用于减小电路面积的目的。换言之，如上所述，比较器31D具有从比较器31C的配置中移除了电容器51-2和晶体管61-2～61-4的配置。

在多个比较器31并列排列的列处理单元17的配置中，尤其，在列处理单元17的整个电路中，与比较器31的输入端子连接的电容器51-1和51-2所占用的面积比变得较大。因此，通过采用比较器31D的配置以移除电容器51-2，可以极大地有利于减小固态摄像器件11的总体面积。

图15中的比较器31C和图16中的比较器31D不仅可以执行如上参见图3所示的D相首先读取驱动，还可以在读取P相（复位电平）第一（后文中恰当地称为P相首先读取驱动）之后执行读取D相（信号电平）的驱动。

在图17中，图示了执行了P相首先读取驱动的情况下比较器31C或比较器31D的内部电压波形。

如图17所示，在P相首先读取驱动中，比较器31C或比较器31D的内部节点Vramp_i和内部节点VSL_i的内部电压根据经由垂直信号线23提供的输出信号VSL的信号电平自动确定。因此，经由垂直信号线23提供的输出信号VSL的范围自动与比较器31C或比较器31D的可操作范围适配，AD转换可正常执行。

这样，在比较器31C或比较器31D中，AD转换可通过对D相首先读取驱动和P相首先读取驱动进行相同的驱动来执行。因此，可以简化比较器31C或比较器31D的驱动控制。

如上所述的固态摄像器件11可适用于包括例如摄像系统（比如，数码相机和数码摄像机）、具有摄像功能的手机、或是具有摄像功能的另一设备的多种电子设备。

如图18所示，摄像设备101配置为包括光学系统102、摄像器件103、信号处理电路104、监视器105和存储器106，并且能够捕捉静态图像和移动图像。

光学系统102配置为具有一个或多个透镜，并且将图像光（入射光）从对象导向摄像器件103，并在摄像器件103的光接收表面（传感器单元）上形成图像。

采用上述固态摄像器件11作为摄像器件103。在摄像器件103中，经由光学系统102根据光接收表面上形成的图像使电子累积一段时间。然后，将根据摄像器件103中累积的电子的信号提供给信号处理电路104。

信号处理电路104针对从摄像器件103中输出的像素信号进行多种信号处理。将由信号处理电路104进行信号处理而得到的图像（图像数据）提供给监视器105进行显示或提供给存储器106进行存储（记录）。

在通过这种方式配置的摄像设备101中，通过采用如上所述的固态摄像器件的配置，可以提高AD转换处理的速度。

本发明还可具有以下配置。

（1）一种比较器，其包括：

第一放大单元，其包括由一对晶体管构成的差动对，所述一对晶体管为第一晶体管和第二晶体管，所述第一放大单元对输入至所述第一晶体管和第二晶体管的各个栅极的信号差进行放大并输出；

第二放大单元，其放大从所述第一放大单元输出的信号；

第三晶体管，其将所述第一晶体管连接到电源电压；

第四晶体管，其将所述第二晶体管连接到电源电压；

第五晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第三晶体管的漏极；以及

第六晶体管，其将所述第三晶体管和所述第四晶体管的栅极的连接点连接到所述第四晶体管的漏极。

（2）根据（1）所述的比较器，

其中，并行执行用于设置所述第一放大单元和所述第二放大单元的电路中的初始电压的自动归零操作。

（3）根据（1）或（2）所述的比较器，

其中，在并行执行所述第一放大单元和所述第二放大单元的所述自动归零操作期间，且在将具有信号电平的像素信号转换为数字信号并将具有复位电平的像素信号转换为数字信号期间，将由所述第五晶体管和所述第六晶体管形成的连接切换为与所述第三晶体管的漏极的连接或与所述第四晶体管的漏极的连接之一。

（4）根据（1）或（2）所述的比较器，其进一步包括：

第一电容器，其设置在所述第一晶体管的栅极和基准信号供应单元之间，所述基准信号供应单元用于提供基准信号，所述基准信号的电压值以恒定梯度降低；

第二电容器，其设置在所述第二晶体管的栅极和像素信号配线之间，所述像素信号配线用于从像素中读出像素信号，所述像素输出具有与光电转换生成的电荷相对应的信号电平的像素信号；

第七晶体管，其将所述第一晶体管的栅极和所述第一电容器的连接点连接到所述像素信号配线；以及

第八晶体管，其将所述第二晶体管的栅极和所述第二电容器的连接点连接到所述像素信号配线。

（5）根据（4）所述的比较器，

其中，在首先从所述像素中读出具有所述信号电平的像素信号之后执行驱动以读出具有电荷被复位的复位电平的像素信号的情况下，在执行所述第一放大单元的自动归零操作时，通过使所述第七晶体管和所述第八晶体管处于导通状态，将经由所述像素信号配线提供的像素信号的电压提供给所述第一晶体管和所述第二晶体管的各个栅极。

（6）根据（1）或（2）所述的比较器，其进一步包括：

第一电容器，其设置在所述第一晶体管的栅极和基准信号供应单元之间，所述基准信号供应单元提供基准信号，所述基准信号的电压值以恒定梯度降低；

第二电容器，其设置在所述第二晶体管的栅极和像素信号配线之间，所述像素信号配线从像素中读出像素信号，所述像素输出具有与光电转换生成的电荷相对应的信号电平的像素信号；

第九晶体管，其将所述第一晶体管的栅极和所述第一电容器的连接点连接到提供预定的外部施加电压的配线；以及

第十晶体管，其将所述第二晶体管的栅极和所述第二电容器的连接点连接到提供预定的外部施加电压的配线。

（7）根据（6）所述的比较器，

其中，在首先从所述像素中读出具有所述信号电平的像素信号之后执行驱动以读出具有电荷被复位的复位电平的像素信号的情况下，在执行所述第一放大单元的自动归零操作时，通过使所述第九晶体管和所述第十晶体管处于导通状态，将所述外部施加电压提供给所述第一晶体管的所述第二晶体管的各个栅极。

（8）一种固态摄像器件，其包括：

像素，其输出具有与光电转换生成的电荷相对应的信号电平的像素信号；以及

列处理单元，在所述列处理单元中，与所述像素的列数相对应地并列排列有用于将从所述像素输出的像素信号转换为数字信号的转换单元，

其中，所述转换单元包括如（1）～（7）中的任一项所述的比较器。

（9）一种电子设备，其包括如（8）所述的固态摄像器件。

（10）一种如（1）～（7）中的任一项所述的比较器的驱动方法，所述方法包括：

并行执行用于设置所述第一放大单元和所述第二放大单元的电路中的初始电压的自动归零操作。

本领域的技术人员应理解，根据本发明所附权利要求或其等同物的保护范围内的设计要求和其它因素，本发明可具有各种修改、组合、子组合和变更。

Claims

1.一种比较器，其包括：

第二放大单元，其放大从所述第一放大单元输出的信号；

第三晶体管，其将所述第一晶体管连接到电源电压；

第四晶体管，其将所述第二晶体管连接到电源电压；

2.根据权利要求1所述的比较器，

3.根据权利要求2所述的比较器，

其中，在并行执行所述第一放大单元和所述第二放大单元的所述自动归零操作期间，且在将具有信号电平的像素信号转换为数字信号期间以及将具有复位电平的像素信号转换为数字信号期间，将由所述第五晶体管和所述第六晶体管形成的连接切换为与所述第三晶体管的漏极的连接或与所述第四晶体管的漏极的连接之一。

4.根据权利要求1或2所述的比较器，其进一步包括：

5.根据权利要求4所述的比较器，

6.根据权利要求1或2所述的比较器，其进一步包括：

7.根据权利要求6所述的比较器，

其中，在首先从所述像素中读出具有所述信号电平的像素信号之后执行驱动以读出具有电荷被复位的复位电平的像素信号的情况下，在执行所述第一放大单元的自动归零操作时，通过使所述第九晶体管和所述第十晶体管处于导通状态，将所述外部施加电压提供给所述第一晶体管和所述第二晶体管的各个栅极。

8.一种固态摄像器件，其包括：

其中，所述转换单元包括如权利要求1～7中的任一项所述的比较器。

9.一种电子设备，其包括如权利要求8所述的固态摄像器件。

10.一种如权利要求1～7中的任一项所述的比较器的驱动方法，所述方法包括：