[go: up one dir, main page]

CN104037218B - 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法 - Google Patents

一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法 Download PDF

Info

Publication number
CN104037218B
CN104037218B CN201410312189.8A CN201410312189A CN104037218B CN 104037218 B CN104037218 B CN 104037218B CN 201410312189 A CN201410312189 A CN 201410312189A CN 104037218 B CN104037218 B CN 104037218B
Authority
CN
China
Prior art keywords
algan
layer
gan
ptfe
lif
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410312189.8A
Other languages
English (en)
Other versions
CN104037218A (zh
Inventor
冯倩
董良
代波
杜锴
郑雪峰
杜鸣
张春福
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201410312189.8A priority Critical patent/CN104037218B/zh
Publication of CN104037218A publication Critical patent/CN104037218A/zh
Application granted granted Critical
Publication of CN104037218B publication Critical patent/CN104037218B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及其制作方法，从下往上依次包括衬底、GaN缓冲层、AlN隔离层、GaN沟道层、AlGaN本征层和AlGaN掺杂层，所述AlGaN掺杂层上设有源极、钝化层1、有机绝缘层PTFE、钝化层2、LiF和漏极，所述钝化层1与PTFE之间设有ITO栅电极，所述ITO栅电极向PTFE上方延伸形成栅场板结构，所述PTFE与漏极间设有钝化层2，所述钝化层2与漏极间设有LiF层，所述漏极与所述LiF层上设有Al层。本发明使用PTFE和ITO形成的偶极子层降低了2DEG的浓度提高器件的击穿电压。

Description

一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
技术领域
本发明涉及微电子技术领域，尤其是涉及一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及其制作方法。
背景技术
近年来以SiC和GaN为代表的第三带宽禁带隙半导体以其禁带宽度大、击穿电场高、热导率高、饱和电子速度大和异质结界面二维电子气浓度高等特性，使其受到广泛关注。在理论上，利用这些材料制作的高电子迁移率晶体管HEMT、发光二极管LED、激光二极管LD等器件比现有器件具有明显的优越特性，因此近些年来国内外研究者对其进行了广泛而深入的研究，并取得了令人瞩目的研究成果。
AlGaN/GaN异质结高电子迁移率晶体管HEMT在高温器件及大功率微波器件方面已显示出了得天独厚的优势，追求器件高频率、高压、高功率吸引了众多的研究。近年来，制作更高频率高压AlGaN/GaN HEMT成为关注的又一研究热点。由于AlGaN/GaN异质结生长完成后，异质结界面就存在大量二维电子气2DEG，并且其迁移率很高。在提高AlGaN/GaN异质结电子迁移率晶体管击穿电压方面，人们进行了大量的研究，发现AlGaN/GaN HEMT器件的击穿主要发生在栅靠漏端，因此要提高器件的击穿电压，必须使栅漏区域的电场重新分布，尤其是降低栅靠漏端的电场，为此，人们提出了采用场板结构的方法；在提高AlGaN/GaN异质结电子迁移率晶体管频率特性方面，使用槽栅结构，让栅电极对2DEG有更好的控制效果。
(1)场板结构具体参见Yuji Ando,Akio Wakejima,Yasuhiro Okamoto等的Novel AlGaN/GaN dual-field-plate FET with high gain,increased linearity and stability,IEDM 2005,pp.576-579,2005。在AlGaN/GaN HEMT器件中采用场板结构，可以将器件的击穿电压大幅度的提高，并且能降低栅漏 电容，提高了器件的线性度和稳定性。
(2)槽栅结构具体参见W.B.Lanford,T.Tanaka,Y.Otoki等的Recessed-gate enhancement-mode GaN HEMT with high threshold voltage，ELECTRONICS LETTERS 2005，Vol.41，No.7，2005。在AlGaN/GaN HEMT器件中采用槽栅结构能够有效的增加器件的频率特性。
发明内容
本发明为了克服上述的不足，提供了一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件及其制作方法。
本发明的技术方案如下：
一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构，从下往上依次包括衬底、GaN缓冲层、AlN隔离层、GaN沟道层、AlGaN本征层和AlGaN掺杂层，所述AlGaN掺杂层上间隔设有源极、钝化层1、有机绝缘层PTFE、钝化层2、LiF和漏极，所述钝化层1与有机绝缘层PTFE之间设有ITO栅电极，所述ITO栅电极向有机绝缘层上方延伸形成栅场板结构，所述有机绝缘层PTFE与漏极之间设有钝化层2，所述钝化层2与漏极之间淀积有LiF层，所述漏极与所述LiF层上淀积有Al金属层。
所述衬底材料为蓝宝石、碳化硅、GaN或MgO。
所述AlGaN掺杂层中Al的组分含量在0～1之间，Ga的组分含量与Al的组分含量之和为1。
所述有机绝缘层PTFE层的厚度为200nm～300nm。
所述钝化层1和2中包括Si3N4、Al2O3、HfO2和HfSiO中的一种或多种。
上述基于极化效应的高性能AlGaN/GaN HEMT高压器件结构通过以下方法制作：
(1)对外延生长的AlGaN/GaN材料进行有机清洗，用流动的去离子水清洗并放入HCl:H2O＝1:1的溶液中进行腐蚀30～60s，最后用流动的去离子水清洗并用高纯氮气吹干；
(2)对清洗干净的AlGaN/GaN材料进行光刻和干法刻蚀，形成有源区台面；
(3)对制备好台面的AlGaN/GaN材料进行光刻，形成源漏区，放入电子束蒸发台中淀积欧姆接触金属Ti/Al/Ni/Au＝20/120/45/50nm并进行剥离,最后在氮气环境中进行850℃35s的快速热退火，形成欧姆接触；
(4)对完成合金的器件进行光刻，形成有机绝缘介质PTFE淀积区域，然后放入氧等离子处理室中对AlGaN表面进行轻度氧化处理，然后放入电子束蒸发台中：反应室真空抽至4.0×10-3帕，缓慢加电压使控制PTFE蒸发速率为0.1nm/s,淀积200～300nm厚的PTFE薄膜；
(5)将淀积好PTFE介质的器件放入丙酮溶液中浸泡30-60min，进行超声剥离；
(6)对完成蒸发淀积的器件进行光刻，形成栅电极刻蚀区域，放入ICP干法刻蚀反应室中，去除刻蚀残留物；
(7)对完成刻蚀的器件进行光刻，形成栅电极以及栅场板区，放入电子束蒸发台中淀积200nm厚的ITO栅金属；
(8)将淀积好栅电极和栅场板的器件放入丙酮溶液中浸泡30～60min，进行超声剥离，形成栅场板结构；
(9)将完成栅电极制备的器件进行光刻，形成绝缘介质LiF的淀积区域，然后放入电子束反应室真空抽至4.0×10-3帕，缓慢加电压使控制LiF蒸发速率为0.5nm/s,淀积100～200nm厚的LiF薄膜；
(10)将淀积好LiF介质的器件放入丙酮溶液中浸泡30～60min，进行超声剥离；
(11)再次对完成LiF制备的器件进行光刻，形成漏场板区，放入电子束蒸发台中淀积200nm厚的Al金属；
(12)将淀积好Al金属的器件放入丙酮溶液中浸泡30～60min，进行超声剥离，形成漏场板结构；
(13)将完成的器件放入PECVD反应室淀积SiN钝化膜；
(14)将器件再次进行清洗、光刻显影，形成SiN薄膜的刻蚀区，并放入ICP干法刻蚀反应室中，将源极、漏极上面覆盖的SiN薄膜刻蚀掉；
(15)将器件进行清洗、光刻显影，并放入电子束蒸发台中淀积Ti/Au＝20/200nm的加厚电极，完成整体器件的制备。
所述步骤(6)ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，Cl2的流量为10sccm,N2的流量为10sccm，将AlGaN掺杂层刻蚀掉5～10nm，然后将器件放入HCl:H2O＝1:1溶液中处理30s。
所述步骤(13)PECVD反应室中的工艺条件为：SiH4的流量为40sccm，NH3的流量为10sccm，反应室压力为1～2Pa,射频功率为40W，淀积200nm～300nm厚的SiN钝化膜。
所述步骤(14)ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，CF4的流量为20sccm,Ar气的流量为10sccm，刻蚀时间为10min。
本发明的有益效果是：
(1)本器件使用了PTFE和ITO形成的偶极子层，降低了该区域正下方2DEG的浓度，改变了栅漏区域的电场分布，提高了器件的击穿电压；
(2)本器件使用了LiF和Al形成的偶极子层，提高了该区域正下方的2DEG浓度，减小了器件栅漏之间的导通电阻；
(3)本器件使用了槽栅结构，增加了栅电极对栅下的2DEG浓度的控制能力，提高了器件的频率特性。
(4)本器件同时采用ITO和Al分别形成栅场板和漏场板，再次改变了栅漏区域的电场分布，提高了器件的击穿电压。
附图说明
本发明将通过例子并参照附图的方式说明，其中：
图1是本发明的示意图；
图2是本发明的制作流程图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图1所示，本实施例提供了一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构，从下往上依次包括衬底、GaN缓冲层、AlN隔离层、GaN沟道层、AlGaN本征层和AlGaN掺杂层，所述AlGaN掺杂层上间隔设有源极、钝化层1、有机绝缘层PTFE、钝化层2、LiF和漏极，所述钝化层1与有机绝缘层之间设有ITO栅电极，所述ITO栅电极向有机绝缘层PTFE上方延伸形成栅场板结构，所述有机绝缘层PTFE与漏极之间设有钝化层2，所述钝化层2与漏极之间淀积有LiF层，所述漏极与所述LiF层上淀积有Al金属层，其中，所述衬底材料为蓝宝石、碳化硅、GaN或MgO，所述AlGaN掺杂层中Al的组分含量在0～1之间，Ga的组分含量与Al的组分含量之和为1，所述有机绝缘层PTFE层的厚度为200nm～300nm，所述钝化层1和2中包括Si3N4、Al2O3、HfO2和HfSiO中的一种或多种。
本具体实施在栅极附近淀积PTFE薄膜，PTFE极化后的偶极子在其上表面产生正电荷，其下表面产生负电荷，对GaN表面的2DEG产生耗尽作用，降低了栅漏局部区域的2DEG浓度，改变了电场分布，增加了器件的击穿电压；在漏极附近淀积LiF薄膜，LiF极化后的偶极子在其上表面产生负电荷，其下表面产生正电荷，对2DEG浓度产生增强作用，增加了LiF绝缘介质下方的2DEG浓度，减小了导通电阻；同时利用ITO以及Al分别形成栅场板和漏场板结构，提高了器件的击穿电压；采用槽栅结构，增加了栅极电压对2DEG的控制作用，提高了器件的频率特性。
如图2所示，本发明的制作步骤如下：
(1)对外延生长的AlGaN/GaN材料进行有机清洗，用流动的去离子水清洗并放入HCl:H2O＝1:1的溶液中进行腐蚀30～60s，最后用流动的去离子水清洗并用高纯氮气吹干；
(2)对清洗干净的AlGaN/GaN材料进行光刻和干法刻蚀，形成有源区台面；
(3)对制备好台面的AlGaN/GaN材料进行光刻，形成源漏区，放入电子束蒸发台中淀积欧姆接触金属Ti/Al/Ni/Au＝20/120/45/50nm并进行剥离，最后在氮气环境中进行850℃35s的快速热退火，形成欧姆接触；
(4)对完成合金的器件进行光刻，形成有机绝缘介质PTFE淀积区域，然后放入氧等离子处理室中对AlGaN表面进行轻度氧化处理，然后放入电子束蒸发台中：反应室真空抽至4.0×10-3帕，缓慢加电压使控制PTFE蒸发速率为0.1nm/s，淀积200～300nm厚的PTFE薄膜；
(5)将淀积好PTFE介质的器件放入丙酮溶液中浸泡30-60min，进行超声剥离；
(6)对完成蒸发淀积的器件进行光刻，形成栅电极刻蚀区域，放入ICP干法刻蚀反应室中，工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，Cl2的流量为10sccm,N2的流量为10sccm，将AlGaN掺杂层刻蚀掉5～10nm，然后将器件放入HCl:H2O＝1:1溶液中处理30s，去除刻蚀残留物；
(7)对完成刻蚀的器件进行光刻，形成栅电极以及栅场板区，放入电子束蒸发台中淀积200nm厚的ITO栅金属；
(8)将淀积好栅电极和栅场板的器件放入丙酮溶液中浸泡30～60min，进行超声剥离，形成栅场板结构；
(9)将完成栅电极制备的器件进行光刻，形成绝缘介质LiF的淀积区域，然后放入电子束反应室真空抽至4.0×10-3帕，缓慢加电压使控制LiF蒸发速率为0.5nm/s,淀积100～200nm厚的LiF薄膜；
(10)将淀积好LiF介质的器件放入丙酮溶液中浸泡30～60min，进行超声剥离；
(11)再次对完成LiF制备的器件进行光刻，形成漏场板区，放入电子束蒸发台中淀积200nm厚的Al金属；
(12)将淀积好Al金属的器件放入丙酮溶液中浸泡30～60min，进行超声剥离，形成漏场板结构；
(13)将完成的器件放入PECVD反应室淀积SiN钝化膜，SiH4的流量为 40sccm，NH3的流量为10sccm，反应室压力为1～2Pa，射频功率为40W，淀积200nm～300nm厚的SiN钝化膜；
(14)将器件再次进行清洗、光刻显影，形成SiN薄膜的刻蚀区，并放入ICP干法刻蚀反应室中，工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，CF4的流量为20sccm,Ar气的流量为10sccm，刻蚀时间为10min，将源极、漏极上面覆盖的SiN薄膜刻蚀掉；
(15)将器件进行清洗、光刻显影，并放入电子束蒸发台中淀积Ti/Au＝20/200nm的加厚电极，完成整体器件的制备。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构，其特征在于，从下往上依次包括衬底、GaN缓冲层、AlN隔离层、GaN沟道层、AlGaN本征层和AlGaN掺杂层，所述AlGaN掺杂层上设有源极、钝化层1、有机绝缘层PTFE、钝化层2、LiF和漏极，所述钝化层1与有机绝缘层PTFE之间设有ITO栅电极，所述ITO栅电极向有机绝缘层上方延伸形成栅场板结构，所述有机绝缘层与漏极之间设有钝化层2，所述钝化层2与漏极之间淀积有LiF层，所述漏极与所述LiF层上淀积有Al金属层。
2.根据权利要求1所述的基于极化效应的高性能AlGaN/GaN HEMT高压器件结构，其特征在于，所述衬底材料为蓝宝石、碳化硅、GaN或MgO。
3.根据权利要求1所述的基于极化效应的高性能AlGaN/GaN HEMT高压器件结构，其特征在于，所述AlGaN掺杂层中Al的组分含量在0～1之间，Ga的组分含量与Al的组分含量之和为1。
4.根据权利要求1所述的基于极化效应的高性能AlGaN/GaN HEMT高压器件结构，其特征在于，所述有机绝缘层PTFE的厚度为200nm～300nm。
5.根据权利要求1所述的基于极化效应的高性能AlGaN/GaN HEMT高压器件结构，其特征在于，所述钝化层1和2中包括Si3N4、Al2O3、HfO2和HfSiO中的一种或多种。
6.一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构的制作方法，其特征在于，包括如下步骤：
(1)对外延生长的AlGaN/GaN材料进行有机清洗，用流动的去离子水清洗并放入HCl:H2O＝1:1的溶液中进行腐蚀30～60s，最后用流动的去离子水清洗并用高纯氮气吹干；
(2)对清洗干净的AlGaN/GaN材料进行光刻和干法刻蚀，形成有源区台面；
(3)对制备好台面的AlGaN/GaN材料进行光刻，形成源漏区，放入电子束蒸发台中淀积欧姆接触金属Ti/Al/Ni/Au＝20/120/45/50nm并进行剥离,最后在氮气环境中进行850℃35s的快速热退火，形成欧姆接触；
(4)对完成合金的器件进行光刻，形成有机绝缘介质PTFE淀积区域，然后放入氧等离子处理室中对AlGaN表面进行轻度氧化处理，然后放入电子束蒸发台中：反应室真空抽至4.0×10-3帕，缓慢加电压使控制PTFE蒸发速率为0.1nm/s,淀积200～300nm厚的PTFE薄膜；
(5)将淀积好PTFE介质的器件放入丙酮溶液中浸泡30-60min，进行超声剥离；
(6)对完成蒸发淀积的器件进行光刻，形成栅电极刻蚀区域，放入ICP干法刻蚀反应室中，去除刻蚀残留物；
(7)对完成刻蚀的器件进行光刻，形成栅电极以及栅场板区，放入电子束蒸发台中淀积200nm厚的ITO栅金属；
(8)将淀积好栅电极和栅场板的器件放入丙酮溶液中浸泡30～60min，进行超声剥离，形成栅场板结构；
(9)将完成栅电极制备的器件进行光刻，形成绝缘介质LiF的淀积区域，然后放入电子束反应室真空抽至4.0×10-3帕，缓慢加电压使控制LiF蒸发速率为0.5nm/s,淀积100～200nm厚的LiF薄膜；
(10)将淀积好LiF介质的器件放入丙酮溶液中浸泡30～60min，进行超声剥离；
(11)再次对完成LiF制备的器件进行光刻，形成漏场板区，放入电子束蒸发台中淀积200nm厚的Al金属；
(12)将淀积好Al金属的器件放入丙酮溶液中浸泡30～60min，进行超声剥离，形成漏场板结构；
(13)将完成的器件放入PECVD反应室淀积SiN钝化膜；
(14)将器件再次进行清洗、光刻显影，形成SiN薄膜的刻蚀区，并放入ICP干法刻蚀反应室中，将源极、漏极上面覆盖的SiN薄膜刻蚀掉；
(15)将器件进行清洗、光刻显影，并放入电子束蒸发台中淀积Ti/Au＝20/200nm的加厚电极，完成整体器件的制备。
7.根据权利要求6所述的基于极化效应的高性能AlGaN/GaN HEMT高压器件结构的制作方法，其特征在于，所述步骤(6)ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，Cl2的流量为10sccm,N2的流量为10sccm，将AlGaN掺杂层刻蚀掉5～10nm，然后将器件放入HCl:H2O＝1:1溶液中处理30s。
8.根据权利要求6所述的基于极化效应的高性能AlGaN/GaN HEMT高压器件结构的制作方法，其特征在于，所述步骤(13)PECVD反应室中的工艺条件为：SiH4的流量为40sccm，NH3的流量为10sccm，反应室压力为1～2Pa,射频功率为40W，淀积200nm～300nm厚的SiN钝化膜。
9.根据权利要求6所述的基于极化效应的高性能AlGaN/GaN HEMT高压器件结构的制作方法，其特征在于，所述步骤(14)ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，CF4的流量为20sccm,Ar气的流量为10sccm，刻蚀时间为10min。
CN201410312189.8A 2014-07-02 2014-07-02 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法 Expired - Fee Related CN104037218B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410312189.8A CN104037218B (zh) 2014-07-02 2014-07-02 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410312189.8A CN104037218B (zh) 2014-07-02 2014-07-02 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法

Publications (2)

Publication Number Publication Date
CN104037218A CN104037218A (zh) 2014-09-10
CN104037218B true CN104037218B (zh) 2016-09-28

Family

ID=51467922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410312189.8A Expired - Fee Related CN104037218B (zh) 2014-07-02 2014-07-02 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法

Country Status (1)

Country Link
CN (1) CN104037218B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355659A (zh) * 2015-11-06 2016-02-24 西安电子科技大学 槽栅AlGaN/GaN HEMT器件结构及制作方法
CN105448964A (zh) * 2015-11-23 2016-03-30 西安电子科技大学 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法
CN105448975A (zh) * 2015-12-03 2016-03-30 西安电子科技大学 复合阶梯场板槽栅hemt高压器件及其制作方法
US10680092B2 (en) * 2018-10-01 2020-06-09 Semiconductor Components Industries, Llc Electronic device including a transistor with a non-uniform 2DEG
CN111354782A (zh) * 2018-12-21 2020-06-30 广东美的白色家电技术创新中心有限公司 一种基于MgZnO/ZnO的高电子迁移率晶体管及其制备方法
CN112466928B (zh) * 2020-12-15 2021-11-30 南京工业职业技术大学 一种同时优化击穿特性和反向特性的GaN HEMT器件及其制作工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541817B2 (en) * 2009-11-06 2013-09-24 Nitek, Inc. Multilayer barrier III-nitride transistor for high voltage electronics
JP5304134B2 (ja) * 2008-09-24 2013-10-02 三菱電機株式会社 窒化物半導体装置およびその製造方法
CN103839996A (zh) * 2014-01-22 2014-06-04 西安电子科技大学 基于复合漏极的槽栅高压器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5304134B2 (ja) * 2008-09-24 2013-10-02 三菱電機株式会社 窒化物半導体装置およびその製造方法
US8541817B2 (en) * 2009-11-06 2013-09-24 Nitek, Inc. Multilayer barrier III-nitride transistor for high voltage electronics
CN103839996A (zh) * 2014-01-22 2014-06-04 西安电子科技大学 基于复合漏极的槽栅高压器件及其制作方法

Also Published As

Publication number Publication date
CN104037218A (zh) 2014-09-10

Similar Documents

Publication Publication Date Title
CN112968059B (zh) 一种新型增强型GaN HEMT器件结构
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN104037221B (zh) 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法
CN105355659A (zh) 槽栅AlGaN/GaN HEMT器件结构及制作方法
CN105448975A (zh) 复合阶梯场板槽栅hemt高压器件及其制作方法
CN105448964A (zh) 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法
CN103745992A (zh) 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法
CN103745990A (zh) 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法
CN104064595B (zh) 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法
CN104037217B (zh) 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法
CN104037215B (zh) 一种基于聚合物的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN104037222B (zh) 一种基于有机聚合物极化效应的高压槽栅AlGaN/GaN HEMT器件结构及制作方法
CN103794643B (zh) 一种基于槽栅高压器件及其制作方法
CN103762234A (zh) 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法
CN104037216B (zh) 一种基于偶极层的高压AlGaN/GaN MISHEMT器件结构及其制作方法
CN103779398B (zh) 带源场板槽栅AIGaN/GaN HEMT器件结构及其制作方法
CN104037220B (zh) 一种基于偶极子层浮栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN103839996B (zh) 基于复合漏极的槽栅高压器件及其制作方法
CN103779411B (zh) 基于超结槽栅的高压器件及其制作方法
CN103745993B (zh) 基于超结的AlGaN/GaN MISHEMT高压器件及其制作方法
CN103779410B (zh) 基于超结漏场板的槽栅高压器件及其制作方法
CN104037219B (zh) 一种基于栅结构的增强型AlGaN/GaN HEMT器件结构及其制作方法
CN104051521B (zh) 一种基于有机介质的高性能AlGaN/GaN HEMT开关器件结构及其制作方法
CN104347700A (zh) 一种GaN基凹栅增强型HEMT器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160928

Termination date: 20210702