CN1040116A - 垂直双极晶体管 - Google Patents

Abstract

压缩式垂直双极晶体管结构消除了标准对称基极接触一侧和收集极接触穿透要求，它包括：收集极层，置于收集极层上的基极层，置于基极层上的发射极层，第一侧壁绝缘层邻接并与发射极，基极层及至少收集极层的一部分的一侧相接触；第二侧壁绝缘层邻接并与发射极层和至少是基极的一部分的另一侧相接触，基极接触延展层由与基极层相同导电型的掺杂半导体材料形成，还有在基极接触延展层表面上的基极接触内连接，与收集极接触的延展层。

Description

本发明涉及双极晶体管，更特别地涉及先进垂直的双极晶体管结构和工艺。

双极电路设计的基本目标是降低电路功率消耗而且同时，增加运转的速度。降低功耗的一个办法是利用BIFET（双极和场效应晶体管）电路。因此，理想的是任何双极工艺FET的工艺是相匹配的从而BIFET（bipolar    and    FET）的片结构能被实现。所以，这些设计的目标必须以经济的晶体管制造工艺来实现。

如权利要求所述的本发明打算提供一双极晶体管，该晶体管提供增加运转速度。由本发明所给出的有利点是消除了用于次收集极的透过接触的必要。本发明的进一步的优点是晶体管的整个宽度是通过消除用于标准基极接触所谓而降低，该基极接触通常是布设在发射极和收集极的接触之间的。本发明的附加的优点利用非常窄的发射极，有效地使减少与本征基极电阻有关的问题以及降低发射极-基极电容。更进一步，能用于实现本发明的晶体管的设计的工艺是相对地简单并与FET工艺相匹配。

简要地，本发明是一双极晶体管，包括：

-收集极层;

-布设在收集极层上的基极层。

-布设在基极层上的发射极层。

-第一侧壁绝缘层布设到接近于并与发射极层，基极层，和至少是收集极层的一部分的一侧相接触;

-第二侧壁绝缘层布设到接近于并与发射极层和至少是基极层的一部分的另一个侧面相接触;

-基极接触延展层是由如基极层有相同导电类型的重掺杂半导体材料所形成的，上述基极接触延展层是与从基极层另一侧横向扩展相接触的;

-基极接触中间连结是布设在基极接触延展层的表面上;

-收集极接触延展层是由如收集极层相同导体类型的掺杂半导体材料所形成的，同收集极接触延展层是与收集极层相接触并从或低于其一侧作横向扩展;以及

-收集极接触中间连结是布设在收集极接触延展层的表面且从发射极层通过仅仅一个或更多绝缘层相隔离。

在最佳实施例中，基极接触延展层是与基极层横向接触，而收集极接触延展层是与收集极层的底表面相接触的。

因此，最好是收集极接触延展层的顶表面是在基极接触延展层和顶表面的下面。最后，最好是基极接触延展层的底表面是在收集极接触延展层的顶表面的上面。

在本发明的另一个实施例中，最好是发射极层的宽度处于1μ。

本发明进而包括用于制备目前双极晶体管的最好的方法，该方法包括：

获得的结构包括收集极层，一布设在收集极层上的基极层，一布设在基极层上的发射极层，布设在发射极层顶表面的第一部分上的绝缘材料层中不要布设到第二部分的台阶，以及至少布设在发射极层的顶表面的第二部分以下的区域里的收集极下面的次收集极;

形成绝缘材料的侧壁隔层以靠住在绝缘材料层中几乎是垂直的台阶边介从而复盖住发射极层的上表面的第三部分，该第三部分小于第二部分;

移去发射极层和至少是接近于侧壁隔离的第一体块内的基极层的一部分。

移去绝缘层台阶。

移去发射极层及被移走的台阶下的第二体块中基极层的一部分以暴露出基极层且给出基极接触表面，以及也移去第一体块里附加的材料为了暴露出收集极接触表面，该表面是相对低于基极接触表面的;

移去侧壁隔层;

在第一体块中同时形成邻接并与发射极层，基极层的一侧及至少上述收集极层的一部分相接触的第一绝缘侧壁，并触及收集极接触表面和在第二体块中相邻近并与发射极层及至少是基极层的一部分的另一侧相接触的第二绝缘侧壁，并触及基极接触表面;以及

在暴露出的收集极接触表面的顶面上的形成收集极接触内，连结以及在暴露出的基极接触表面的顶面上形成的基极接触内连结。

图1是本发明工艺在起始时部分中的半导体衬底的示意图。

图2是一个台阶在其上布设以后的半导体衬底的示意图。

图3是在相邻近于台阶处布设一个隔离层以后的衬底的示意图。

图4是进行腐蚀和离子注入步骤以后的半导体衬底的示意图。

图5是台阶移去以后及进行第二次腐蚀过程以后的半导体衬底示意图。

图6是侧壁绝缘层形成以后半导体衬底的示意图。

图7是邻近于基极层的P+区域形成以后的半导体衬底的示意图。

图8是由本发明工艺所形成的晶体管的示意图。

图9是根据本工艺所形成的晶体管的顶视图。

图10A是在完成工艺中以防止低E-C穿透的步骤以后的器件结构的示意图。

图10B是在完成工艺中的以防止晶体管中的低E-C穿透的第二步骤以后的器件结构的示意图。

图10C是在完成工艺中以防止晶体管中低E-C穿透的第三步骤以后的器件结构的示意图。

为方便起见，本发明从NPN晶体管的结构的内容加以阐明。很清楚对于技术上熟练的人本发明不限于该特殊的结构，而可以取包括PNP晶体管结构的其他结构的变化。因此，本发明不局限于如图所示的特有的尺寸和比例。本发明可以用一些包括Si和GaAs在内的不同的半导体材料来实现。

参看图8，本发明示出了双极型晶体管结构10。该晶体管包括收集极层12，布设在收集极层12上的基极层14和布设在基极层14上的发射极层16。晶体管结构进而包括布设相邻近并与发射极层16，基极层14和至少是收集极12的一小部分的一侧相接触的侧壁绝缘层18。该结构进而包括布设相邻近并与发射极层16和至少是基极层14的一小部分的另一侧相接触的第二侧壁绝缘层20。注意到，在图8所示的实施例中，该发射极层的另一侧通常是与布设第一侧壁绝缘层18那里的发射极层的一侧相对的侧面。晶体管结构进而包括基极接触延展层22，它是由如基极层14相同导电类型的重掺杂半导体材料所形成的，与其相接触并从基极层14的另一侧横向延伸。基极接触内连接24布设在基极接触延展层22的顶面62上，通过仅一个或更多的绝缘层与发射极层相隔离。结构进而包括收集极接触延伸层26，它是由与收集极12相同导电类型的重掺杂半导体材料所形成，收集极接触延展层26是与收集极层相接触且从或在其下一侧横向延伸。可看到，在图8所示的实施例中的该收集极接触延展层26事实上是与收集极层12的底面相接触并横向延伸到晶体管结构的左边。最后，收集极接触内连接29是布设在接触表面64上的收集极接触延展层26上，仅由一个或更多个绝缘层与发射极层相隔离。

应该注意，在最佳实施例中，收集极接触延伸层26包含一第一部分28，它是一次收集极层，直接布设在收集极层12下面并之之相接触并具有第一掺杂浓度，以及第二部分30具有一掺杂浓度它是大于第一掺杂浓度并直接布设在体块的收集极接触延展层的表面64以下，它是延伸到收集极层12的一侧。

由演示的方法，但不受其限制，在图8所示的实施例中使用掺杂到N浓度的收集极层12，掺杂到P浓度的基极层14，掺杂到N+浓度的发射极层，掺杂到P+浓度的基极接触延展层22，以及掺杂到N+浓度的在其上具有第一部分28（次收集极层）的收集极接触延展层26以及在其上掺杂到N++浓度的第二部分30。

通过举例，如图8所示的本双极晶体管结构可以在P+衬底32上用在其上生长P-处延层34而形成。利用一些形式的绝缘物部分36和38的隔离方案已示于图以给出双极晶体管10与其他片部件相隔离。在图8的实施例中，基极绝缘部分36和38可以简单地通过SiO₂的体块面形成。

通过消除正常情况下位于发射极和收集极接触之间的内部基极接触，上述双极型晶体管结构大大地降低了整个晶体管的宽度。该被降低了晶体管宽度显著地增加了能集成在一个片子上的有源器件的数目。

用于制造晶体管结构的图8的最佳工艺将参看图1-7加以说明首先参看图1，工艺开始是用P+衬底32，在其上生长P-外延层32。为得到P-外延层生长的所要求的步骤在技术是已知的而且参考可以由S.M.SZE，Chap.2，Willey    and    Sons的VLSI    Technology给出。

某些形式的隔离方案可在工艺中该点上方便地进行。例举说，该隔离方案可包括氧化物型隔离的全开槽（recessed），更通常的半氧化物型开槽（Semi-ROX）隔离，某些类型的沟道隔离，或利用可用的绝缘材料的另外的不同隔离结构的变化。为简单说明本发明，图1示出了全开槽氧化物隔离方案。全开槽氧化物在图1中是由区域36和38来表示的。

在形成隔离方案体块以后，实际上包括收集极区域12（在图1中未示出）的体块40是在P-外延展34上形成的。该区域40是用对该互用适当的掺杂剂掺杂到理想的浓度而形成的。对于NPN晶体管的本实施例，区域40是用如磷这样的N型掺杂剂掺杂到1×10¹⁷每立方厘米这样的浓度。为得到区域40可以利用包括离子注入的多种掺杂方法。注入的浓度是根据设计考虑而且典型上是在量级为6000

。

在N-区域40形成以后，将成为基极层的区域14必须是在其上形成。由例举，可利用P型离子注入形成浓度约为2000

的P掺杂区域14。

要形成的下一个区域是完成发射极层16，该层16可以由既是用附加的N+掺杂步骤，或是在其上沉积附加的N+掺杂层步骤形成。在本实施例中，多晶硅的N+掺杂层是沉积在片子上以形成发射极层16。用于该发射极层16的厚度是量级为1500 。

在最佳实施例中，理想情况是其有非常窄宽度的发射极。窄宽度发射极是有利的，因为它大大地降低了发射极和基极之间容抗的面积部分而没有过多严重地增加结构的阻抗。在这一方面，大多数电源流过发射极和基极的区域的边沿，其中心区域对器件运转仅仅贡献极少量的电源。因此，降低发射极密度是不影响电源的流动而大大地减少了器件的容抗。事实上，窄发射极结构利用的事实是典型的发射极-基极二极管结只是在接近基极接触的区域才打开。以提供降低器件容抗的设计。

为了得到该窄宽度发射极层16，可用使用各种不同的技术。在最佳实施例中，可用称之为侧壁成象传递技术（Sidewall    imagetransfer）该技术详细地在美国专利№.4，648，937中有说明。

参看图2，侧壁成象传递技术可用绝缘材料，例如有机材料的首先形成的台阶42来实现，那是在发射极层16的顶表面的第一部分44而不是在其第二部分46上。台阶42可利用标准的光刻蚀技术形成。台阶的厚度典型的是在量级为2.0μ。

在工艺中的该处，在器件中的发射极层16的顶面的第二部分46以下的区域可形成次收集极区28。举例，是通过用相对高能离子注入以形成次收集极层28，从而使该次收集极的形成得以实现。由举例，可使用能量的量级为700Kev的磷离子进行离子注入。应注意到次收集极区域在工艺中的形成是利用某种沉积形成或在更早些的工艺点上用掺杂步骤。本发明不局限于特定的方法或定时。在此次收集极层形成在器件中。注意因为台阶42的厚度的量级是在22.0μ，没有磷离子渗透到台阶42以下的硅区域中。离子注入的能量是足够的低以维持在次收集极层28和基极层14间的N掺杂层12。注意，利用高斯分布（Gaussian    distribution）信息的标准LSS统计分析对于不同的晶体管结构可计算出适当的剂量。

现参看图3，形成本双极晶体管结构的下一步是形成与台阶42的侧壁相靠着的绝缘材料的侧壁隔离层48，从而覆盖住发射极层16的顶面的第三部分50，这里的第三部分50在面积上是小于第二部分46的。例如，该侧壁隔离层可用例如SiO₂或Si₃N₄的绝缘材料的某些形式的一层覆盖图2的结构而实现，SiO₂或Si₃N₄层的厚度的量级为5000

。覆盖可利用例如等离子沉积。如果利用有机材料形成台阶42，那么应注意用于绝缘层的该沉积的最高温度是应有限制的。关于这点。注意SiO₂Si₃N₄的最佳适应性是当温度小于300℃时获得。已发现这样的温度不会有害地影响台阶42的有机材料。

等离子沉积绝缘层的定向干燥刻蚀（RIE）被用于移走即绝缘层的水平部分而留下与台阶材料42的边缘相靠着的沉积隔离层48隔离层48的水平宽度主要是取决于绝缘层的沉积的厚度，系统的适应性以及所利用刻蚀介质的方向性。在该结构中，最佳刻蚀应选取多晶硅。举例，CF₄+H₂的混合物可用作为刻蚀气体。所形成的隔离层48具有的宽度在量级上为5000

。

本发明的形成晶管结构的下一步骤是在图4中演示出且包括移走发射极层16和至少是在第一体块直接邻近于侧壁隔离层48的基极层14的微小部分。该移去步骤通常是由多晶硅层16的选择刻蚀来实现。可用的典型的选择刻蚀介质是氟里昂11+N₂+O₂或氟里昂11+空气。利用这种刻蚀介质，隔离层将仅最小量被刻蚀掉并保持园滑。注意多晶硅层16的标准过分刻蚀到P基极层14不会有害地值响器件结构。

所希望的是提高次收集极区域28的浓度，这里它可从隔离层区48下延伸出来。增加浓度的目的是降低到该区域的接触电阻抗。增加浓度可通过离子注入到邻近隔离层48区域方便地实现（图4中由箭头52所表示）。举例，可利用磷离子注入其能量的量级为200Kev以使增加邻近于侧壁隔离层的区域30中的掺杂浓度达到N++的浓度。典型地，在区域30中所提高的浓度在范围上将是1×10²⁰每立米厘米。

在工艺中的此处理想情况是移走台阶42。可利用各种不同的工艺来移走台阶42。这取决于台阶的材料，例如，对于有机材料的台阶，可简单地通过氧等离子体的灰化的移走台阶。所形成的结构如图5所示。

在移走台阶42以后，希望要做的是移走发射极层和在被移走台阶42下面的第二体块中的基极层的一部分，为了能暴露出基极层114并给出基极接触表面62。该发射极层移走可简单地通过公式化的刻蚀步骤以移去用于发射极的特定的材料来实现。在本例中，在台阶下面的多晶硅层16可利用气体混合物SF₆+Cl₂或Fr₁₁O₂+N₂反应的离子刻蚀。在最佳实施例工艺中在该刻蚀步骤中，侧壁隔离48的另外一侧的硅表面继续暴露，因此，活性的离子刻蚀气体工作以刻蚀该硅直到注入N++区域30。在工艺中该处所形成的结构示于图5中。可看出N++区域30的顶面64现在是暴露的。而且可以看出隔离层48的另一侧上的P区域14在表面62处被暴露。

现参看图6，在工艺中的下一步是移走侧壁隔离层48。最好是利用可选择性的公式化的刻蚀以仅仅选择侧壁隔离材料。在本例的实施方案中，对于SiO₂能用HF刻蚀，或对于Si₃N₄能用热H₃PO₄刻蚀。在本举例中，HF刻蚀混合物被用来移走SiO₂侧壁隔离层48。应注意等离子体产生的SiO₂能比热生长SiO₂或沉积的及在更高温下压实的LPCVD法的SiO₂刻蚀得更快，因此等离子沉积隔离层48的移走不能让隔离区域36和38薄到任何危险的程度。注意如果使用Si₃N₄，建议的H₂NO₃刻蚀不能损害SiO₂，如果在该面积中有任何敏感性，用于该刻蚀的温度要降低到避免刻蚀N+多晶硅。

在工艺中的该处，很方便地确定出小薄的发射极长度。有各种不同的方法可以用来确定发射极的长度。例如，光致抗蚀可应用在发射极上而且利用多晶硅的选择性活性离子刻蚀以移走多晶硅16的断面在这里切割多晶硅的线是理想的要求有这一步是因为侧壁成象传递的固有的性能。关于这方面，侧壁成象传递工艺典型地是在围绕着的特点定的台阶的封闭形状中形成侧壁，从而，全部微米宽度的侧壁线是封闭形状中形成的。为了移走封闭形状的那些部分该部分对于器件结构是不希望有的，必须利用光致抗蚀。所形成的发射极线条长度

长度量级可在1.0μ或更小。

在工艺中的该处，理想的是最好同时形成一组绝缘侧壁以绝缘发射极，基极，以及慎露出收集极的侧面。现参看图6，在第一体块相邻近并与发射极层16，基极层14，以及至少收集极层12的微小部分及触及收集极接触表面64的一个例面相接触而形成第一绝缘侧壁18。同时，在第二体块相邻近且与发射极层16，和至少是基极层14的微小部分，和触及基极接触表面62的另一个侧面相接触而形成第二绝缘侧壁20。在最佳实施例中，这些绝缘侧壁18和20可以简单地用约2000 厚度的沉积氧化物（等离子体SiO₂或TEOS）通过覆盖结构而形成。例如，可利用活性离子刻蚀气体混合物CF₄+H₂的定向刻蚀以在发射极16的侧面上形成隔离层，该隔离层提供对于器件垂直边缘的绝缘。注意到在发射极另一侧上接触表面高度上的不齐是不会有害地影响隔离层的形成。

浅的P+型注入被用于提高基极接触延展层72中的P型掺杂浓度。离子注入的能量选择得使它不能渗透N+多晶硅发射层16而且离子剂量设计得使它既不能补偿N+发射极多晶硅也不能补偿在收集极接触延展层26中的N++掺杂区域30，但将有效地提高用于接触目的的非本征的基极的掺杂程度。举例，可使用的注入离子BF₂能量为40Kev，其剂量为每平方厘米8×10¹⁴该离子注入步骤的结果是P+层74，如图7所示。可进行快速热退火以激活P+掺杂剂（使掺杂原子以导引出空穴）而没有任何相当大结运动从而形成基极接触延展层22。

为了形成适当的器件接触内连接，在收集极，发射极和基极接触表面一般形成硅化物。举例，Ti或某些其他硅化物形成的金属可在接触表面上沉积和与暴露的硅起反应以提供对收集极，发射极和基极接触表面上的自对准（Self-aligned）硅化物。然后非起反应的金属被选择性地移走，而留下硅化物。众所周知的工艺可用来与这些自对准的硅化物接触层形成接触内连接。

通过收集极接触延展层26（28或30）所形成的器件可具有到收集极层12的接触。通过基极接触延展层22可得到对基极层14的接触，当线条是被带在隔离区时，通过直接接触则多晶硅线条形成的发射极可以得到对发射极16的接触。该接触结构的顶视是示于图9，发射极多晶硅线条16是示于图的中心。用于收集极接触延展层26的N++表面64是示于亚微米发射极16的左边。同样，对于基极接触延展层22的P+区域的顶面62是示于亚微米发射极线条16的右边。用于收集极的接触孔被命名为80，用于发射极的接触孔被命名为82，用于基极的接触孔被命名为84。

注意在某些例子中通过在基极层14的边界上所形成的寄生垂直FET器件有可能从发射极层16到收集极层12产生漏电。如果邻近于基极的侧壁颠倒过来可形成寄生的FET器件。特别地，这种颠倒可因基极层14的低的掺杂程度以及呈现在基极层14边缘上的增加表面态的程度而引起的。这两种因素都趋于降低于用于电荷在其断面上漏电的阈值电压。这样，基极侧壁表面可颠倒可引起从发射极16到收集极12的低电流通道。换句话说，有一个E-C穿透。为了避免该种颠倒和漏电或穿透问题，如图8所示的侧壁隔离层18和20能是一掺杂的隔离层为了防止邻近于垂直基极边缘的颠倒。例如，侧壁隔离层18和20可由硼硅酸盐玻璃来形成。在隔离层18和20布放好以后，可使用低温度量级为800℃以驱使硼从隔离层进入到基极14的硅垂直边缘上。这种硼的驱入到基极垂直边缘有效地提高了在边缘上的基极掺杂，该边缘是接触到氧化隔离层上，从而防止其中的颠倒。然而，用在硼硅酸盐玻璃中的硼的数量不能足够地引起既对收集极12又对发射极16的垂直侧壁边缘上的补偿。最佳硼硅酸盐玻璃浓度是4%。

在如图4所示的N++注入步骤之前所使用的另一种方法是如图10A所演示的而被实现。如图10A-P+型注入90是直接在表面60下面的体块上形成。该P+型注入可用硼离子浓度为1×10¹⁴每平方厘米下实现。该P+注入后紧接着是形成一附加的隔离层92，这是为了加宽早已存在的隔离层48。该附加隔离层92的形成可由沉积理想的隔离层材料的厚度，例如1000

来实现，然后直接刻蚀沉积层使仅留下垂直隔离层92。当接着的N++注入步骤如图4所示完成以形成高掺杂区30，而在图5中的基极区62上的多晶硅发射极层16被刻蚀掉，除了直接沉积在附加隔离层92以下的P+掺杂区94外。P+掺杂区90将被去除。沉积在邻近于基极层14的垂直边界的该附加P+掺杂区94将禁止该基极层的垂直壁的颠倒。与早先存在的隔离层48一起附加隔片92被移去。

本发明的构造和工艺生产出的器器件结构大大地提高了在所给衬底上形成的晶体管的数目。特别地，本结构避免使用在发射极的两侧中的任一侧上的标准对称的基极接触，以及也避免利用对次收集极的标准穿透接触（reach-thru    contact）。在该结构的一个实施例中，基极接触延展层比收集极接触延展层在更高的水平上。

由本发明所形成的构造有高的性能。描述过的工艺有利地使用侧壁成象传递以形成量级为0.4μ或更小的非常窄的发射极。这些窄发射极导致高的性能特性。因为，由于减少了基极的面积，这些窄发射极降低了基极阻抗和减少寄生器容抗，从而性能增加到量级为40千兆赫或更高。

有关本发明的附带点是用于器件结构的工艺与其他先进双极构造相比较是相对地简单。例如，没有透过构造。而且，在本结构中，对于次收集极不要有高温驱进步骤。最后，在本发明的实施例中，其中的次收集极是注入的，在次收集极形成好后，不要求有外延生长。该制造方法是与FET型工艺相匹配的。

虽然用参考最佳实施例，将本发明已经特定地加以说明和示出，但应明白，对那些在技术上熟练的人来说，上述内容积和其他形式上的变化及详细做法可包括在其中而不脱离本发明的范围和精神。

Claims (21)

1、一垂直双极晶体管，其特征在于：

一个半导体材料的次收集极层：

以具有第一导电型的掺杂剂掺杂半导体材料的收集极层，上述收集极层是布设在上述次收集极层之上：

以具有第二导电型的掺杂剂掺杂的半导体材料的基极层，上述基极层是布设在上述收集极层之上：

一半导体材料的发射极层是布设在上述基极层之上：

用具有上述第二导电型的掺杂剂对第一层半导体材料进行掺杂及掺杂浓度大于上述基极掺杂浓度，上述第一层接触布设在与上述基极层的一侧相接触，而其上的顶面是在上述发射极层的底面之下，但在上述收集极层顶面之上：

一第一侧壁绝缘层是横向地布设接近于并与上述发射极相接触，且在与半导体材料的上述第一层相同的一侧：

基极接触内连接是布设在上述第一层的上述顶面上，且仅由一或更多的绝缘层与上述发射极层相隔离：

用具有上述第一导电型(例如至少是N+或P+掺杂的掺杂剂对第二层半导体材料进行重掺杂，上述第二层是布设与之相接触且横向接近于上述次收集极层且在上述发射极的另外一侧而不是第一层半导体材料一侧，但其顶面是在上述收集极层的顶面之下：以及

第二侧壁绝缘层是横向地布设接近于并与上述发射极层，上述基极层和至少是上述收集极层的微小部分相接触，并在上述发射极层的而不是上述第一层上述另一侧：以及

收集极接触内连接布设在上述第二层的上述顶面上且仅由一层或更多的绝缘层与上述发射极层相隔离。

2、如权利要求1所确定的一垂直双极晶体管，其特征在于：上述第二侧壁绝缘层向下延伸从而其尾端底部是在上述第二层半导体材料的上述顶面上。

3、如权利要求2所确定的一垂直双极晶体管，其特征在于;上述第一侧壁绝缘层向下延伸从而其尾端底部是在上述第一层半导体材料的上述顶面上。

4、如权利要求3所确定的一垂直双极晶体管其特征在于，上述第一和第二侧壁绝缘层是布设在与上述发射极层相对的一侧。

5、如权利要求1所确定的一垂直双极晶体管其特征在于：有一个发射极接触内连接是布设在上述发射极层上而仅由一层或更多绝缘层使其与上述收集极接触层相隔离。

6、如权利要求1所确定的一垂直双极晶体管，其特征在于：其中上述发射极层有小于1μ的宽度。

7、如权利要求1所确定的一垂直双极晶体管，其特征在于;上述次收集极层是掺杂到至少N+浓度，上述收集极层是掺杂到N浓度上述基极层是掺杂到P浓度，上述发射极层是掺杂到N+浓度，上述第一层是掺杂到P+浓度。以及上述第二层是掺杂到N++浓度。

8、根据权利要求1所确定的一垂直双极晶体管其特征是，上述第一层的顶面是在上述第二层的顶面之上。

9、一双极晶体管，其特征是：

掺杂半导体材料的收集极层;

布设在上述收集极层上的掺杂半导体材料的基极层;

一布设在上述基极层上的掺杂半导体材料的发射极层;

第一侧壁绝缘层布设在接近于并与上述发射极层，上述发射极层，和至少是上述收集极层的微小部分的一侧相接触;

第二侧壁绝缘层布设在接近于并与上述发射极层和至少是上述基极层的微小部分的另一侧相接触;

由与上述基极层相同导电型的掺杂半导体材料形成的基极接触延展层与之相接触并从上述基极层的上述另一侧横向延伸;

基极接触内连接布设在上述基极接触延展层表面上，并与上述发射极层由仅一层或更多绝缘层相隔离;

由同上述收集极层相同导电型的重掺杂半导体材料所形成的收集极接触延伸层，作为上述收集极层，上述收集极接触延展层以其体块与上述收集极层相接触并横向延伸到其上述的一侧，以及

收集极接触内连接布设在上述收集极接触延展层的表面上和布设在邻近于并由仅一层或更多绝缘层与上述发射极层相隔离。

10、如权利要求9所确定的双极晶体管，其特征在于，上述收集极接触延展层的顶面是在上述基极接触延展层的顶面之下。

11、如权利要求10所确定的双极晶体管，其特征在于：上述基极接触延展层是横向与上述基极层接接触，及其中上述收集极接触延展层是与上述收集极的底表面相接触。

12、如权利要求11所确定的双极晶体管其特征在于：上述另一侧是在与从上述一侧的上述发射极层的相对的一侧上。

13、如权利要求12所确定的双极晶体管其特征在于：上述基极接触延展层的底面是在上述收集极接触延展层的顶面之上。

14、如权利要求9所确定的双极晶体管，其特征在于，上述第一和第二侧壁绝缘层包括一掺杂浓度是与沿其边界接近于上述基极层所布设的基极掺杂剂相同导电型。

15、如权利要求9所确定的双极晶体管，其特征在于，上述收集极接触延展层包括以第一掺杂浓度直接布设在上述收集极层之下的第一部分;以及以大于上述第一掺杂浓度的掺杂浓度的第二部分，它以其体块直接布设在上述收集极接触延展层的顶面之下，横向延伸到上述收集极层的一侧。

16、如权利要求10所确定的双极晶体管，其特征在于，以与上述基极层相同掺杂剂型的半导体材料的区域但以更大的掺杂浓度横向布设接近于上述基极层的上述一侧以防止基极边缘的颠倒。

17、用于制备垂直双极晶体管的方法，其特征步骤是：

得到一种结构包括掺杂半导体材料的收集极层，布设在上述收集极层之上的掺杂半导体材料的基极层，布设在上述基极层之上的掺杂半导体材料的发射极层，布设在上述发射极的顶面上的第一部分之上的，而不是在其第二部分之上的绝缘材料台阶，以及布设在上述收集极层之下的次收集极，其区域是在上述发射极层的上述顶面的上述第二部分之下：

形成绝缘材料的侧壁隔离层，它是与上述台阶的侧壁相靠着从而复盖住上述发射极层顶面的第三部分，该第三部分是小于上述第二部分的;

移去上述发射极至少是以第一体块接近于上述侧壁隔离层的上述基极层的微小部分;

移去上述台阶;

移去上述发射极层并至少是上述移去台阶下面的第二体块中的上述基极层的微小部分以暴露出上述基极层并给出基极层接触表面，并且也移去上述第一体块中的附加材料，为了暴露出上述次收集极层中的收集极接触表面或上述次收集极，该次收集极是相对低于上述基极接触表面的;

移去上述侧壁隔离层;

同时形成在上述第一体块中的第一绝缘侧壁，它接近于并与上述发射极层，基极层和至少是上述收集极层的微小部分的一侧相接触并触及上述收集极表面，以及在第二体块中的第二绝缘侧壁，它接近于并与上述发射极层和至少是上述基极层的微小部分的另一侧相接触，并触及上述基极接触表面;以及

在上述暴露出的收集极接触表面的顶面上形成收集极的接触内连接和在上述暴露出的基极接触表面的顶面上形成基极接触内连接，上述收集极和基极接触内连接通过仅一层或更多绝缘层与上述发射极相隔开。

18、如权利要求16的方法，其特征在于，是增加了在上述基极接触表面之下的上述基极层的上述暴露部分中的基极掺杂剂的浓度。

19、如权利要求16所确定的方法，其特征在于，上述第一次谈及的移去步骤中，在上述第一体块中利用与上述收集极层具有相同导电型的掺杂剂形成非常重的掺杂区域;以及在上述第三次谈及移走步骤期间在上述第一体块中移走材料为了暴露出上述重掺杂区作为收集极接触表面。

20、如权利要求16所确定的方法，其特征在于，第一和第二绝缘侧壁形成的步骤包含形成掺杂隔离层的步骤，具有的掺杂剂导电型是与基极掺杂导电型相同;以及

在工艺中某点上的加热，以驱使上述掺杂剂进入到接近于上述绝缘侧壁的上述基极层的边界，以防止基极边界的颠倒。

21、如权利要求19所确定的方法，其特征在于步骤为：

步骤是在上述第一体块中形成非常重的掺杂区域以前，

把与上述基极层相同导电型的掺杂剂加到布设在上述第一体块下面的材料中去;以及

形成第三绝缘侧壁横向邻近于并与上述第一体块中的上述侧壁隔离层相接触从而使具有上述加入的掺杂剂的上述第一体块中的上述材料的部分布设在上述第三绝缘侧壁之下。

Images