CN104008963B - 一种在受控衬底剥脱期间促进开裂萌生的方法 - Google Patents
一种在受控衬底剥脱期间促进开裂萌生的方法 Download PDFInfo
- Publication number
- CN104008963B CN104008963B CN201410054708.5A CN201410054708A CN104008963B CN 104008963 B CN104008963 B CN 104008963B CN 201410054708 A CN201410054708 A CN 201410054708A CN 104008963 B CN104008963 B CN 104008963B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- surface portion
- methods according
- stressor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H10P14/6516—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
- H10F71/1395—Manufacture or treatment of devices covered by this subclass using temporary substrates for thin-film devices
-
- H10P90/00—
-
- H10P90/1904—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
本发明涉及一种在受控衬底剥脱期间促进开裂萌生的方法。提供了一种方法,其中,能够以受控方式剥脱包括不同的断裂韧度(KIc)的各种材料的衬底。特别地,在应力源层形成之前,在衬底的表面部分内形成表面台阶区域。在衬底的表面部分内的表面台阶区域的存在,能够控制在所述衬底内出现开裂萌生的深度和容易性。
Description
技术领域
本公开涉及衬底制造,以及更具体地涉及一种利用受控剥脱工艺从衬底去除材料层的方法,其中在应力源(stressor)层形成之前在衬底中产生表面台阶区域。
背景技术
可以薄膜形式制造的诸如光伏和电光等的器件相比于其它体对应物,具有三个明显的优势。首先,凭借使用的较少材料,薄膜器件可以改善与器件制造相关的材料成本。其次,较低的器件重量是激发宽范围的薄膜应用的工业级努力的显著优势。第三,如果尺寸足够小,器件可以凭借其薄膜形式而呈现机械适应性。此外,如果器件层从可重复使用的衬底去除,可以实现附加的制造成本降低。
当前,本领域一直进行着(i)由体材料(即,半导体)产生薄膜衬底以及(ii)从下面的体衬底上去除器件层以形成薄膜器件层的努力。最近的进展例如,Bedell等的美国专利申请公开号2010/0311250A1的称为“受控剥脱技术”的一种新颖的层转移方法允许通过从衬底去除表面层而制造廉价的、薄膜、高质量衬底。通过该受控剥脱技术去除的薄膜衬底层,可用于1)增加常规光伏技术的每瓦特值成本,或2)允许制造挠性的并且可用于制造新产品的新颖的、高效光伏、电子和光电子材料。
然而,尽管能够产生薄膜衬底,但是仍然需要能够控制在受控剥脱工艺期间在衬底内出现开裂萌生(initiation)的深度和容易性(ease)的方法。
发明内容
提供了一种方法,其中包括不同断裂韧度(KIc)的各种材料的衬底可以受控的方式剥脱。特别地,在应力源层形成之前,在衬底的表面部分内形成表面台阶区域。衬底的表面部分内的表面台阶区域的存在能控制发生在衬底内的开裂萌生的深度和容易性。本公开中使用的术语“表面台阶区域”用于表示位于每个垂直边缘处、且位于所述衬底的前侧上的区域,其中所述衬底的第一暴露水平表面相对于所述衬底的第二暴露水平表面垂直偏移。
在本公开的一个实施例中,通过形成从下向上包括基础部分和非连续表面部分的衬底,在衬底内提供表面台阶区域,其中所述非连续表面部分在衬底的边缘区域不存在。在另一个实施例中,通过形成从下向上包括基础部分和连续表面部分的衬底,在衬底内提供该表面台阶区域,其中所述连续表面部分包括凹陷表面和非凹陷表面。
在本发明的方面中,提供了一种从衬底去除材料层的方法,所述衬底包括不同断裂韧度的材料。特别地,该方法包括:提供衬底,所述衬底从下到上包括:基础部分,包含至少一种第一材料并具有第一断裂韧度;以及表面部分,包含至少一种第二材料并具有第二断裂韧度,其中,该第二断裂韧度不同于第一断裂韧度,以及其中表面台阶区域位于衬底的每个垂直边缘处并在衬底的前侧上。接下来,在衬底前侧的顶上形成应力源层。然后通过剥脱从所述衬底去除材料层,其中,开裂传播仅发生在第一材料或第二材料中的一者中。
附图说明
图1A为示出了衬底的图示(通过截面视图),根据本发明公开的实施例,该衬底从下到上包括:基础部分,包含至少一种第一材料并具有第一断裂韧度;表面部分,包含至少一种第二材料并具有第二断裂韧度,该第二断裂韧度不同于第一断裂韧度。
图1B为示出了另一衬底的图示(通过截面视图),根据本发明公开的实施例,该衬底从下到上包括:基础部分,包含至少一种第一材料并具有第一断裂韧度;表面部分,包含至少一种第二材料并具有第二断裂韧度,该第二断裂韧度不同于第一断裂韧度。
图2为示出了根据本发明公开的实施例在表面部分的最上表面上和基础部分的最上表面的暴露部分上形成含金属的粘合层后的图1A的结构的图示(通过截面视图)。
图3为示出了根据本发明公开的实施例在含有金属的粘合层的表面上形成应力源层之后的图2的结构的图示(通过截面视图)。
图4为示出了根据本发明公开的实施例在应力源层的表面上形成处理(handle)衬底之后的图3的结构的图示(通过截面视图)。
图5A为示出了根据本发明公开的实施例在随后的剥脱工艺期间在图4的结构内的投影开裂形成路径的图示(通过截面视图)。
图5B为示出了根据本发明公开的另一实施例在随后的剥脱工艺期间在图4的结构内的投影开裂形成路径的图示(通过截面视图)。
图6A为示出了根据本发明公开的一个实施例的在进行了剥脱工艺之后的图4的结构的图示(通过截面视图),其中遵循图5A所示的投影开裂形成路径。
图6B为示出了根据本发明公开的另一实施例的在进行了剥脱工艺之后的图4的结构的图示(通过截面视图),其中遵循图5B所示的投影开裂形成路径。
具体实施方式
本发明将结合本发明的附图并参照下面的讨论进行更加详细地说明。值得注意的是,本发明的附图仅用于说明的目的,因此它们并非按比例绘制。在下面的描述中,为使本发明公开的内容能够被全面理解,本发明给出了许多具体细节,例如特定的结构、部件、材料、尺寸、处理步骤和技术等。然而,对本领域普通技术人员可以理解的是,本发明公开内容可以通过没有这些特定细节的可行的备选工艺选项来实践。在其他实例中,为了避免混淆本发明的各实施例,没有详细地对公知的结构或处理步骤进行说明。
在Bedell等的美国专利申请公开号2010/0311250A1中公开的受控剥脱技术已被证明是一种有用的且通用的层转移技术。促成剥脱断裂模式的重要要求在于微开裂在衬底下方可以传播。例如,作为衬底内形成受控开裂萌生区域的方式,在Bedell等的美国专利申请公开号2013/005116A1中,已经描述了在衬底的周边形成应力中断。
现在已经确定,在包含不同的断裂韧度(KIc)材料层的衬底执行受控剥脱时,通过在应力源层形成之前在衬底内产生表面台阶区域将带来额外的益处。已经发现,在剥脱前衬底中的表面台阶区域的产生可以控制在包含具有不同断裂韧度值的材料层的衬底中开裂萌生开始的深度和容易性。
参考图1-6B的本发明公开的在受控剥脱工艺过程中用于促进开裂形成的方法的基本处理步骤,。
首先参考图1A-1B,其示出了本公开中采用并能够进行受控剥脱工艺的各种衬底12。每个衬底12从下到上包括:基础部分10,包含至少一种第一材料并具有第一断裂韧度;表面部分14,包含至少一种第二材料并具有第二断裂韧度,其中,该第二断裂韧度不同于第一断裂韧度。包括表面部分14的衬底12的一侧,在本文中称为衬底12的前侧13。与前侧相对的衬底12的对侧,在本文中称为衬底12的背侧表面。
在本发明的一个实施例中,衬底12的基础部分10内的第一断裂韧度大于衬底12的表面部分14内的第二断裂韧度。在本发明另一个实施例中,衬底12的基础部分10内的第一断裂韧度小于衬底12的表面部分14内的第二断裂韧度。
根据本公开,衬底在衬底12的前侧13上具有表面台阶区域11,该区域11邻近近衬底12的每个垂直边缘V1,V2。在本发明中,术语“表面台阶区域”用来表示在衬底12的前侧13上并位于邻近每个垂直边缘V1,V2其在其中衬底12的表面部分14在基础部分10上完全不存在(参见图1A)或具有相对于表面部分14的最上表面的凹陷表面(参见图1B)的区域。因此,如图1A所示的衬底12的情况下,表面台阶区域11是衬底12中的表面部分14在基础部分10上不存在的区域。在图1B所示的衬底12的情况下,表面台阶区域11为包括表面部分14的凹陷表面的区域。
在如图1A所示的实施例中,台阶表面区域11可以通过形成衬底12提供,该衬底12从下到上包括基础部分10和非连续表面部分14,其中所述非连续表面部分14在衬底的边缘区域V1、V2上不存在。在如图1B所示的另一个实施例中,表面台阶区域11可以通过形成衬底12提供:该衬底12从下到上包括基础部分10和连续表面部分14,其中该连续表面部分14包括凹陷表面和非凹陷面。在图1B中,T1表示衬底12的表面部分14的凹陷区域的厚度,T2表示衬底12的表面部分14的邻近的非凹陷区域的厚度。根据本公开,T1小于T2。
限定衬底12的基础部分10的至少一种第一材料和表面部分14的至少一种第二材料,可以彼此独立地包括半导体材料、玻璃、陶瓷、或任何其它断裂韧度小于随后要形成的应力源层的材料。断裂韧度是描述含有开裂的材料抵抗断裂的能力的特性。断裂韧度标记为KIc。下标“Ic”表示在垂直于开裂的法向拉伸应力下的模式I开裂开口,“c”表示为一个临界值。模式I断裂韧度典型为最重要的值,因为剥脱模式断裂通常发生在衬底的其中模式II应力(剪切)为零的位置。断裂韧度是表达当开裂存在时材料对脆性断裂的抗力的定量方式。
当基础部分10的至少一种第一材料和/或表面部分14的至少一种第二材料包括半导体材料时,该半导体材料可以包括但不限于:Si、Ge、SiGe、SiGeC、SiC、Ge合金、GaSb、GaP、GaN、GaAs、InAs、InP、Al2O3和/或所有其它III-V或II-VI族化合物半导体。在一些实施例中,基础部分10的至少一种第一材料和/或表面部分14的至少一种第二材料包括半导体材料的多层叠层。当基础部分10的至少一种第一材料和/或表面部分14的至少一种第二材料包括半导体材料时,该半导体材料可以掺杂、未掺杂或包含掺杂区域和未掺杂区域。
在一个实施例中,作为基础部分10的至少一种第一材料和/或表面部分14的至少一种第二材料的半导体材料可以是单晶(即,在其中整个样品的晶格到样品的边缘是连续的且没有断开和不具有晶粒边界的材料)。在另一个实施例中,作为基础部分10的至少一种第一材料和/或表面部分14的至少一种第二材料的半导体材料可以是多晶硅(即,由变化尺寸和取向的多个微晶构成的材料;可能是由于生长和处理条件的缘故,在方向上的变化可以是随机的(所谓的随机纹理)或被定向)。在又一个本发明实施例中,作为基础部分10的至少一种第一材料和/或表面部分14的至少一种第二材料的半导体材料可以是非晶的(即,缺乏晶体的长程有序特性的非晶体材料)。典型地,可以作为基础部分10的至少一种第一材料和/或表面部分14的至少一种第二材料的半导体材料是单晶材料。
当基础部分10的至少一种第一材料和/或表面部分14的至少一种第二材料包括玻璃时,玻璃可以是SiO2基玻璃,它可以是未掺杂的或掺杂有合适的掺杂剂。在作为基础部分10的至少一种第一材料和/或表面部分14的至少一种第二材料的SiO2基玻璃的示例中,包括掺杂的硅酸盐玻璃、硼硅酸盐玻璃、磷硅酸盐玻璃、氟硅酸盐玻璃和硼磷硅酸盐玻璃。
当作为基础部分10的至少一种第一材料和/或表面部分14的至少一种第二材料包括陶瓷时,该陶瓷可以是任何无机、非金属固体,例如氧化物,该氧化物包括但不限于:氧化铝、氧化铍、氧化铈和氧化锆;也可以是非氧化物,该非氧化物包括但不限于:碳化物、硼化物、氮化物或硅化物;或包括氧化物和非氧化物的组合的复合物。
在本发明的一些实施例中,可以采用本领域技术人员公知的技术在衬底12的表面部分14上和/或内处理一个或多个器件,该器件包括但不限于:晶体管(FET或HEMT)、电容器、二极管、BiCMOS、电阻器、电-光器件(LED)等。可能包括该一个或多个器件的衬底12的至少表面部分14,可以利用本公开的方法去除。在一些实施例中,衬底12的表面部分14还可以包括一个或多个可用作电-光器件的III-V族化合物半导体层。
在一个实施例中,衬底12的表面部分14可以包括上述的半导体材料中的一种,衬底12的基础部分10可包括绝缘体,例如蓝宝石。在一个实施例中,衬底12的表面部分14可包括GaN,衬底12的基础部分10可包括Si。
采用本领域技术人员公知的技术来形成本发明的衬底12。例如,在图1A或图1B所示的衬底12可这样形成,将表面部分14通过均厚(blanket)沉积而沉积在基础部分10的顶上,然后利用光刻和蚀刻来构图表面部分14。在一个实施例中,蚀刻包括干法蚀刻工艺,例如反应离子蚀刻。该蚀刻可完全或部分地去除靠近基础部分10垂直边缘的表面部分14。在另一个实施例中,对于如图1A所示的衬底12,使用选择性沉积将衬底12的表面部分14沉积在衬底12的基础部分10的一部分的顶上。在又一实施例中,例如使用UV受激准分子激光的激光烧蚀可用来从衬底的边缘V1、V2去除表面部分14。在诸如蓝宝石的UV透明基础部分10的情况下,紫外烧蚀可以从衬底的背侧以及前侧进行。
在本发明的一个实施例中,所形成的表面台阶区域11具有从衬底12垂直边缘V1、V2向内测量的从1微米到几厘米的宽度w,例如包括1厘米。在本发明另一个实施例中,形成的表面台阶区域11具有从衬底12的垂直边缘V1、V2向内测量的从300微米至3毫米的宽度w。如图1A所示的实施例中所示,表面台阶区域11的宽度是从垂直边缘V1、V2到表面部分14的侧壁表面的距离。如图1B所示的实施例中所示,表面台阶区域11的宽度是从垂直边缘V1、V2到具有厚度T2的非凹陷的表面部分14的侧壁表面的距离。
在本发明的一些实施例中,衬底12的前侧13在进行进一步处理之前被清洁,以从其去除表面氧化物和/或其它污染物。在本发明的一个实施例中,通过向衬底12的前侧13施加诸如丙酮和异丙醇的溶剂而清洁衬底12的前侧13,该溶剂能够从衬底12的前侧13去除污染物和/或表面氧化物。
在本发明的一些实施例中,衬底12的前侧13可以具有在其上的金属化层。该表面金属化层可以用作器件操作中的欧姆电接触。表面金属化层可以包括纯金属或合金单层或多层,该纯金属或合金允许到表面部分14的前侧13的适当的功能接触。该表面金属化层包括Ni、Au、Pd、Al、Ti、Ge、纯Ag或它们的合金。
在本发明的一些实施例中,通过将衬底12的前侧13浸渍到氢氟酸而进行的在使用之前的氧化物去除,使得衬底12的前侧13疏水。疏水的、或是非氧化物的表面能够提高该被清洁的表面和其上将要沉积的特定应力源层之间的粘合性。
现在参考图2,其示出了在图1A中的衬底12形成有可选的含有金属的粘合层16之后的示意图。虽然下面的描述中采用了图1A中所示的衬底12,相同的基本处理步骤也可以用于图1B中所示的衬底12,并得到相似的结果。在示例的实施例中,位于表面台阶区域11内的可选的含有金属的粘合层16的一部分存在于基础部分10的暴露最上表面上,以及可选的含有金属的粘合层16的另一部分位于表面部分14的侧壁表面上和最上表面上。在另一个实施例中(未示出),位于表面台阶区域11内的可选的含金属的粘合层16的一部分位于表面部分14的暴露的凹陷表面(即,具有厚度T1的表面部分的区域)上,以及可选的含有金属的粘合层的另一部分位于非凹陷表面部分14的侧壁面和最上表面(即,具有厚度T2的表面部分的区域)上。
在随后形成的应力源层与位于前侧13的衬底12的暴露表面具有差的粘合性的实施例中,采用了可选的含有金属的粘合层16。典型地,当采用由金属构成的应力源层时,采用所述含金属的粘合层16。在一些实施例中,可选的镀敷种子层(未示出),可以直接在衬底12的前侧13上的暴露表面的顶上形成。可选的镀敷种子层可以与含有金属的粘合层16一起使用或代替其使用。
本发明中可以使用的可选的含有金属的粘合层16包括任何金属粘合材料,例如但不限于:Ti/W、Ti、Cr、Ni或它们的任意组合。可选的含有金属的粘合层16可以包括单个层,或者它可以是多层结构,该多层结构包含至少2层不同的金属粘合材料。
当存在时,可选的含有金属的粘合层16在从15℃至40℃,即288K至313K或以上的温度下形成。在一个实施例中,可选的含有金属的粘合层16可以在20℃(293K)到180℃(353K)的温度下形成。在另一个实施例中,可选的含有金属的粘合层16可以在从20℃(293K)到60℃(333K)的温度下形成。
可利用本领域技术人员公知的沉积技术来形成可以被可选地采用的含有金属的粘合层16。例如,可选的含有金属的粘合层16可通过溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀敷等形成。当使用溅射沉积时,溅射沉积工艺可进一步包括在沉积之前的原位溅射清洁过程。
在被采用时,可选的含有金属的粘合层16典型地具有从5纳米到500纳米的厚度,更典型地,其厚度为100纳米至150纳米。在本发明中,同样可以采用在前述厚度范围之下和/或之上的用于可选的含有金属的粘合层16的其它厚度。
可选的镀敷种子层(未示出)典型地可用于这样的实施例,在该实施例中,随后要形成的应力源层是金属,并且含金属的应力源层是通过镀敷形成的。可选的镀敷种子层是用来选择性地促进后续的预选含金属应力源层的镀敷。可选的镀敷种子层可以示例性地包括Ni的单层或者两种以上的金属的分层结构,如Al(底)/Ti/Ni(顶)。可选的镀敷种子层的厚度根据可选的镀敷种子层的一种或多种材料以及形成技术而有所不同。典型地,可选的镀敷种子层的厚度为5nm到1μm。可选的镀敷种子层可以通过传统的沉积工艺来形成,示例性地包括:化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、以及包括蒸发和/或溅射的物理气相沉积(PVD)技术。
根据本发明,可选的含有金属的粘合层16和/或可选的镀敷种子层是在不招致衬底12内发生自发剥脱的温度下形成的。
现在参考图3,其示出了可选的含有金属的粘合层16的最上表面上形成应力源层18之后的图2的结构。在不存在可选的含有金属的粘合层16的一些实施例中,该应力源层18可以直接在衬底12的位于前侧13的暴露表面上形成;该特定的实施例在附图中没有示出,但可以很容易地从在本发明中的附图中推断出来。在其中采用可选的镀敷种子层的其它实施例中,应力源层18可以直接在可选的镀敷种子层的最上表面上形成;此特定实施例,也没有在附图中示出,但可以很容易地从本发明的附图中推导出。
在本公开中采用的应力源层18包括在沉积后在衬底12上处于拉伸应力下的任何材料。应力源层18也可以被称为应力诱发层。根据本发明,应力源层18具有使剥脱模式断裂出现在衬底12内的临界厚度和应力值。特别地,应力源层18具有其中在衬底12的最上表面的下方且在衬底12内某处初始化剥脱的临界厚度。所谓“临界”,是指对于给定的应力源层材料和衬底材料组合,应力源层的厚度值和应力源值被选择为使得剥脱模式断裂变成可能(可以产生大于所述衬底的KIC的KI值)。应力值可以通过调整应力源层18的沉积条件来调整。例如,在应力源层18采用溅射沉积的情况下,气体压力可以被用于调节应力值,如Thorton and Hoffman,J.Vac.Sci.Technol.,14(1977)p.164。
应力源层18的厚度被选择为在衬底12内的某处提供所需的断裂深度。例如,如果选择Ni作为该应力源层18,那么断裂将发生在应力源层18之下的大致2到3倍的Ni厚度的深度。然后选择适当的应力源层18的应力值,以满足剥脱模式断裂的临界条件。这可以通过反向推到下述所给出的经验方程来估计,t*=[(2.5x106)(KIC 3/2)]/σ2,其中t*是临界应力源层厚度(微米),KIC为的衬底12的断裂韧度(单位:MPa·M1/2),以及σ是应力源层的应力值(单位:MPa或兆帕斯卡)。上述表达式仅是一个指引,实践中,直到比由上述表达式预测的值小20%的应力或厚度值,剥脱均可发生。
当施加到衬底12的前侧13时处于拉伸应力下并可被作为应力源层18的这样的材料的示例性实例,包括但不限于:金属,聚合物(如剥脱诱导带层)或它们的任意组合。应力源层18可以包括单个应力源层或包括至少两层不同的应力源层材料的多层应力源层结构。
在一个实施例中,应力源层18是金属,并且金属被形成在可选的含有金属的粘合层16的最上表面上。在另一个实施例中,应力源层18是剥脱诱导带,该剥脱诱导带被直接施加到衬底12的前侧13上的暴露的表面。在另一个实施例中,例如,应力源层18可以包括两部分应力源层,其包括下部和上部。两部分应力源层的上部可以包括剥脱诱导带层。
当采用金属作为应力源层18时,金属可以示例性包括:Ni、Cr、Fe、Mo、Ti or W。这些金属的合金也可以使用。在一个实施例中,应力源层18包括由Ni构成的至少一个层。
当采用聚合物作为应力源层18时,该聚合物是由重复结构单元组成的大的高分子。这些子单元典型地通过共价化学键连接。可以作为应力源层18的聚合物的示例性地包括但不限于:聚酰亚胺聚酯、聚烯烃、聚丙烯酸酯、聚氨酯、聚醋酸乙烯酯和聚氯乙烯。
当剥脱诱导的非金属层(例如带的聚合材料)用作应力源层18时,剥脱诱导层包括任何压敏带,该带是挠性的、软的,在形成带的第一温度下无应力但很结实,且该带在去除过程中(即从衬底12上剥脱材料层)使用的第二温度下是延展和拉伸的。对于“压敏带”,其意义为在施加压力时将粘住的粘合带,而不需要溶剂、热或水以激活。在该温度下带的拉伸应力主要是由于在衬底12(具有较低的热膨胀系数)和带(具有较高的热膨胀系数)之间的热膨胀失配所产生。
典型地,本公开中采用压敏胶带作为应力源层18,该压敏胶带至少包括粘合层和基础层。用于形成压敏胶带的粘合剂层和基础层的材料包括具有或不具有适当的增塑剂的聚合材料,例如,丙烯酸类、聚酯、烯烃(olefins)、和乙烯基(vinyls)。增塑剂为添加剂,可以提高添加有增塑剂的聚合材料的塑性。
在一个实施例中,在本公开中所使用的应力源层18形成在室温(15℃-40℃,即288K~313K)下。在另一实施例中,对于带层,其可在15℃(288K)到60℃(333K)的温度下形成。
当应力源层18是金属或聚合物时,应力源层18可以利用本领域所公知的技术形成,例如包括:浸涂、旋涂、刷涂、溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀敷。
当应力源层18是剥脱诱导带层时,所述带层可以通过手动或机械方法施加至上述结构。剥脱诱导带层可以利用本领域公知的技术形成,也可以从任何已知的带制造商购买得到。一些可以作为本公开中的应力源层18的剥脱诱导带层的实例包括,例如,Nitto Denko 3193MS热释放胶带、Kapton KPT-1,以及Diversified Biotech的CLEAR-170(丙烯酸粘合剂,乙烯基底)。
在一个实施例中,在衬底12的顶上可以形成由两部分应力源层,其中,所述两部分应力源层的下部是在室温或稍高的第一温度下形成的,如15℃(288K)到60℃(333K),其中,所述两部分应力源层的上部在为室温的辅助温度下包括剥脱诱导带层。
如果应力源层18具有金属特性,它典型地具有从3微米到50微米的厚度,更典型地具有4μm至7μm的厚度。在本公开中,应力源层18的低于和/或超过上述厚度范围的其它厚度也可以采用。
如果应力源层18具有聚合物特性,它典型地具有从10微米到200微米的厚度,更典型地具有从50μm至100μm的厚度。在本公开中,应力源层18的低于和/或超过上述厚度范围的其它厚度也可以采用。
本发明公开的方法进行到这一点,衬底12的背侧被固定到支撑结构上,例如该支撑结构是真空卡盘或静电卡盘。
现在参考图4,其示出了在应力源层18上形成可选的处理衬底20后图4的结构。在本公开中使用的所述可选的处理衬底20包括具有小于30cm的最小曲率半径的任何挠性材料。可以用作所述可选的处理衬底20的挠性材料示例性实例包括金属箔或聚酰亚胺箔。在一些实施例中,如上所述的带可以用作为所述处理衬底20。
可选的处理衬底20可以用于提供更好的断裂控制,以及在处理衬底12的剥脱部分时的更多的适应性。此外,可选的处理衬底20可以在本发明公开的剥脱过程中引导开裂传播。本发明公开的可选的处理衬底20典型地但不必须,在为室温的第一温度下(15℃(288K)-40℃(313K))形成。
利用对本领域技术人员而言公知的沉积技术形成可选的处理衬底20,该沉积技术例如包括:压敏胶带施加、浸涂、旋涂、刷涂、溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀敷。
可选的处理衬底20典型地具有从5μm到500μm的厚度,其厚度更典型地为10μm到150μm。在本公开中,可选的处理衬底20的低于和/或超过上述厚度范围的其它厚度也可以采用。
参考图5A,示出了根据本发明公开的实施例的利用允许在衬底12中的开裂萌生和传播的表面台阶区域11而获得的投影开裂路径。在该实施例中,表面部分14比基础部分10具有更高的KIC。该情况的实例为外延生长在Si<111>晶片上的GaN。在这种情况下,表面台阶区域11使开裂萌生发生在较弱的Si<111>区域(即,基础部分10),从而减少用于应力源层18的必要厚度和应力值。在本实施例中,表面台阶区域11的作用是将基础部分10暴露于应力源层18和可选的粘合层16,因此开裂不会传播穿过表面部分14。
在另一个实施例中,如图5B所示,表面部分14具有比基础部分10更低的KIC。这种情况下的实例是,GaN外延生长在蓝宝石或碳化硅晶片上。在该情况下,在施加应力源层18之后,表面台阶区域11图1B中的T1和T2的结处形成的拐角(或图1A中的等价位置)产生应力间断。该应力集中效应降低了在表面部分14中发生断裂所需的应力源层18的厚度和应力值。因为凹陷深度可以控制断裂萌发发生的深度,可以使断裂仅在表面部分14内发生,而不会发生在基础部分10中。这方面的极端实例如图1A所示,通过首先产生表面台阶区域11,在蓝宝石/GaN界面处从蓝宝石晶片去除GaN外延层。然后将应力源层的临界条件选择为在GaN中可以发生断裂,而不是在蓝宝石中。为了用该方法从蓝宝石晶片上干净地剥脱GaN层,采用Ni应力源层,该Ni应力源层具有约400MPa的拉伸应力以及约20至30微米的厚度。
参考图6A,其示出了通过剥脱法去除衬底12的材料层30之后的图4的结构。在本发明一个实施例中,剥脱工艺包括拉或剥离操作衬底20,以去除剥脱的结构,该剥脱的结构至少包括应力源层18和材料层30。在该实施例中,从衬底剥脱的材料层30包括表面部分14(即,第二材料)以及基础层部分10”(即,第一材料)。基础层部分10”包含了初始基础部分10的一部分。在图6A中,参考标号10′表示另一基础层部分,该另一基础层部分包括初始基础部分10的另一部分。
参考图6B,其示出了将材料层30′从衬底12上剥脱去除之后的图4的结构。在该实施例中,从衬底12剥脱的材料层30′仅包括表面部分14的第一材料。
在任一实施例中,断裂过程包括在衬底12内的开裂的形成与传播。剥脱工艺在大致室温(即,15℃至40℃)的温度下开始。在其它实施例中,剥脱可以在100℃及以下的温度下进行。在本发明的一些实施例中,剥脱可通过以固定连续速率降低温度来启动。“固定连续速率”的意义为例如,利用电控冷却台或腔的每秒20℃。该冷却方法允许达到预定温度,在该预定温度下,用户限定的剥脱萌发可导致预定剥脱深度,该预定剥脱深度与仅由结构参数确定的不同(即,应力源层应力和厚度,以及衬底的断裂韧度)。
在剥脱工艺之后,从该材料层30或材料层30′去除可选的处理衬底20、应力源层18、和(如果存在)可选的镀敷种子层和可选的含有金属的粘合层16。利用本领域技术人员公知的常规技术从该材料层30或材料层30′去除可选的处理衬底20、应力源层18、可选的镀敷种子层和可选的含有金属的粘合层部分16,其中该材料层30或材料层30′是从衬底12去除的。例如,以及在一个实施例中,王水(HNO3/HCl)可用于去除可选的处理衬底20、应力源层18、可选的镀敷种子层、以及可选的含有金属的粘合层16。在另一实例中,UV或热处理被用以去除可选的处理衬底20,随后采用化学蚀刻以去除应力源层18,接着采用不同的化学蚀刻去除可选的镀敷种子层、以及可选的含有金属的粘合层16。在一些实施例中,基础层部分10”通过湿式或干式化学蚀刻被选择性地去除。
从衬底12上去除的材料层30或材料层30′的厚度依赖于应力源层18的材料和衬底12本身的材料而改变。在一个实施例中,从衬底12去除的材料层30或材料层30′的厚度小于100微米。在另一实施例中,从衬底12去除的材料层30或材料层30′具有小于50微米的厚度。
本公开可以用于制造各种类型的薄膜器件,其包括但不限于,半导体器件、光伏器件、以及挠性电子和光电子器件。
虽然本公开已关于其优选实施例被具体公开和描述,但本领域的技术人员应该理解,在不脱离本公开的精神和范围的情况下,可以对形式和细节进行上述和其他改变。因此,旨在本公开并不局限于所描述和示例的具体形式和细节,而是落入所附权利要求的范围之内。
Claims (24)
1.一种用于从衬底去除材料层的方法,所述方法包括:
提供衬底,所述衬底从下到上包括基础部分和表面部分,所述基础部分包含至少一种第一材料并具有第一断裂韧度,以及所述表面部分包含至少一种第二材料并具有第二断裂韧度,其中,所述第二断裂韧度不同于所述第一断裂韧度,以及其中表面台阶区域位于所述衬底的每个垂直边缘处且在所述衬底的前侧上;
在所述衬底的所述前侧的顶上形成应力源层;
通过剥脱从所述衬底去除材料层,其中,开裂传播仅发生在所述第一材料或所述第二材料中的一者中。
2.根据权利要求1所述的方法,其中,提供所述衬底包括在所述基础部分上均厚沉积所述表面部分,以及构图所述表面部分以在其中包括所述表面台阶区域。
3.根据权利要求2所述的方法,其中,所述构图形成包括光刻和蚀刻。
4.根据权利要求3所述的方法,其中,所述蚀刻完全去除所述表面部分的暴露区域。
5.根据权利要求3所述的方法,所述蚀刻部分地去除所述表面部分的暴露区域。
6.根据权利要求5所述的方法,其中,所述表面部分的部分去除的暴露区域具有第一厚度,所述第一厚度小于所述表面部分的邻近区域的第二厚度。
7.根据权利要求2所述的方法,其中,所述构图包括激光烧蚀。
8.根据权利要求2所述的方法,其中,所述构图包括反应离子蚀刻。
9.根据权利要求1所述的方法,其中,提供所述衬底包括选择性淀积工艺,在所述选择性淀积工艺中在所述基础部分的预定区域上形成所述表面部分。
10.根据权利要求1所述的方法,其中,所述第一断裂韧度大于所述第二断裂韧度。
11.根据权利要求1所述的方法,其中,所述第一断裂韧度小于所述第二断裂韧度。
12.根据权利要求1所述的方法,还包括在所述应力源层和所述衬底之间形成含有金属的粘合层。
13.根据权利要求1所述的方法,其中,所述应力源层包括金属、聚合物、剥脱诱导带或其任何组合。
14.根据权利要求1所述的方法,其中,所述应力源层是Ni。
15.根据权利要求1所述的方法,进一步包括在所述应力源层的暴露表面上形成处理衬底。
16.根据权利要求1所述的方法,其中,所述剥脱在室温下进行。
17.根据权利要求1所述的方法,还包括从所述材料层去除至少所述应力源层。
18.根据权利要求1所述的方法,其中,所述表面台阶区域具有从所述垂直边缘中的一个向内延伸的从1μm到1cm的宽度。
19.根据权利要求1所述的方法,其中,所述应力源层直接接触包括所述表面台阶区域的所述衬底的所述前侧。
20.根据权利要求15所述的方法,其中,所述处理衬底是直接形成在所述应力源层上的带,其中所述剥脱包括剥离或拉所述带。
21.根据权利要求1所述的方法,其中,所述第一材料包括蓝宝石或SiC以及所述第二材料包括半导体材料。
22.根据权利要求1所述的方法,其中,所述第一材料包括Si或Ge,以及所述第二材料包括半导体材料。
23.根据权利要求1所述的方法,其中,所述第二材料包括一种或多种III-V化合物半导体。
24.根据权利要求1所述的方法,其中,所述表面部分包括在其上构建的一个或多个半导体器件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/774,643 | 2013-02-22 | ||
| US13/774,643 US9040432B2 (en) | 2013-02-22 | 2013-02-22 | Method for facilitating crack initiation during controlled substrate spalling |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104008963A CN104008963A (zh) | 2014-08-27 |
| CN104008963B true CN104008963B (zh) | 2016-11-23 |
Family
ID=51369579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410054708.5A Active CN104008963B (zh) | 2013-02-22 | 2014-02-18 | 一种在受控衬底剥脱期间促进开裂萌生的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9040432B2 (zh) |
| CN (1) | CN104008963B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9502278B2 (en) * | 2013-04-22 | 2016-11-22 | International Business Machines Corporation | Substrate holder assembly for controlled layer transfer |
| US9761671B2 (en) | 2013-12-30 | 2017-09-12 | Veeco Instruments, Inc. | Engineered substrates for use in crystalline-nitride based devices |
| US10522707B2 (en) * | 2015-01-29 | 2019-12-31 | Solaria Corporation | Tiled solar cell laser process |
| US9865769B2 (en) * | 2015-03-23 | 2018-01-09 | International Business Machines Corporation | Back contact LED through spalling |
| US9484209B1 (en) * | 2015-11-20 | 2016-11-01 | International Business Machines Corporation | Flexible and stretchable sensors formed by patterned spalling |
| US10263136B1 (en) * | 2016-10-25 | 2019-04-16 | Triad National Security, Llc | Direct band gap group IV semiconductors and methods of preparing the same |
| US10658531B2 (en) * | 2017-10-18 | 2020-05-19 | International Business Machines Corporation | Spalling techniques for manufacturing photodiodes |
| CN111244117B (zh) * | 2020-04-24 | 2020-07-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| US11361999B1 (en) | 2021-01-05 | 2022-06-14 | United States Of America As Represented By The Secretary Of The Air Force | Stress-induced selective-area lift-off of thin films and devices on van der Waals buffer layers |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4592308A (en) | 1983-11-10 | 1986-06-03 | Texas Instruments Incorporated | Solderless MBE system |
| US4582559A (en) * | 1984-04-27 | 1986-04-15 | Gould Inc. | Method of making thin free standing single crystal films |
| US5292399A (en) | 1990-04-19 | 1994-03-08 | Applied Materials, Inc. | Plasma etching apparatus with conductive means for inhibiting arcing |
| DE4433538A1 (de) | 1994-09-20 | 1996-03-21 | Siemens Ag | Verfahren zur Vermeidung der Re-Deposition von Ätzprodukten auf Substratoberflächen während des Wolfram-Rückätzprozesses bei der Herstellung hochintegrierter Schaltungen |
| US5810931A (en) | 1996-07-30 | 1998-09-22 | Applied Materials, Inc. | High aspect ratio clamp ring |
| US6051122A (en) | 1997-08-21 | 2000-04-18 | Applied Materials, Inc. | Deposition shield assembly for a semiconductor wafer processing system |
| US6433463B1 (en) | 1999-06-04 | 2002-08-13 | Wisconsin Alumni Research Foundation | Method and apparatus for stress pulsed release and actuation of micromechanical structures |
| US6452091B1 (en) * | 1999-07-14 | 2002-09-17 | Canon Kabushiki Kaisha | Method of producing thin-film single-crystal device, solar cell module and method of producing the same |
| AU6905000A (en) * | 1999-08-10 | 2001-03-05 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| DE10024858C2 (de) | 2000-05-19 | 2002-06-06 | Infineon Technologies Ag | Halteeinrichtung für einen Wafer |
| WO2001091178A1 (fr) | 2000-05-23 | 2001-11-29 | Advantest Corporation | Dispositif de support de tranche |
| JP2002134413A (ja) | 2000-10-24 | 2002-05-10 | Sony Corp | クランプリング |
| KR20030044205A (ko) | 2001-11-29 | 2003-06-09 | 동부전자 주식회사 | 반도체 제조 장치 및 방법 |
| EP2894678A1 (de) * | 2003-01-31 | 2015-07-15 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
| EP1863100A1 (en) * | 2006-05-30 | 2007-12-05 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Method for the production of thin substrates |
| US8802477B2 (en) | 2009-06-09 | 2014-08-12 | International Business Machines Corporation | Heterojunction III-V photovoltaic cell fabrication |
| US8703521B2 (en) | 2009-06-09 | 2014-04-22 | International Business Machines Corporation | Multijunction photovoltaic cell fabrication |
| US20100310775A1 (en) | 2009-06-09 | 2010-12-09 | International Business Machines Corporation | Spalling for a Semiconductor Substrate |
| US20110048517A1 (en) | 2009-06-09 | 2011-03-03 | International Business Machines Corporation | Multijunction Photovoltaic Cell Fabrication |
| US20120217622A1 (en) | 2010-05-21 | 2012-08-30 | International Business Machines Corporation | Method for Imparting a Controlled Amount of Stress in Semiconductor Devices for Fabricating Thin Flexible Circuits |
| US8709914B2 (en) * | 2011-06-14 | 2014-04-29 | International Business Machines Corporation | Method for controlled layer transfer |
| US9040392B2 (en) * | 2011-06-15 | 2015-05-26 | International Business Machines Corporation | Method for controlled removal of a semiconductor device layer from a base substrate |
| JP2013011504A (ja) * | 2011-06-29 | 2013-01-17 | Ihi Corp | 複合材料の層間はく離強度評価方法 |
| US8748296B2 (en) | 2011-06-29 | 2014-06-10 | International Business Machines Corporation | Edge-exclusion spalling method for improving substrate reusability |
| US8658444B2 (en) * | 2012-05-16 | 2014-02-25 | International Business Machines Corporation | Semiconductor active matrix on buried insulator |
| US8709957B2 (en) * | 2012-05-25 | 2014-04-29 | International Business Machines Corporation | Spalling utilizing stressor layer portions |
-
2013
- 2013-02-22 US US13/774,643 patent/US9040432B2/en active Active
-
2014
- 2014-02-18 CN CN201410054708.5A patent/CN104008963B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140242807A1 (en) | 2014-08-28 |
| US9040432B2 (en) | 2015-05-26 |
| CN104008963A (zh) | 2014-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104008963B (zh) | 一种在受控衬底剥脱期间促进开裂萌生的方法 | |
| US10365240B2 (en) | Flexible and stretchable sensors formed by patterned spalling | |
| US8748296B2 (en) | Edge-exclusion spalling method for improving substrate reusability | |
| US9308714B2 (en) | Method for improving surface quality of spalled substrates | |
| CN102832177B (zh) | 用于从基部基底受控地移除半导体器件层的方法 | |
| US9918382B2 (en) | Patterned metallization handle layer for controlled spalling | |
| CN104733286B (zh) | 包含嵌入的剥落释放平面的ⅲ族氮化物的受控剥落 | |
| CN103582934A (zh) | 用于自发式材料剥落的低温方法 | |
| CN102832104B (zh) | 从单个基底基板形成两个器件晶片的方法 | |
| CN103426726B (zh) | 使用应力源层部分的剥脱方法 | |
| US20160204078A1 (en) | Bonding process using temperature controlled curvature change | |
| US9502278B2 (en) | Substrate holder assembly for controlled layer transfer | |
| CN103426969A (zh) | 通过剥脱产生和转印表面形态的方法 | |
| US8679943B2 (en) | Fixed curvature force loading of mechanically spalled films | |
| CN103377879A (zh) | 深度受温度控制的释放层的制造方法 | |
| US9324566B1 (en) | Controlled spalling using a reactive material stack | |
| US10170311B2 (en) | Method for handling thin brittle films | |
| US9324872B2 (en) | Back gate single-crystal flexible thin film transistor and method of making |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |