CH630211A5

CH630211A5 - Method for designing electrically conductive layers for producing printed circuits, as well as a multilayer base material for carrying out the method

Info

Publication number: CH630211A5
Application number: CH837178A
Authority: CH
Inventors: Hans Juergen Reuter
Original assignee: Contraves Ag
Priority date: 1978-08-07
Filing date: 1978-08-07
Publication date: 1982-05-28
Also published as: DE2929051A1; LU81559A1; BE877835A; DE7920553U1; IT7924908A0; IT1122415B

Description

Die Erfindung betrifft ein Verfahren zur Auslegung von elektrisch leitenden Schichten eines mehrschichtigen flächigen Basismaterials zur Herstellung von gedruckten Schaltungen, wobei auf zwei Aussenebenen und mindestens zwei Zwischenebenen des Basismaterials je eine leitende Schicht angeordnet ist und die leitenden Schichten durch Isolierschichten getrennt werden, gemäss dem Oberbegriff des unabhängigen Patentanspruchs 1. The invention relates to a method for the design of electrically conductive layers of a multilayer flat base material for the production of printed circuits, wherein a conductive layer is arranged on two outer levels and at least two intermediate levels of the base material and the conductive layers are separated by insulating layers, according to the preamble of independent claim 1.

Die Auslegung innenliegender, elektrisch leitender Schichten in einem flächigen Basismaterial, als eine Art Universalverfahren, findet man beispielsweise in der DE-Al 926 590 beschrieben, bei dem die einzelnen Isolierplatten oder Folien, welche beim Zusammenbau zu einer Art mehrschichtiger Leiterplatte die inneren Ebenen bilden, mit einem aus einer sich wiederholenden gleichartigen Anordnung von Anschlusspunkten und Verbindungsleitern gebildeten Universalraster bedruckt sind. Die universelle Verwendung des gezeigten Rasters beruht darauf, dass es möglich ist, eine praktisch beliebige Auswahl der metallisierten Flächen zu isolieren, oder anders ausgedrückt, durch Unterbrechen einzelner Leiter nur ausgewählte Flächen untereinander zu verbinden. Damit }ver-den diese Universalraster vor dem Zusammenbau zu einer mehrschichtigen Leiterplatte auf die zu realisierende Schaltung konditioniert, dies mit einem wesentlich geringeren Arbeitsaufwand.als es bei einer Neuanfertigung des entsprechenden Leiterbildes nötig wäre. Das fertiggestellte Basismaterial, also die mehrschichtige Leiterplatte, ist für eine dichte Anordnung von elektrischen Komponenten nicht geeignet, da für jeden Anschluss ein durch die Schichten hindurch verbindender Stift benötigt wird; sie ist auch nur noch für diese einzige vorgesehene Schaltung verwendbar. The design of internal, electrically conductive layers in a flat base material, as a kind of universal process, can be found, for example, in DE-Al 926 590, in which the individual insulating plates or foils, which form the inner levels when assembled to form a kind of multilayer printed circuit board, are printed with a universal grid formed from a repeating, similar arrangement of connection points and connecting conductors. The universal use of the grid shown is based on the fact that it is possible to isolate a practically arbitrary selection of the metallized surfaces, or in other words to connect only selected surfaces to one another by interrupting individual conductors. This means that these universal grids are conditioned on the circuit to be implemented before assembly to form a multilayer printed circuit board, with a much lower amount of work than would be necessary if the corresponding conductor pattern were to be remade. The finished base material, that is to say the multilayer printed circuit board, is not suitable for a dense arrangement of electrical components, since a pin connecting through the layers is required for each connection; it can also only be used for this single intended circuit.

Ein Layoutverfahren in dem universelle Leiterbilder Anwendung finden ist beispielsweise aus der DE-A 2 629 303 A layout method in which universal conductor patterns are used is, for example, from DE-A 2 629 303

bekannt, bei dem die Leitungsführungsvorlage, das ist ein ver-grössertes Layout oder eine Zeichnung eines gedruckten Leitermusters, welches auf fotographischem Weg zur Bildung eines «Werkzeugoriginals» verkleinert wird, als spezielles Muster für eine bestimmte Art von Schaltungskarte oder als universelles Muster für viele Schaltungskartenarten ausgelegt ist. Die erforderlichen Änderungen zur Bildung einer speziellen Leitungsführungsvorlage eines Schaltungsmusters sind von einem relativ geringen Ausmass im Vergleich zu dem Zeichnungsaufwand, der zur Herstellung einer vollständigen Leitungsführungsvorlage erforderlich ist. Damit werden die Universalraster der Innenebenen ebenfalls auf nur eine vorgesehene Schaltung konditioniert, so dass das fertiggestellte Basismaterial, die mehrschichtige Leiterplatte, auch in diesem Fall nur für eine enge Anwendung, nämlich für eine einzige Schaltung verwendbar ist. Diese Lehre zeigt also ein universelles Layoutverfahren, bei dem die universell verwendbaren Druckvorlagen nach der Funktion der zu realisierenden Schaltung abgeändert werden. is known, in which the cable routing template, that is an enlarged layout or a drawing of a printed conductor pattern, which is reduced photographically to form a "tool original", as a special pattern for a certain type of circuit card or as a universal pattern for many types of circuit card is designed. The changes required to form a special wiring template of a circuit pattern are of a relatively small size compared to the amount of drawing required to produce a complete wiring template. The universal grids of the inner levels are thus also conditioned to only one circuit provided, so that the finished base material, the multilayer printed circuit board, can also only be used in this case for a narrow application, namely for a single circuit. This teaching therefore shows a universal layout process in which the universally usable print templates are modified according to the function of the circuit to be implemented.

In der zitierten DE-A 2 629 303 wird unter anderem angegeben: die Anwendung von universellen Schaltungen, vorgefertigt und als zusammengebaute Einheit getestet, für eine Vielzahl von Anwendungsgebieten ohne die Notwendigkeit, rechnerische oder empirische Entwurfsarbeit leisten zu müssen, befreit den Schaltungskartenentwerfer von der sehr umfangreichen Aufgabe, die normalerweise mit der Schaffung von speziellen Mehrschichtkarten verbunden ist. Aus den vorangehenden Ausführungen ist jedoch zu erkennen, dass diese Aussage nicht zutrifft; die Platten sind in der Tat nicht universell anwendbar. Sie sind zwar für gewisse, dafür vorgesehene Arten von einander ähnlichen Schaltungen ohne Änderung, für andere Schaltungen jedoch nicht ohne Änderung verwendbar, das heisst, für beliebige Schaltungen ist eine solche vorgefertigte Einheit nicht anwendbar und daher nicht universell. In the cited DE-A 2 629 303 it is stated, among other things: the use of universal circuits, prefabricated and tested as an assembled unit, for a large number of fields of application without the need to carry out computational or empirical design work, frees the circuit card designer of the very extensive task that is usually associated with the creation of special multilayer cards. However, it can be seen from the preceding statements that this statement is not correct; the plates are in fact not universally applicable. Although they can be used for certain types of circuits similar to one another without change, but not for other circuits without change, that is, such a prefabricated unit cannot be used for any circuits and is therefore not universal.

Obwohl diese Layoutverfahren, die zum Teil symmetrische Raster als universelle Leiterbilder verwenden um den Aufwand der Auslegung von Leiterbahnen zu verkleinern, schon ein sehr rationelles Vorgehen darstellen, ist das Endprodukt, die mehrschichtige Leiterplatte, nur eng problemorientiert verwendbar. Eine Lagerhaltung hängt von den gebrauchten Stückzahlen der diesen vorgefertigten Leiterplatten zugehörigen Schaltung ab; zwischen Bedarf und Nachlieferung, bei verhältnismässig kleinen Änderungen in der Schaltung, liegt der ganze Fabrikationsvorgang. Das Arbeiten mit mehrschichtigen Leiterplatten birgt immer noch eine in sich gegebene Schwerfälligkeit. Although these layout processes, which sometimes use symmetrical grids as universal conductor patterns to reduce the effort of designing conductor tracks, already represent a very rational procedure, the end product, the multilayer circuit board, can only be used in a narrowly problem-oriented manner. Warehousing depends on the number of pieces of circuitry associated with these prefabricated circuit boards; The entire manufacturing process lies between demand and subsequent delivery, with relatively small changes in the circuit. Working with multilayer printed circuit boards still harbors inherent clumsiness.

Es ist die Aufgabe dieser Erfindung, ein ohne Änderung universell anwendbares, vorfabriziertes und damit ab Lager beziehbares Basismaterial zu schaffen, zur Herstellung von ein-oder zweiseitigen gedruckten Schaltungen, im Additiv- oder Subtraktivverfahren oder Multiwire-Verfahren mit mindestens zwei Zwischenebenen eines elektrisch leitenden Flächengitters, welche nach Bedarf zur Stromversorgung, Abschirmung, Wärmeleiter und/oder Wärmeverteiler verwendet werden können. It is the object of this invention to provide a base material that can be used universally without modification, prefabricated and thus obtainable from stock, for the production of one- or two-sided printed circuits, in the additive or subtractive method or multi-wire method with at least two intermediate levels of an electrically conductive surface grid which can be used for power supply, shielding, heat conductors and / or heat distributors as required.

Damit soll ein mehrschichtiges Basismaterial zur Verfügung stehen, das bezüglich der konstruktiven Freiheit annähernd wie ein übliches Basismaterial ohne Zwischenschichten zur Herstellung von ein- und zweiseitigen Leiterplatten verwendet werden kann. Da durch die eingebetteten Flächengitter zum Beispiel die Stromversorgung oder Abschirmung nicht mehr auf der Oberfläche der Leiterplatte angeordnet werden muss, steht diese vollumfänglich der Leiterführung der vorgesehenen Schaltung zur Verfügung. Dadurch ist eine intensive Flächennutzung möglich. Die konstruktiven Freiheiten zur Ausführung einer gegebenen Schaltung, also die Plazierung der Bauelemente mit der nötigen Leiterführung zu denselben, sollen möglichst gross sein, das heisst, es sollen viele Stellen für Anschlussbohrungen zu den Innenebenen sowie Zonen für die This is intended to provide a multi-layer base material which, in terms of design freedom, can be used almost like a conventional base material without intermediate layers for the production of one- and two-sided printed circuit boards. Since the embedded surface grid, for example, means that the power supply or shield no longer has to be arranged on the surface of the printed circuit board, it is fully available for the conductor routing of the circuit provided. This enables intensive use of space. The constructive freedom to carry out a given circuit, i.e. the placement of the components with the necessary conductor routing to the same, should be as large as possible, that is, there should be many places for connecting holes to the inner levels and zones for the

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

Durchstiegsbohrungen von der einen zur anderen äusseren Schaltungsebene systematisch und möglichst dicht über die gesamte Nutzfläche der Leiterplatte verteilt sein, wobei die Zonen für die Durchstiegsbohrungen im Verhältnis zur elektrisch leitenden Fläche so gross wie möglich gehalten werden soll, damit elektrische Komponenten beliebiger Kontaktdurchmesser und Kontaktformen verwendet werden können. Die konstruktiven Freiheiten zur Ausführung einer gegebenen Schaltung sind gross; man ist lediglich durch einen Anschlussplan, der die Topologie des eingebetteten Rasters nach aussen vermittelt, in der Wahl der Anschluss- oder Durchstiegsstellen eingeschränkt. Im Sinne der Erfindung erlauben die gebotenen konstruktiven Freiheiten, dass bei der Auslegung einer beliebigen Schaltung keine konstruktiven Kompromisse wegen dem eingebetteten Raster eingegangen werden müssen. Access holes from one to the other outer circuit level should be systematically distributed as closely as possible over the entire usable area of the circuit board, with the zones for the access holes being kept as large as possible in relation to the electrically conductive area so that electrical components of any contact diameter and contact shape are used can. The design freedom for executing a given circuit is great; one is only limited in the choice of connection or access points by a connection diagram that conveys the topology of the embedded grid to the outside. In the sense of the invention, the design freedom offered allows that no design compromises have to be made because of the embedded grid when designing any circuit.

Diese Aufgabe wird durch die im kennzeichnenden Teil des unabhängigen Patentanspruchs 1 angegebene Erfindung gelöst. This object is achieved by the invention specified in the characterizing part of independent claim 1.

Im folgenden wird die Erfindung unter Bezugnahme auf die Zeichnungen näher beschrieben. Die Dimensionierung der Leiterflächen, das heisst ihre Abstände zueinander sowie die Abstände der Querverbindungen, zum Zweck einer elektrischen Vermaschung, ist im Prinzip frei wählbar. Wegen der weitverbreiteten Normierung deir elektrischen Bauelemente, wird eine Ausführungsform auf den am meisten verwendeten Massstab, den Zehntelzollraster bezogen. In allen Figuren werden gleiche Begriffe, wie beispielsweise Ebene oder Anschlussstelle, mit gleichen Bezugszeichen versehen. The invention is described in more detail below with reference to the drawings. The dimensioning of the conductor areas, that is, their spacing from one another and the spacing of the cross connections, for the purpose of electrical meshing, can in principle be chosen freely. Because of the widespread standardization of electrical components, one embodiment is based on the most frequently used scale, the tenth-inch grid. In all figures, the same terms, such as, for example, level or connection point, are provided with the same reference symbols.

Fig. 1 zeigt ein Flächengitter mit freier Dimensionierung. Fig. 1 shows a surface grid with free dimensioning.

Fig. 2 zeigt drei wie in Fig. 1 abgebildete Flächengitter funktionell übereinandergelegt. FIG. 2 shows three surface grids functionally superimposed as shown in FIG. 1.

Fig. 3 zeigt ein weiteres, speziell auf Dual-In-Linie (DIL)-Gehäuse abgestimmtes Flächengitter. FIG. 3 shows a further surface grating that is specially matched to the dual-in-line (DIL) housing.

Fig. 4 zeigt zwei wie in Fig. 3 abgebildete Flächengitter funktionell übereinandergelegt. FIG. 4 shows two surface grids functionally superimposed as shown in FIG. 3.

Fig. 5 und Fig. 6 zeigen weitere Möglichkeiten, wie zwei wie in Fig. 3 dargestellte Flächengitter funktionell zueinander angeordnet werden können. FIGS. 5 and 6 show further possibilities of how two surface grids as shown in FIG. 3 can be arranged functionally with respect to one another.

Fig. 7 und Fig. 8 zeigen verschiedene, aus drei wie in Fig. 3 dargestellte Flächengittern gebildete Raster. 7 and 8 show different grids formed from three surface grids as shown in FIG. 3.

In Fig. 1 wird eine frei dimensionierte Ausführungsform von funktionell zusammenwirkenden Flächengittern dargestellt. Die Leiterstege Sn sind äquidistant quer zu ihrer Richtung mit stromleitenden Verbindungsstegen, den Maschenstegen Sm, untereinander verbunden, das heisst, sie sind elektrisch ver-mascht (meshed circuit). Die Abstände der Anschlusspunkte P können nach den Massstäben eines beliebigen Rasters ausgewählt werden, die Dimensionierung der leiterfreien Zonen für die Durchstiegsbohrungen von der einen äusseren Schaltungsebene zur andern, die Durchstiegszonen Oz, ergibt sich aus dem Abstand der stromleitenden Stege^Sn mit der Richtung n, bezie-hungszweise dem Leiterabstand | En | und dem Abstand der quer dazu verlaufenden Verbindungsstegj mit der Richtung m, beziehungsweise dem Maschenabstand | Em |. In Fig. 2 erkennt man drei, wie in Fig. 1 dargestellte Flächengitter in den Ebenen a, b und c funktionell übereinander angeordnet um beispielsweise einen Stromversorgungsraster für +15 V/0 V/-15 V zu bilden. Zum Zwecke der besseren Darstellung, sind die Anschlussstellen zweier Flächengitter verschieden ausgerastert. Die aktiven elektrischen Bauelemente können nun so plaziert werden, dass die Stromversorgungsanschlüsse in der Nähe von den über die ganze Nutzfläche verteilten, den einzelnen Flächengittern angehörenden Stellen für Anschlussbohrungen Pa, Pb und Pc an den Stromversorgungsraster angeordnet sind. Da in dieser Anordnung die Verbindungsstege Sm dek-kungsgleich übereinanderliegen und durch eine Anschlussbohrung kurzgeschlossen würden, sind an den kritischen Stellen, hier die Kreuzungspunkte, keine Anschlussstellen oder Lötau630211 1 shows a freely dimensioned embodiment of functionally interacting surface grids. The conductor webs Sn are connected to each other equidistantly transversely to their direction with current-conducting connecting webs, the mesh webs Sm, that is to say they are electrically meshed (meshed circuit). The distances between the connection points P can be selected according to the scales of any grid, the dimensioning of the conductor-free zones for the access holes from one outer circuit level to the other, the access zones Oz results from the distance between the current-carrying webs ^ Sn with the direction n, or the wire spacing | En | and the spacing of the connecting web j running transversely thereto with the direction m or the mesh spacing | Em |. 2 shows three surface grids, as shown in FIG. 1, arranged functionally one above the other in planes a, b and c in order, for example, to form a power supply grid for +15 V / 0 V / -15 V. For the sake of better illustration, the connection points of two surface grids have different settings. The active electrical components can now be placed in such a way that the power supply connections are arranged on the power supply grid in the vicinity of the locations for connection bores Pa, Pb and Pc which are distributed over the entire usable area and belong to the individual surface grids. Since in this arrangement the connecting webs Sm are identical on top of each other and would be short-circuited by a connection hole, there are no connection points or soldering points at the critical points, here the crossing points

gen vorgesehen. In der dargestellten Ausführungsform liegen diese drei Flächengitter, durch eine Isolierschicht voneinander getrennt, in einem Dielektrikum eingebettet, und sind nur durch entsprechende Bohrungen von aussen erreichbar. gene provided. In the embodiment shown, these three surface gratings are separated from one another by an insulating layer, embedded in a dielectric, and can only be reached from the outside through corresponding bores.

Fig. 3 zeigt eine weitere Ausführungsform von funktionell zusammenwirkenden Flächengittern mit Maschenstegen. Die schwarzen Flächenteile stellen eine stromleitende Beschich-tung mit Stellen für Anschlussbohrungen P dar, die weissen Flächenteile tragen keine stromleitende Beschichtung. Die Dimensionierung ist gemäss dem gewählten Beispiel nach dem Zehntelzoll-Raster und hier beispielsweise für DIL-Gehäuse mit 16 Anschlüssen ausgelegt. Man erkennt die Stellen für die Anschlussbohrungen P und die stromleitungsfreien Zonen Oz für die Durchstiegsbohrungen. In den stromleitenden Stegen sind weitere Stellen O für die Durchstiegsbohrungen angebracht, damit soll eine Variante mit grösserem Leiterquerschnitt gezeigt werden, ohne an Fläche für die Durchstiege ein-zubüssen. Werden zwei dieser Flächengitter zu einer funktionellen Einheit übereinandergelegt, so entsteht zum Beispiel der in Fig. 4 abgebildete Raster. Zum Zwecke der besseren Darstellung, sind die stromleitenden Stege eines Flächengitters ausgerastert gezeichnet. Man erkennt, wie die zur längeren Kante der Durchstiegszonen Oz parallel verlaufenden Leitungsstege einen Abstand von drei mal Einzehntelzoll aufweisen, das ist der Abstand der in zwei parallelen Reihen verlaufenden Anschlüsse eines DIL-Bauelements. In gleichmässigen Abständen, die auf ein DIL-Gehäuse mit 16 Anschlüssen abgestimmt sind, verlaufen quer dazu die Vermaschungsstege derart, dass sie in diesem Raster deckungsgleich aufeinander liegen. An die voneinander isolierten, stromleitenden Ebenen a und b werden die gewünschten Potentiale angelegt und durch Anschlussbohrungen von den zur Längsseite der Durchstiegszonen O parallel verlaufenden Stegen abgegriffen. Zwischen zwei benachbarten Stegen liegt die auf den Raster aufgebrachte Potentialdifferenz zur Stromversorgung oder der Potentialabgriff der elektrischen Komponenten. Die Anschlussstellen an den sich dek-kenden Vermaschungsstegen in Richtung m können wegen Kurzschlussbildung nicht benützt werden, hingegen kann man die gemeinsamen Durchstiegsstellen ausnützen. Die Stromversorgung einer mehrschichtigen Leiterplatte, die als innere Ebenen einen wie beispielsweise inPig. 4 abgebildeten Stromversorgungsraster enthält,jerlaubt eine maximale Bestückungsdichte von 44 elektrischen Komponenten in DIL-Gehäusen mit 16 Anschlüssen. Diese dichte Bestückung ist auf einem ab Lager beziehbaren Basismaterial möglich, ohne konstruktive Veränderungen anbringen zu müssen. Fig. 3 shows a further embodiment of functionally interacting surface grids with mesh webs. The black surface parts represent a current-conducting coating with places for connection holes P, the white surface parts do not have a current-conducting coating. The dimensioning is designed according to the selected example according to the tenths of an inch grid and here for example for DIL housings with 16 connections. The locations for the connection bores P and the current-free zones Oz for the access bores can be seen. Further points O for the access holes are provided in the current-conducting webs, so that a variant with a larger conductor cross-section is to be shown without sacrificing surface area for the openings. If two of these surface grids are superimposed to form a functional unit, the grid shown in FIG. 4 is created, for example. For the purpose of better illustration, the current-conducting webs of a surface grid are drawn out in a rasterized manner. It can be seen how the line bridges running parallel to the longer edge of the access zones Oz are spaced three times one-tenth of an inch, that is the distance between the connections of a DIL component running in two parallel rows. At regular intervals, which are matched to a DIL housing with 16 connections, the meshing webs run transversely to them in such a way that they lie congruently on one another in this grid. The desired potentials are applied to the electrically conductive levels a and b, which are insulated from one another, and are tapped through connecting bores from the webs running parallel to the long side of the access zones O. The potential difference applied to the grid for the power supply or the potential tap of the electrical components lies between two adjacent bars. The connection points on the covering mesh webs in the direction of m cannot be used due to the formation of a short circuit, however, the common access points can be used. The power supply of a multilayer printed circuit board, which as internal levels one such as inPig. 4 power supply grid shown, allows a maximum assembly density of 44 electrical components in DIL housings with 16 connections. This dense assembly is possible on a base material available from stock without having to make any design changes.

Zwei weitere Möglichkeiten, in Abwandlung des in Fig. 4 gezeigten Rasters, sind die in den Fig. 5 und 6 dargestellten Anordnungen von zwei Flächengittern. Diese Varianten sind nützlich, wenn beispielsweise die wie in Fig. 5 dargestellten, besonders grossen Durchstiegszonen benötigt werden, was bei Schaltungen mit vielen Analogbausteinen oft der Fall ist, oder wenn möglichst viele Anschlussstellen an den Raster und viele Durchstiegszonen vorhanden sein sollen, wie es beispielweise in Fig. 6 dargestellt ist. In diesen beiden Ausführungen sind die Raster natürlich nicht mehr optimal auf 16-Pin-DIL-Gehäuse abgestimmt, sie zeigen aber die Variationsmöglichkeiten, die es erlauben, in die Nähe der optimalen Auslegung von speziellen Normgruppen zu kommen. Jeder dieser, aus zwei Flächengittern gebildete Raster ist jedoch schaltungstechnisch universell verwendbar, da sich Anschlussbohrungen an den Raster und Durchstiegsbohrungen in den Durchstiegszonen gleichmässig über die ganze Nutzfläche anbringen lassen. Two further possibilities, in a modification of the grid shown in FIG. 4, are the arrangements of two surface grids shown in FIGS. 5 and 6. These variants are useful if, for example, the particularly large access zones as shown in Fig. 5 are required, which is often the case with circuits with many analog modules, or if there should be as many connection points to the grid and many access zones as possible, for example is shown in Fig. 6. In these two versions, the grids are of course no longer optimally matched to 16-pin DIL housings, but they do show the possible variations that allow you to get close to the optimal design of special standard groups. However, each of these grids, made up of two surface grids, can be used universally in terms of circuitry, since connection holes on the grids and access holes in the access zones can be made uniformly over the entire usable area.

In den Fig. 7 und 8 erkennt man drei der in Fig. 3 dargestellten Flächengitter funktionell übereinander angeordnet und so zu einem 3schichtigen Raster ausgebildet. Zur besseren Darstellung sind zwei von den drei Flächengittern verschieden stark ausgerastert. Wieder bestehen mehrere Möglichkeiten, 7 and 8, three of the surface grids shown in FIG. 3 can be functionally arranged one above the other and thus formed into a 3-layer grid. For a better representation, two of the three surface grids are screened out to different degrees. Again there are several ways

3 3rd

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

630211 4 630 211 4

die Flächengitter anzuordnen, zwei davon sind hier dargestellt. Flächengitter zu ändern, kein weiteres Flächengitter mehr Der Raster in Fig. 7 enthält noch Durchstiegszonen Oz, beim zugeordnet werden. to arrange the surface grids, two of which are shown here. Change surface grid, no further surface grid The grid in Fig. 7 still contains access zones Oz, when assigned.

Raster in Fig. 8 sind, bei dieser Anordnung und der Dimensio- Prinzipiell ist es möglich, bei entsprechender Dimensionie- 8 are, with this arrangement and the dimensions. In principle, it is possible, with appropriate dimensions,

nierung des gewählten Flächengitters grössere Durchstiegszo- rung der verwendeten Flächengitter einen N-schichtigen nen nicht mehr möglich, jedoch sind die Stellen für Anschluss- 5 Raster mit oder ohne Durchstiegszonen aufzubauen. So kann bohrungen an den Raster und die in den stromleitenden Stegen für diverse Anwendungsgebiete, zum Beispiel Digitaltechnik enthaltenen Stellen O für die Durchstiegsbohrungen gleich- mit vorwiegend normierten integrierten Schaltungen, Analog-mässig über die gesamte Nutzfläche des Basismaterials verteilt, technik mit gemischtnormierten Bauteilen oder freier Diskret-Während bei der Anordnung in Fig. 7 ein viertes Flächengitter aufbau, ein universell anwendbares Basismaterial anwendungs-einen ähnlichen Raster wie der in Fig. 8 abgebildete ergeben 10 orientiert vorfabriziert werden. Ein Raster, wie er zum Beispiel würde, allerdings mit vier funktionellen Ebenen, kann in der in Fig. 8 dargestellt ist, und nach Bedarf auf N Schichten erwei-Anordnung von Fig. 8, ohne die Dimension der verwendeten tert, ist nicht nur für DIL-Gehäuse verwendbar, sondern für alle nation of the selected area grille, a larger access zone for the area grids used is no longer possible with an N-layered structure, but the positions for connection grids must be set up with or without access areas. For example, holes on the grid and the points O contained in the current-conducting webs for various areas of application, for example digital technology, for the access bores - with predominantly standardized integrated circuits, distributed analogously over the entire usable area of the base material, technology with mixed-standardized components or free Discrete-While in the arrangement in FIG. 7, a fourth surface grid construction, a universally applicable base material, a grid similar to that shown in FIG. 8 results in 10 prefabricated. A grid as it would, for example, but with four functional levels, can be shown in FIG. 8, and if necessary on N layers of the arrangement of FIG. 8, without the dimension of the tert used, is not only for DIL housing usable, but for everyone

Typen von Schaltungsaufbau. Types of circuit construction.

G G

4 Blatt Zeichnungen 4 sheets of drawings

Claims

630211

1.Procedure for the design of electrically conductive layers of a multilayer flat base material for the production of printed circuits, wherein a conductive layer is arranged on each of two outer levels and at least two intermediate levels of the base material and the conductive layers are separated by insulating layers, and wherein the the intermediate layers arranged in the intermediate planes are formed as congruent surface gratings which have two families of parallel webs which are spaced in one direction (m, n) essentially by the length of a distance vector (Em, En), characterized in that that starting from a first surface grid (a) adjacent to an outer plane, the other surface grids (b, c) are arranged one after the other and gradually shifted in the order of increasing distance from the first surface grid such that the webs of at least one family in one of the surface grids the web e do not cover the same family in the area grid preceding this order.

2. The method according to claim 1 for the design of N arranged on intermediate levels electrically conductive layers, characterized in that the webs of a family in a surface lattice compared to the webs of the same family in the surface lattice preceding in order essentially around the Nth part of this Family associated distance vector to be moved.

2nd

PATENT CLAIMS

3. Multi-layer flat base material for carrying out the method according to claim 1, characterized by the features mentioned in claim 1.