CH506886A - Verfahren zur Herstellung einer Übergangsschicht von vorgegebener Gestalt in einem scheibenförmigen Körper aus Halbleitermaterial - Google Patents
Verfahren zur Herstellung einer Übergangsschicht von vorgegebener Gestalt in einem scheibenförmigen Körper aus HalbleitermaterialInfo
- Publication number
- CH506886A CH506886A CH671867A CH671867A CH506886A CH 506886 A CH506886 A CH 506886A CH 671867 A CH671867 A CH 671867A CH 671867 A CH671867 A CH 671867A CH 506886 A CH506886 A CH 506886A
- Authority
- CH
- Switzerland
- Prior art keywords
- areas
- plate
- predetermined shape
- disk
- polished
- Prior art date
Links
Classifications
-
- H10P95/00—
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
- C30B31/18—Controlling or regulating
- C30B31/185—Pattern diffusion, e.g. by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
Verfahren zur Herstellung einer Übergangsschicht von vorgegebener Gestalt in einem scheibenförmigen Körper aus Halbleitermaterial
Die Erfindung betrifft ein Verfahren zur Herstellung einer t:sbergangsschicht von vorgegebener Gestalt in einem scheibenförmigen Körper aus Halbleitermaterial.
nie Bildung von Übergangsschichten in Halbleiterplatten durch Diffusionsverfahren ist wohlbekannt.
Häufig ist es erwünscht, der Grenzschicht in der Platte eine besondere Gestalt zu geben, so dass in einem anschliessenden Feinschleifvorgang durch Abschleifen oder Abläppen der obersten Schicht der gestalteten Fläche auf der Plattenoberfläche ausgewählte Bereiche ver sohiedtenen Leitfähigkeitstyps blossgelegt werden können. Auf diese blossgelegten Bereiche können hierauf wahlweise Elektroden aufgesetzt und dadurch einige besondere Typen von H,albleibenelemNenten bestimmt werden.
Zur Erzielung der gewünschten Grenzschichtgestalt werden verschiedene Verfahren angewendet, wie z. B.
das Verfahren der örtlichen Maskierung mit einer Vielzahl von Diffusionsprozessen, bei welchem lein gegebener Dotierungsstoff an den unmaskierten Stellen von der Oberfläche her tiefer in die Halbleiterplatte eindiffundiert werden kann.
Die vorliegende Erfindung beruht auf der Erkenntnis, dass eine aufgerauhte Plattenoberfläche ein tieferes Eindringen Ider Atome Indes Dotierungsstoffes während des Diffusionsvorganges ermöglicht als eine polierte Plattenoberfläche, und zwar wegen der bei der Jaufge- rauhten Platte an Ideren Oberfläche vorhandenen grösseren Störstoffdichte und der dort vorkommenden Kristallbeschädigungen.
Das erfindulgsgemässe Verfahren ist dadurch ge kennzeichnet, Idass die gesamte obere Fläche des Halbleiterkörpers poliert wird, dass danach Bereiche dieser Fläche aufgerauht werden und damit ausgewählte Berei ohe poliert bleiben, dass danach in die gesamte Oberfläche des Halbleiterkörpers einen der Loitfähigkeitstypen erzeugende Stönelemente {eindiffundliert werden, so dass die leindiffundierenden Elemente auf ,eine vorbestimmte, vom Rauhigkeitsgrad der Bereiche auf der oberen Körperfläche abhängige Tiefe in den Körper eindiffundieren, um unterhalb dieser Körperfläche eine Grenzschicht vorgegebener Form zu bilden,
und dass eine Materialschicht solcher Dicke von wider oberen Körperfläche abgetragen wird, Idass wenigstens der oberste Teil der Grenzschicht auf der oberen Körperfläche freigelegt wird.
Das Verfahren wird im folgenden unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigen:
Fig. 1 die Aufsicht einer Platte, welche als Aus gangsmaterial bei dem Verfahren nach der Erfindung verwendet wird,
Fig. 2 den längs der Linie 22 in Fig. 1 geführten Schnitt durch die Platte,
Fig. 3 in Aufsicht die Platte der Fig. 1, nachdem der mittlere Oberflächenbereich derselben poliert und der äussere ringförmige und Iden mittleren Bereich umschliessende Oberflächenbereich aufgerauht worden ist,
Fig. 4 im Querschnitt die Platte der Fig. 3 und ver anschaulicht die Unterschiede zwischen den aufgerauh ten und polierten Oberflächengebieten,
Fig. 5 den Querschnitt der Fig.
4 mit der Kontur der in die Oberfläche der Platte nach Fig. 3 eindiffundierten Grenzschicht,
Fig. 6 die Platte der Fig. 5, nachdem deren Oberfläche Igeläppt worden ist, um zwei Bereiche verschiedenen Leitfähigkeitstyps auf der Plattenoberfläche freizulegen, und
Fig. 7 das Halbleiterelement der Fig. 6, nachdem Elektroden zur Bildung eines Transistors aufgesetzt worden sind.
Die in Fig. 1 gezeigte Platte 10 soll beispielsweise aus einem n-leitenden Halbleitermaterial bestehen.
In der folgenden Beschreibung und der Zeichnung ist die Anwendung des erfindungsgemässen Verfahrens zur Herstellung eines Transistors dargelegt. Es ist selbstverständlich, dass das erfindungsgemässe Verfahren zur Herstellungleines beliebigen Halbleiterelementes mit gestalteten oder geformten Grenzschichten geeignet ist, und sowohl bei einem p-leitenden als auch bei einem n-leitenden Ausgangsmaterial angewendet werden kann.
Ferner kann das erfindungsgemässe Verfahren offensichtlich auch in Verbindung mit verschiedenen Arten von Maskierungsverfahren angewendet werden.
Gemäss der Erfindung wird, wie in Filg. 3 gezeigt ist, die obere Fläche einer Platte 10 zunächst auf gewünschte Weise poliert und hierauf deren äusseres Randgebiet aufgerauht, so dass ein zentraler polierter Oberflächenbereich 11 und ein aufgerauhter kreisringförmiger Aussenbereich 12 gebildet ist. Das anfängliche Polieren der Platte kann wie folgt durchgeführt werden:
Das Aussengebiet 12 kann durch 1 Minute langes Sandbestrahlen mit einem 600-Kiessand aufgerauht werden. Das Aufrauhen kann auch durch Feinschleifen oder Mattieren erfolgen. Hierzu kann Aluminiumoxyd, Siliziumkarbid oder ein anderer Kiessand benützt werden.
Selbstverständlich kann die Form der aufgerauhten und polierten Bereiche je nach der besonderen Gestaltung der Umrisslinie der in die Plattenoberfläche einzudiffundierenden Grenzschicht beliebig gewählt werden.
Nach dem Polieren und Aufrauhen wird die Platte der Fig. 3 den in Fig. 4 gezeigten Querschnitt haben, wobei deren Grundfläche 13 im gleichen Masse poliert sein kann wie der Oberflächenbereich 11, obgleich die Polierung der gesamten Grundfläche nur von der gewünschten Eindringtiefe der in die Grundfläche eindif- fundierenden Atome abhängig ist.
Anschliessend wird, wie in Fig. 5 veranschaulicht, die Platte der Fig. 4 in einen zum Eindiffundieren von Boranhydrid als Diffusionsstoff geeignete Diffusionsofen gebracht. In diesem wird die Platte während 120 Minuten einem Strom aus Boranhydrid-Dampf bei einer Temperatur von 125 OC ausgesetzt, wodurch die Oberund Grundfläche der Platte 10 p-leitend wird und zwei Grenzschichten 14 und 15 über bzw. unter einem zentralen n-leitenden Körper gebildet werden.
Die untere Grenzschicht 15 wird sich in einer Ebene durch die Platte hindurch erstrecken, da alle eindiffundierenden Atome bis ungefähr auf die gleiche Tiefe von der Plattengrundfläche eindiffundieren werden. Die Grenzschicht 14 wird jedoch erfindungsgemäss eine vom örtlichen Rauhigkeitsgrad der Oberfläche abhängige Form haben. Die Grenzschicht 15 wird in den Aussenbereichen, von der Plattenoberfläche her gesehen, tiefer liegen als in den mittleren Bereichen der Platte, da die eindiffundierenden Atome über den Oberflächenbereich 12 tiefer in die Platte eindringen als über den polierten Flächenbereich 11.
Diese Formgebung der oberen Grenzschicht 14 macht es möglich, dass durch einfaches Abschleifen bzw. Läppen der Oberfläche das zentrale n-leitende Material auf der Plattenoberfläche blossgelegt wird.
Insbesondere kann die Grenzschicht 14 in der Platte ungefähr 25 lt unterhalb des zentralen Oberflächenbereiches und 38 lt unterhalb des äusseren Oberflächenbereiches verlaufen. Wird von der Plattenoberfläche durch Läppen oder ein anderes geeignetes Polierverfahren eine 28 lt dicke Materialschicht abgetragen, so wird, wie in Fig. 6 gezeigt, auf der Plattenoberfläche ein n-leitender Oberflächenbereich 20 und ein den n-leitenden Bereich 20 umschliessender ringförmiger p-leitender Bereich 21 blossgelegt.
Wie in Fig. 7 gezeigt, kann nun eine Ringelektrode 22 auf den ringförmigen Bereich 21 und eine zentrale Elektrode 23 auf den zentralen n-leitenden Bereich 20 der Fig. 6 aufgebracht werden. Mit der Grundfläche der Platte, welche p-leitend ist, wird dann noch eine Bodenelektrode 24 verbunden.
Das sich ergebende Halbleiterelement ist ein Tran.si- stor, wobei die Elektrode 24 den Basis-, die Elektrode 22 den Kollektor- und die Elektrode 23 den Emitter Anschluss des Transistors bilden.
Dem Fachmann ist es leicht verständlich, dass die Grenzschicht 14 eine beliebige Form erhalten kann, so dass durch Läppen, wie in Fig. 6 gezeigt, auf der Plattenoberfläche Gebiete verschiedenen Leitfähigkeitstyps in vorbestimmter Form freigelegt werden können.
Claims (1)
- PATENTANSPRUCHVerfahren zur Herstellung einer Übergangsschicht von vorgegebener Gestalt in einem scheibenförmigen Körper aus Halbleitermaterilal, bei welchem auf der einen Flä ohe eines scheibenförmigen Halbleiterkörpers Gebiete verschiedenen Leitfähigkeitstyps freigelegt sind, dadurch gekennzeichnet, dass die gesamte obere Fläche des Halbleiterkörpers (10) poliert wird, dass danach Bereiche dieser Fläche aufgerauht werden und damit ausgewählte Bereiche poliert bleiben, dass danach in die gesamte Oberfläche des Halbleiterkörpers einen der Leitfähigkeitstypen erzeugende Störelemente eindiffundiert werden, so dass die eindiffundierten Elemente auf eine vorbestimmte, vom Rauhigkeitsgrad der Bereiche auf der oberen Körperfläche abhängige Tiefe in den Körper eindiffundieren,um unterhalb dieser Körperfläche eine Grenzschicht vorgegebener Form zu bilden, und dass eine Materialschicht solcher Dicke von der oberen Körperfläche abgetragen wird, dass wenigstens der oberste Teil der Grenzschicht auf der oberen Körperfläche freigelegt wird.UNTERANSPRUCH Verfahren nach Patentanspruch, dadurch gekennzeichnet, dass die vorgegebene Form eine Form einschliesst, bei welcher die den polierten Bereichen benachbarten Gebiete der Grenzschicht dichter an der oberen Plattenfläche liegen als die den aufgerauhten Bereichen benachbarten Gebiete.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US549723A US3396456A (en) | 1966-05-12 | 1966-05-12 | Process for diffusion of contoured junction |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH506886A true CH506886A (de) | 1971-04-30 |
Family
ID=24194146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH671867A CH506886A (de) | 1966-05-12 | 1967-05-11 | Verfahren zur Herstellung einer Übergangsschicht von vorgegebener Gestalt in einem scheibenförmigen Körper aus Halbleitermaterial |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US3396456A (de) |
| BE (1) | BE698316A (de) |
| CH (1) | CH506886A (de) |
| DE (1) | DE1589946C3 (de) |
| FR (1) | FR1522733A (de) |
| GB (1) | GB1167266A (de) |
| NL (1) | NL6706294A (de) |
| SE (1) | SE324352B (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3791882A (en) * | 1966-08-31 | 1974-02-12 | K Ogiue | Method of manufacturing semiconductor devices utilizing simultaneous deposition of monocrystalline and polycrystalline regions |
| US3770520A (en) * | 1968-06-26 | 1973-11-06 | Kyodo Denshi Gijutsu Kenkyusho | Production of semiconductor integrated-circuit devices |
| GB1250377A (de) * | 1968-08-24 | 1971-10-20 | ||
| US4018626A (en) * | 1975-09-10 | 1977-04-19 | International Business Machines Corporation | Impact sound stressing for semiconductor devices |
| JP4831709B2 (ja) * | 2010-05-21 | 2011-12-07 | シャープ株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3009841A (en) * | 1959-03-06 | 1961-11-21 | Westinghouse Electric Corp | Preparation of semiconductor devices having uniform junctions |
-
1966
- 1966-05-12 US US549723A patent/US3396456A/en not_active Expired - Lifetime
-
1967
- 1967-03-23 GB GB03779/67A patent/GB1167266A/en not_active Expired
- 1967-05-05 NL NL6706294A patent/NL6706294A/xx unknown
- 1967-05-11 DE DE1589946A patent/DE1589946C3/de not_active Expired
- 1967-05-11 SE SE6641/67A patent/SE324352B/xx unknown
- 1967-05-11 CH CH671867A patent/CH506886A/de not_active IP Right Cessation
- 1967-05-11 BE BE698316D patent/BE698316A/xx unknown
- 1967-05-11 FR FR106013A patent/FR1522733A/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| BE698316A (de) | 1967-11-13 |
| US3396456A (en) | 1968-08-13 |
| GB1167266A (en) | 1969-10-15 |
| DE1589946B2 (de) | 1971-04-22 |
| DE1589946C3 (de) | 1976-01-02 |
| FR1522733A (fr) | 1968-04-26 |
| DE1589946A1 (de) | 1970-11-12 |
| NL6706294A (de) | 1967-11-13 |
| SE324352B (de) | 1970-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2507366C3 (de) | Verfahren zur Unterdrückung parasitärer Schaltungselemente | |
| DE2238450C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE2040911A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| DE2215357A1 (de) | Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil | |
| DE2615754A1 (de) | Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung | |
| DE1614929A1 (de) | Elektrisches Halbleiterelement | |
| DE2611559C3 (de) | Verfahren zur Herstellung von Halbleiterstrukturen | |
| DE1764570B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
| CH506886A (de) | Verfahren zur Herstellung einer Übergangsschicht von vorgegebener Gestalt in einem scheibenförmigen Körper aus Halbleitermaterial | |
| DE2527076A1 (de) | Integriertes schaltungsbauteil | |
| DE2426529C3 (de) | Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I2 L - Schaltung | |
| DE2200623A1 (de) | Verfahren zum Eindiffundieren einer Verunreinigung in einen Halbleiterkoerper | |
| DE2209534A1 (de) | Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung | |
| DE2653311A1 (de) | Verfahren zum herstellen eines halbleiterelementes | |
| DE2403816A1 (de) | Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung | |
| DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
| DE1090330B (de) | Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen | |
| DE2027588A1 (de) | Verfahren zur Herstellung von mit Phosphorsihkatglas passivierten Transistoren | |
| DE1303672B (de) | ||
| DE2541161A1 (de) | Verfahren zur herstellung monolithischer komplementaerer transistoren | |
| DE2120832A1 (de) | Verfahren zum Herstellen von integrierte Schaltkreise bildenden Halbleiterbauteilen | |
| DE2811207A1 (de) | Temperaturgradient-zonenschmelzverfahren durch eine oxidschicht | |
| DE7605242U1 (de) | Integrierte monolithische anordnung mit leistungstransistor- und signaltransistorbereichen | |
| DE2028632A1 (de) | Halbleiterbauelement | |
| DE2011701A1 (de) | Lateraltransistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased |