[go: up one dir, main page]

CH495059A - Verfahren zum Herstellen eines Halbleiterkörpers - Google Patents

Verfahren zum Herstellen eines Halbleiterkörpers

Info

Publication number
CH495059A
CH495059A CH1088865A CH1088865A CH495059A CH 495059 A CH495059 A CH 495059A CH 1088865 A CH1088865 A CH 1088865A CH 1088865 A CH1088865 A CH 1088865A CH 495059 A CH495059 A CH 495059A
Authority
CH
Switzerland
Prior art keywords
semiconductor body
layer
semiconductor
doping
deposited
Prior art date
Application number
CH1088865A
Other languages
English (en)
Inventor
Hans-Juergen Dr Schuetze
Klaus Dr Hennings
Original Assignee
Telefunken Patent
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patent filed Critical Telefunken Patent
Publication of CH495059A publication Critical patent/CH495059A/de

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • H10P95/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/007Autodoping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/135Removal of substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/4981Utilizing transitory attached element or associated separate material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/4981Utilizing transitory attached element or associated separate material
    • Y10T29/49812Temporary protective coating, impregnation, or cast layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Bipolar Transistors (AREA)

Description


  
 



  Verfahren zum Herstellen eines Halbleiterkörpers
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterkörpers mit einem Substrat, das im Vergleich zum übrigen Körper durch seine höhere Dotierung niederohmiger ist.



   In der   Haibleitertechnik    benutzt man zur Herstellung von Transistoren mit kleinem Kollektorbahnwiderstand gewöhnlich Halbleiterkörper, die auf einem niederohmigen Substrat mit einem spezifischen Widerstand von ca. 10-3 bis 5    10-3    Ohmcm eine dünne epitaktische Schicht von gleichem Leitfähigkeitstyp und einem spezifischen Widerstand von ca. 1 Ohmcm besitzen. In verschiedenen Fällen ist es jedoch erwünscht, dass das Substrat noch niederohmiger ist. Dies ist z.

  B. bei Schalttransistoren der Fall, bei denen eine Verminderung des Kollektorbahnwiderstandes und damit der Sättigungsspannung angestrebt wird, besonders dann, wenn die verwendeten Halbleiterkörper zum Zweck der Erzielung kleiner Schaltzeiten einer   Oolddiffusion    unterzogen worden sind, die neben der Erhöhung der Ladungsträgerrekombination auch eine störende Abnahme der Leitfähigkeit zur Folge hat. Extrem niederohmige Substrate sind auch erwünscht für Leistungs-, insbesondere   Höchstfrequenzleistungstransistoren.    Diese werden meist bei grossen Aussteuerungen betrieben und erfordern zur Herabsetzung der im Kollektorbahngebiet erzeugten Wärme einen kleinen spezifischen Widerstand des Kollektormaterials.

  Der Verwendung extrem niederohmigen Substratmaterials bei der Herstellung von Halbleiterbauelementen stehen jedoch hauptsächlich zwei Gründe entgegen. Einmal ist es bei einem sehr niederohmigen Substrat infolge der Ausdiffusion von Dotierungsatomen aus dem Substrat während des Aufwachsprozesses sehr schwierig, auf das Substrat hochohmige Schichten aufwachsen zu lassen. Zum anderen ist im Falle eines sehr hochdotierten Substratmaterials dessen Kristallgitter gestört, und diese Störungen setzen sich zum Teil in der epitaktisch aufgewachsenen Schicht fort. Ausserdem   diffundierenDotierungsatome    auch noch nach dem Aufwachsen bei den später erfolgenden Temperaturbehandlungen aus dem niederohmigen Substrat in die Schicht hinein.



   Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleiterkörpers mit einem Substrat, das im Vergleich zum übrigen Halbleiterkörper durch seine höhere Dotierung niederohmiger ist, anzugeben, mit welchem dann die Nachteile, wie sie oben beschrieben wurden, vermieden werden können.   Erfindungsgemäss    wird diese Aufgabe dadurch gelöst, dass ein Halbleiterkörper mit einer Isolierschicht überzogen wird, anschliessend auf diese Isolierschicht eine Trägerschicht abgeschieden wird, nun der Halbleiterkörper bis auf eine vorgegebene Dicke abgetragen wird, dann auf die durch die Abtragung entstandene Fläche Halbleitermaterial niedergeschlagen wird, dessen Dotierung höher ist als die des Halbleiterkörpers, und anschliessend die Trägerschicht wieder entfernt wird.



  Das Aufbringen der Isolierschicht erfolgt beispielsweise durch thermische Oxydation, während als Trägerschicht zum Beispiel   polykristallines    Halbleitermaterial abgeschieden wird.



   Mit Hilfe des erfindungsgemässen Verfahrens ist es nun möglich, einen epitaktischen Halbleiterkörper mit extrem niederohmigem Substrat herzustellen, ohne dass dabei die Eigenschaften der höherohmigen Halbleiterschicht beeinträchtigt werden.



   Ein Ausführungsbeispiel des erfindungsgemässen Verfahrens sei anhand der Fig. 1 dargestellt. Ein Halbleiterkörper, der aus einem niederohmigen Substrat 1   mit einem spezifischen Widerstand von z. B. ca. 5 10 10-3    bis   10 - 2      Ohmcm    - ein solches nicht extrem niederohmiges Substrat erlaubt ohne Schwierigkeiten die Abscheidung einwandfreier Epitaxialschichten - und einer oder mehreren höherohmigen Epitaxialschichten 2 besteht, wird mit einer Isolierschicht 3 z. B. durch thermische Oxydation überzogen. Anschliessend wird auf die Isolierschicht 3 eine Trägerschicht 4 z. B. aus polykristallinem Halbleitermaterial, z. B. aus der Gasphase, abgeschieden, wie dies die Fig. la zeigt.

  Nun wird das Substrat 1 von der Unterseite der Anordnung her bis  auf eine restliche Dicke von ca. 10 bis 30   pt,    die vorzugsweise   grösser    als die Dicke   wider    höherohmigen Epitaxialschicht ist, abgetragen - in der Fig.   1a    bis zur Höhe der gestrichelten Linie - und dann auf die abgetragene Fläche eine Schicht 5 aus extrem hochdotiertem Halbleitermaterial, z. B. mit einem spezifischen Widerstand von ca. 10-3 bis   10-4 Q      cm    oder darunter aus der Gasphase niedergeschlagen, wie dies in der Fig.   1b    zu sehen ist. Hierbei ist es unerheblich, wenn sich die niederohmige Schicht wegen ihrer hohen Dotierung polykristallin abscheidet.

  Abschliessend wird die Trägerschicht 4, die nur der Bewahrung der mechanischen Stabilität der Anordnung während des Abtragens der Substratschicht dient, wieder entfernt, z.B. mit Hilfe eines selektiven, nur die Trägerschicht 4 und nicht die Isolierschicht 3 angreifenden   Atzmittels,    so dass die Abtragung der Trägerschicht 4 automatisch durch die Isolierschicht 3 begrenzt wird.



   Die   erfindungsgemässe    Abtragung des Substrates 1 bis auf eine restliche Dicke geschieht z. B. durch chemisches Ätzen, um auf diese Weise Störungen der Kristallstruktur zu vermeiden. Dabei ist es ohne weiteres möglich, die evtl. sich ergebene Abrundung der abgetragenen Fläche in den geforderten Grenzen von z. B. ca 10   u    zu erhalten. Eine solche Abrundung ist ebenso wie ein Fehler in der restlichen Schichtdicke für die elektrischen Eigenschaften der aus dem Material hergestellten Bauelemente praktisch ohne Bedeutung.

  Soll die Abrundung in kleinen Grenzen gehalten werden, ist es erfindungsgemäss aber auch möglich, eine mechanische Abtragung einzuschalten, wobei besonders hervorzuheben ist, dass eine geringe Störung der Kristallstruktur bis zu einer Tiefe von ca. 1-2   CG    bei diesem Verfahren ebenfalls ohne Bedeutung ist, da sie die später herzustellenden Bauelemente nicht berührt.



   In einem anderen Ausführungsbeispiel, das in der Fig. 2 dargestellt ist, wird ein beispielsweise homogener Halbleiterkörper 1 mit einer Isolierschicht 3 und einer Trägerschicht 4 bedeckt, dann der Halbleiterkörper 1 bis auf eine restliche vorgegebene Schichtdicke - in der Fig. 2a bis zur Höhe der gestrichelten Linie - abgetragen und auf diese Fläche jetzt wieder eine Halbleiterschicht 5 abgeschieden, deren Dotierung höher ist als die des Halbleiterkörpers 1. Man ist bei dem Verfahren, wie es der vorliegenden Erfindung zugrundeliegt auch in der Lage, die Halbleiterschicht 5 aus mehreren Schichten verschiedener Dotierung auszubilden, z. B. aus einer niederohmigen Schicht direkt unterhalb der stehengebliebenen Halbleiterschicht 1 bis zur strichpunktierten Linie in Fig. 2b und einer darunter befindlichen, extrem niederohmigen Schicht, oder es wird z.

  B. die Dotierung der Schicht durch ihre Steuerung im Aufwachsreaktor während des   Aufwachsprozesses    mit einem Profil versehen, welches z. B. von erst niederohmigen und dann steigend zu extrem niederohmigen Bereichen reicht.

 

   Alle erwähnten Halbleiterschichten, die bei einem Verfahren nach der vorliegenden Erfindung erzeugt werden, weisen entweder Dotierungen entgegengesetzten oder gleichen Leistungstyps auf.



   Aus den Ausführungsbeispielen ist ersichtlich, dass alle Arbeitsgänge des Verfahrens, wie es der vorliegenden Erfindung zugrundeliegt, unkritisch sind. Mit Hilfe des   erfindungsgemässen    Verfahrens ist es somit möglich, die   Substratleitfähigkeit    eines epitaktischen Halbleiterkörpers bei gleicher oder besserer Qualität der Epitaxialschichten um ca. ein bis zwei Grössenordnungen zu erhöhen, ohne dabei die epitaktischen Halbleiterkörper nennenswert zu verteuern. 

Claims (1)

  1. PATENTANSPRUCH
    Verfahren zum Herstellen eines Halbleiterkörpers mit einem Substrat, das im Vergleich zum übrigen Körper durch seine höhere Dotierung niederohmiger ist, da ,durch gekennzeichnet, dass ein Halbleiterkörper mit einer Isolierschicht überzogen wird, anschliessend auf diese Isolierschicht eine Trägerschicht abgeschieden wird, nun der Halbleiterkörper bis auf eine vorgegebene Dicke abgetragen wird, dann auf die durch diese Abtragung entstandene Fläche Halbleitermaterial niedergeschlagen wird, indessen Dotierung höher ist als die des Halbleiterkörpers, und anschliessend die Trägerschicht wieder entfernt wird.
    UNTERANSP RÜ CHE 1. Verfahren nach Patentanspruch, dadurch gekennzeichnet, dass das Aufbringen der Isolierschicht durch thermische Oxydation erfolgt.
    2. Verfahren nach Patentanspruch oder Unteranspruch 1, dadurch gekennzeichnet, dass als Trägerschicht polykristallines Halbleitermaterial abgeschieden wird.
    3. Verfahren nach Patentanspruch, dadurch gekennzeichnet, dass die auf die abgetragene Fläche abgeschiedene hochdotierte Halbleiterschicht mit einem Dotierungsprofil oder mehreren Schichten unterschiedlicher Dotierung versehen wird.
    4. Verfahren nach Patentanspruch, dadurch gekennzeichnet, dass das Abtragen des Halbleiterkörpers durch chemisches Ätzen und die Entfernung der Trägerschicht mit Hilfe eines selektiven Ätzprozesses vorgenommen wird.
CH1088865A 1964-12-19 1965-08-03 Verfahren zum Herstellen eines Halbleiterkörpers CH495059A (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET27666A DE1286511B (de) 1964-12-19 1964-12-19 Verfahren zum Herstellen eines Halbleiterkoerpers mit einem niederohmigen Substrat

Publications (1)

Publication Number Publication Date
CH495059A true CH495059A (de) 1970-08-15

Family

ID=7553648

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1088865A CH495059A (de) 1964-12-19 1965-08-03 Verfahren zum Herstellen eines Halbleiterkörpers

Country Status (5)

Country Link
US (1) US3462322A (de)
CH (1) CH495059A (de)
DE (1) DE1286511B (de)
GB (1) GB1126338A (de)
SE (1) SE313119B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2328286A1 (fr) 1975-10-14 1977-05-13 Thomson Csf Procede de fabrication de dispositifs a semiconducteurs, presentant une tres faible resistance thermique, et dispositifs obtenus par ledit procede
US4321747A (en) * 1978-05-30 1982-03-30 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a solid-state image sensing device
US4965173A (en) * 1982-12-08 1990-10-23 International Rectifier Corporation Metallizing process and structure for semiconductor devices
US4663820A (en) * 1984-06-11 1987-05-12 International Rectifier Corporation Metallizing process for semiconductor devices
US4659400A (en) * 1985-06-27 1987-04-21 General Instrument Corp. Method for forming high yield epitaxial wafers
JPH01106466A (ja) * 1987-10-19 1989-04-24 Fujitsu Ltd 半導体装置の製造方法
JP3113156B2 (ja) * 1994-08-31 2000-11-27 信越半導体株式会社 半導体基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2793145A (en) * 1952-06-13 1957-05-21 Sylvania Electric Prod Method of forming a junction transistor
US2875141A (en) * 1954-08-12 1959-02-24 Philco Corp Method and apparatus for use in forming semiconductive structures
US2904613A (en) * 1957-08-26 1959-09-15 Hoffman Electronics Corp Large area solar energy converter and method for making the same
NL283619A (de) * 1961-10-06
US3256587A (en) * 1962-03-23 1966-06-21 Solid State Products Inc Method of making vertically and horizontally integrated microcircuitry
US3300832A (en) * 1963-06-28 1967-01-31 Rca Corp Method of making composite insulatorsemiconductor wafer
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3326729A (en) * 1963-08-20 1967-06-20 Hughes Aircraft Co Epitaxial method for the production of microcircuit components

Also Published As

Publication number Publication date
US3462322A (en) 1969-08-19
DE1286511B (de) 1969-01-09
SE313119B (de) 1969-08-04
GB1126338A (en) 1968-09-05

Similar Documents

Publication Publication Date Title
DE961469C (de) Verfahren zur Herstellung von Halbleiterkoerpern fuer elektrische UEbertragungsvorrichtungen
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE112015003943B4 (de) Halbleiterelement und kristalline Laminatstruktur
DE1544324B2 (de) Verfahren zum niederschlagen einer epitaktischen halbleiter schicht vorbestimmter dicke
CH495059A (de) Verfahren zum Herstellen eines Halbleiterkörpers
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1817354A1 (de) Halbleitervorrichtung
DE102021123815A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69123271T2 (de) Einrichtung mit gestapeltem Josephson-Übergang aus Oxid-Supraleiter Material
DE2364241A1 (de) Verfahren zum herstellen einkristalliner filme
DE2611559A1 (de) Verfahren zur herstellung von halbleiterstrukturen
DE2940975T1 (de)
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1764237C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1280416B (de) Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten
DE1914745A1 (de) Halbleiterbauelement mit mindestens einem UEbergang
DE2228931C2 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE1102287B (de) Verfahren zur Herstellung von scharfen pn-UEbergaengen in Halbleiterkoerpern von Halbleiter-anordnungen durch Zusammenschmelzen einer p-leitenden Zone mit einer n-leitenden Zone in einem Erhitzungs-prozess
DE1911335A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2807836C2 (de) Magnetbläschenspeicherelement und Verfahren zum Herstellen von Magnetbläschenspeicherelementen
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE2531722A1 (de) Stuetzfeld fuer magnetische zylindrische einzelwanddomaenen
DE1764765A1 (de) Halbleiter-Bauelement