[go: up one dir, main page]

BRPI0819473B1 - Arquitetura de conector unificado - Google Patents

Arquitetura de conector unificado Download PDF

Info

Publication number
BRPI0819473B1
BRPI0819473B1 BRPI0819473-4A BRPI0819473A BRPI0819473B1 BR PI0819473 B1 BRPI0819473 B1 BR PI0819473B1 BR PI0819473 A BRPI0819473 A BR PI0819473A BR PI0819473 B1 BRPI0819473 B1 BR PI0819473B1
Authority
BR
Brazil
Prior art keywords
unified connector
connector port
protocol
host controller
unified
Prior art date
Application number
BRPI0819473-4A
Other languages
English (en)
Inventor
Prashant R. Chandra
Ajay V. Bhatt
Original Assignee
Intel Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corporation filed Critical Intel Corporation
Publication of BRPI0819473A2 publication Critical patent/BRPI0819473A2/pt
Publication of BRPI0819473B1 publication Critical patent/BRPI0819473B1/pt

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Abstract

arquitetura de conector unificado" a presente invenção apresenta um sistema, um dispositivo e um método. em uma modalidade, o sistema· inclui um primeiro controlador hospedeiro que utiliza um primeiro protocolo. o sistema também inclui um segundo controlador hospedeiro que utiliza um segundo protocolo. o sistema também inclui uma porta de conector unificado. finalmente, o sistema inclui um roteador que é acoplado ao primeiro controlador hospedeiro, ao segundo controlador hospedeiro e à porta de conector unificado. o roteador é capaz de encapsular funcionalmente um pacote de camada física a partir do primeiro controlador hospedeiro em um primeiro quadro de protocolo de conector unificado e então transmite o novo primeiro quadro à porta de conector unificado. o roteador também é capaz de encapsular um pacote de camada física que recebe a partir do segundo controlador hospedeiro em um segundo quadro de protocolo de conector unificado e então transmite o segundo quadro à porta de conector unificado. os primeiro e segundo protocolos não são os mesmos protocolos.

Description

"ARQUITETURA DE CONECTOR UNIFICADO" CAMPO DA INVENÇÃO A invenção refere-se à implementação de uma arquitetura de conector unificado através de um sistema computacional.
HISTÓRICO DA INVENÇÃO A arquitetura atual de plataforma de computador apresenta uma variedade de controladores hospedeiros (host) para implementar diversos tipos diferentes de 1/0 entre as plataformas e periféricos de computador que são conectados às plataformas. Por exemplo, um controlador hospedeiro de gráficos tem potencialmente portas analógicas e digitais com interfaces de conexão correspondentes (isto é, os plugues nas extremidades dos cabos que conectam um dispositivo de exibição a uma plataforma de computador. Os controladores de rede de área local dentro da plataforma apresentam geralmente uma ou mais tomadas de Ethernet. 0 subsistema de barramento serial universal (USB) apresenta diversas interfaces de plugue USB associadas. 0 Firewire IEEE 1394 também pode ter uma ou mais interfaces de plugue. A lista de portas separadas e distintas e as interfaces de hardware associadas para plugar periféricos em uma plataforma de computador é incessante. As plataformas de computador com todas estas interfaces e tomadas/plugues de hardware correspondentes têm uma exigência significativa por grande quantidade de placa-mãe e demandam imóveis para ter todo deste hardware em um ponto. Isto limitou a capacidade de que os computadores móveis tenham um complemento total destas interfaces e painel traseiro de interface periférica em muitos sistemas de desktop cresceu infelizmente no tamanho também.
BREVE DESCRIÇÃO DOS DESENHOS A presente invenção é ilustrada de modo exemplar e não limitada pelos desenhos, em que referências semelhantes indicam elementos similares, e em que: A Figura 1 descreve uma modalidade de uma implementação em nível de sistema de uma arquitetura de conector unificado. A Figura 2 descreve uma modalidade de um roteador da arquitetura de conector unificado (UCA) e da lógica de arquitetura de conector unificado acompanhante. A Figura 3 descreve uma modalidade do conector de slot de arquitetura de conector unificado para placas gráficas e de rede de área local (LAN) discretas. A Figura 4 descreve uma modalidade da arquitetura de conector unificado estendida em um dispositivo periférico. A Figura 5 é um fluxograma de uma modalidade de um processo para rotear pacotes de dados em um ambiente de arquitetura de conector unificado.
DESCRIÇÃO DETALHADA DA INVENÇÃO
As modalidades de um sistema, dispositivo, e método para implementar uma arquitetura de conector unificado em uma plataforma de computador são descritas. Na seguinte descrição, numerosos detalhes específicos são determinados. Entretanto, compreende-se que as modalidades podem ser praticadas sem estes detalhes específicos. Em outros exemplos, os elementos, as especificações, e os protocolos bem conhecidos não foram discutidos em detalhes a fim de evitar obscurecer a presente invenção. A Figura 1 descreve uma modalidade de uma implementação em nível de sistema de uma arquitetura de conector unificado. Em muitas modalidades, o sistema inclui um ou mais processadores, tal como a unidade central de processamento (CPU) 100. Em modalidades diferentes, a CPU 100 pode incluir um núcleo ou múltiplos núcleos. Em algumas modalidades, o sistema é um sistema de multiprocessador (não mostrado) onde cada um dos processadores apresenta um núcleo ou múltiplos núcleos. A CPU 100 é acoplada à memória de sistema 102 por meio de uma ou mais ligações de alta velocidade (isto é, interconexões, barramentos, etc.). A memória de sistema 102 é capaz de armazenar a informação que a CPU 100 utiliza para operar e executar programas e sistemas operacionais. Em modalidades diferentes, a memória de sistema 102 pode ser qualquer tipo útil de memória legível e gravável tal como uma forma de memória de acesso aleatório dinâmico (DRAM).
Em algumas modalidades, a CPU 100 também é acoplada a um controlador de gráficos discreto 104 por meio de uma ligação de alta velocidade adicional. O controlador de gráficos discreto 104 pode ser fisicamente acoplado a uma placa-mãe ou à outra placa de circuito impresso por meio de um conector de slot. Em muitas modalidades, o controlador de gráficos discreto pode ser uma placa/controlador de gráficos PCI Express® que é plugado em um conector de slot de gráficos PCI Express®. Neste caso, o controlador/placa de gráficos PCI Express® pode estar de acordo com uma revisão da especificação, tal como a PCI Express® Base Specification, Rev. 2.0, publicada em 20 de Dezembro de 2006. Em outras modalidades, o controlador de gráficos discreto utiliza um protocolo diferente do PCI Express®. Em algumas modalidades, a CPU 100 é acoplada a múltiplos controladores de gráficos discretos (modalidades com múltiplos controladores de gráficos discretos não são mostradas).
Em muitas modalidades a CPU 100 também é acoplada ao complexo de I/O 106. O complexo de I/O 106 pode abrigar um ou mais controladores de I/O hospedeiros, cada qual controla uma ou mais ligações de I/O que permitem que a CPU 100 se comunique com os periféricos de I/O presos ao sistema computacional. Os periféricos de I/O tais como o display 108, o display 110, e o roteador sem fio 112 são exemplos dos periféricos de I/O que podem ser presos ao sistema computacional.
Em muitas modalidades o complexo de I/O 106 é acoplado a um controlador de interface de rede (NIC) discreto 114. 0 NIC discreto 114 é capaz de prover uma interface entre o sistema computacional e uma ou mais redes externas ao sistema computacional. Estas redes podem incluir redes tais como redes sem fio e cabeadas de intranet dentro de um domínio em que o computador está localizado ou podem também incluir a própria Internet.
Em muitas modalidades, o sistema da Figura 1 inclui um roteador de arquitetura de conector unificado (UCA) 116, que é acoplado a uma ou mais portas de conector unificado por meio de uma ou mais ligações de alta velocidade. Dessa forma, quatro portas de conector unificado são mostradas: porta 118, porta 120, porta 122, e porta 124. 0 roteador UCA 116 é acoplado também ao complexo de I/O 106 com uma ou mais ligações de I/O, como mencionado acima. Estes incluem as ligações de I/O tais como o barramento serial universal (USB) e/ou quaisquer outras ligações de I/O potenciais. A Figura 1 mostra três de tais ligações: ligação de I/O 126, ligação de I/O 128, e ligação de I/O 130.
Em muitas modalidades o roteador UCA 116 é um componente discreto na placa-mãe 136 no sistema computacional. Em outras modalidades, o roteador UCA pode ser integrado no complexo de 1/0 106 (estas modalidades não são mostradas).
Em sistemas computacionais previamente implementados, um ponto de extremo de uma ligação de I/O, oposto ao complexo de I/O 106, seria uma porta de protocolo específico que permitisse que um periférico compatível fosse preso à porta (isto é, um dispositivo de teclado USB seria plugado em uma porta USB, um dispositivo de roteador sem fio seria plugado em uma porta LAN/Ethernet, etc.). Qualquer porta única seria limitada a dispositivos com um plugue compatível e um protocolo compatível. Uma vez que um dispositivo compatível é plugado na porta, uma ligação de comunicação seria estabelecida entre o complexo de I/O e o periférico.
No sistema computacional como descrito na modalidade mostrada na Figura 1, as ligações de I/O (126-130) acoplam o complexo de I/O 106 com o roteador UCA 116, o roteador encapsula então os pacotes de dados, enviados originalmente no formato de pacote de dados do protocolo de controlador hospedeiro específico, a um formato de pacote de dados do protocolo de conector unificado. A seguir, o roteador UCA 116 roteia o pacote de dados de protocolo de conector unificado à porta de conector unificado que apresenta o periférico alvo preso (isto é, acoplado, plugado nele). Assim, nestas modalidades, periféricos de I/O tais como display 108, o display 110, e o roteador sem fio 112 são todos compatíveis com o protocolo de conector unificado e possuem plugues de fator de forma de conector unificado para plugar em qualquer uma das portas de conector unificado (118-124).
Adicionalmente, o roteador UCA 116 traduz os pacotes de dados de protocolo de conector unificado que vêm de quaisquer dos periféricos conectados ao protocolo que é nativo ao controlador hospedeiro de 1/0 alvo dentro do complexo de 1/0.
Dessa forma, os dados de 1/0 (por exemplo, display, trabalhos em rede, USB, etc.), enviados a partir do sistema computacional a um periférico e enviados a partir de um periférico ao sistema computacional, são empacotados e encapsulados na camada física dentro de cada pacote de dados de protocolo de conector unificado. Com respeito aos gráficos discretos e aos controladores NIC discretos, estes controladores geram e recebem os dados de 1/0 que são formatados de acordo com as camadas físicas definidas por suas respectivas pilhas de protocolo. Quando estes dados são carregados por de uma porta de conector unificado, é encapsulado adicionalmente dentro de um formato de pacote (isto é, formato de quadro) definido pelo protocolo de dados de conector unificado. A implementação específica de como o roteador UCA 116 realiza o encapsulamento e o empacotamento é descrita em detalhes abaixo com referência à Figura 2.
Fazendo referência novamente à Figura 1, em muitas modalidades as ligações dedicadas adicionais são mostradas diretamente acoplando o controlador de gráficos discreto 104, bem como o NIC discreto 114, ao roteador UCA 116. Estas ligações são mostradas como as ligações com linhas pontilhadas 132 e 134 respectivamente. As ligações com linhas pontilhadas do display e da rede permitem que um dispositivo de exibição e/ou um dispositivo de rede sejam plugados no sistema computacional através de uma porta de conector unificado (por exemplo, uma dentre as portas de conector unificado 118-124). As ligações 132 e 134 removem os locais previamente necessários de acoplamento do display e da rede das portas presas diretamente às placas discretas. Por exemplo, um periférico de exibição foi plugado previamente diretamente na porta de display na placa de gráficos. Com a implementação de arquitetura de conector unificado, os dispositivos de exibição e de rede são presos a uma porta de conector unificado, que está localizada na placa-mãe do sistema 136 em vez de na placa discreta do controlador de gráficos 104. A Figura 2 descreve uma modalidade de um roteador de arquitetura de conector unificado (UCA) e de lógica de arquitetura de conector unificado acompanhante. O roteador UCA 116 é mostrado, como na Figura 1, acoplado a diversos controladores hospedeiros (controladores de display 2 00, 202, e 2 04, NICs 2 06 e 208, e controlador hospedeiro USB 210). Adicionalmente, o roteador UCA 116 também é acoplado a diversas portas de conector unificado (portas 212-220). Ademais, diversos periféricos são presos a várias portas. O periférico 1 (Pl) , câmera web 222, é acoplado ao periférico 2 (P2), monitor de exibição 224, que é acoplado à porta de conector unificado 212. 0 periférico 3 (P3), monitor de exibição 226, é acoplado à porta de conector unificado 214. O periférico 4 (P4) , roteador sem fio 228, é acoplado à porta de conector unificado 218. Finalmente, o periférico 5 (P5), impressora USB 230, é acoplado à porta de conector unificado 220.
Em muitas modalidades, a arquitetura de conector unificado emprega uma comunicação por comutação de pacotes para trocar dados entre os controladores hospedeiros (200-210) e os periféricos presos (222-230). A comutação de pacotes é um método comum de transmissão por pacotes entre um controlador hospedeiro e um dispositivo periférico. Um protocolo comum de descoberta é utilizado para enumerar os periféricos conectados à plataforma e também para detectar qualquer plugue recente dos periféricos. Uma vez que os periféricos são enumerados, um protocolo de transferência de dados é usado para trocar dados de I/O do aplicativo entre um controlador hospedeiro especifico e um periférico específico. Em algumas modalidades, a descoberta de arquitetura de conector unificado e protocolos de transferência de dados podem ser extensões das respectivas contrapartes do protocolo USB 2.0 (como definido na USB Specification, Revision 2.0, publicada em 27 de Abril de 2000) . Em outras modalidades, a descoberta de arquitetura de conector unificado e os protocolos de transferência de dados podem ser uma extensão de qualquer outro tipo de descoberta de dispositivo praticável e protocolo de transferência de dados disponível. A enumeração dos periféricos presos (222-230) é realizada por um gerenciador de conexão 232. Em modalidades diferentes, o gerenciador de conexão 232 pode ser implementado como uma peça de firmware de baixo nível, como a lógica dentro do roteador UCA 116, como parte da BIOS de sistema (sistema de entrada/saída básico) , ou dentro de um sistema operacional que funciona no sistema computacional. O gerenciador de conexão 232 é responsável por identificar o tipo do periférico conectado a uma porta de conector unificado (por exemplo, um display, um dispositivo de rede, um dispositivo USB, etc.) e atribuir um endereço único ao periférico. Em muitas modalidades, dispositivos de múltiplas funções são atribuídos a múltiplos endereços.
Em muitas modalidades, a associação entre cada periférico (P1-P5) e o controlador hospedeiro específico (um dentre 200-210) que gerencia os dados de I/O do periférico é definida em uma tabela de ligação 234. A tabela de ligação pode ser implementada em qualquer tipo de memória dentro do sistema, tal como a memória de sistema, um cache, um buffer, etc. O roteador UCA 116 usa a tabela de ligação para encontrar o alvo de transmissão de pacote de dados correto (isto é, quadro). Ao utilizar a tabela de ligação, o alvo de transmissão é dependente das origens do pacote/quadro que está sendo enviado. Se o roteador recebe um pacote de dados a partir de um controlador hospedeiro (isto é, o controlador de display, controlador de rede, controlador de I/O, etc.), o alvo é a porta onde o periférico alvo pretendido é acoplado (isto é, plugado). Se o roteador recebe um pacote de dados de protocolo de conector unificado a partir da porta de conector unificado (isto é, o pacote de dados inicia a partir do dispositivo periférico acoplado a porta), o alvo é o controlador hospedeiro ligado àquele periférico. Por exemplo, o controlador de display 200 envia um pacote de dados de exibição destinados ao display P2 224, o roteador UCA 116 recebe o pacote, determina o periférico (P2) alvo usando a tabela de ligação (por exemplo, P2 é ligado à ligação A, que é acoplado ao controlador de display 200), encapsula o pacote de dados em um pacote de dados de protocolo de conector unificado, e envia o pacote a P2 através da porta de conector unificado 212. Em muitas modalidades, os periféricos podem estar encadeados para fora de uma porta única, tal como o PI sendo encadeado a P2, que é acoplado à porta de conector unificado 212. A Figura 2 mostra que um exemplo da tabela de ligação que esclarece que Pl é ligado à ligação F (controlador hospedeiro USB 210) , P2 é ligado à ligação A (controlador de display 200), P3 é ligado à ligação C (controlador de display 204) , P4 é ligado à ligação D (controlador de interface de rede 206) , e P5 também é ligado à ligação F (controlador hospedeiro USB 210) .
Em muitas modalidades, a tabela de ligação é configurada inicialmente pelo gerenciador de conexão na inicialização do sistema (isto é, quando ocorre o ciclo de energia do sistema, ou quando o sistema operacional de controle realiza um reinicio via software do computador) . Também pode ser re-mapeado durante o tempo de execução pelo software do sistema (um sistema operacional ou um gerenciador de máquina virtual) para implementar os modelos em uso substitutos baseados na comutação dinâmica de fluxos de I/O do sistema. Por exemplo, em uma plataforma móvel, um periférico de display pode ser associado a um controlador de gráficos discreto quando o sistema é plugado e pode ser comutado dinamicamente a um controlador de gráficos integrado quando o sistema está funcionando em uma bateria por re-mapeamento da informação de ligação. O roteador UCA 116 também é responsável pelo empacotamento e o encapsulamento de dados de I/O do display e da rede. Em muitas modalidades, o roteador UCA 116 apresenta um ou mais buffers internos para manter um fluxo contínuo de dados de exibição ao construir um pacote de dados de protocolo de conector unificado (isto é, quadro). Dessa forma, a lógica dentro do roteador UCA 116 pode armazenar um fluxo em um buffer, construir quadros individuais fora da informação de fluxo armazenada, e enviar quadros quando estão completos. Em outras modalidades, um ou mais dos controladores hospedeiros (200-210), têm o conhecimento do roteador UCA 116 e do formato de protocolo de conector unificado. Nestas modalidades onde os controladores hospedeiros têm o conhecimento do roteador UCA 116, os próprios controladores hospedeiros com conhecimento podem construir os pacotes de dados de protocolo de conector unificado e trocar quadros nativos de protocolo de conector unificado com o roteador UCA 116, assim aliviando o roteador UCA 116 da tarefa de tradução/comutação. Neste cenário, pode ser requerido que o roteador UCA 116 apenas encaminhe estes quadros de pacote de dados pré-encapsulados aos periféricos alvos.
Em muitas modalidades, o roteador UCA 116 também é responsável pela desconstrução de pacotes de dados de protocolo de conector unificado em pacotes de dados de formato de controlador hospedeiro nativo correspondente. Isto ocorre quando o periférico, ligado a um controlador hospedeiro especifico, envia um pacote de dados de protocolo de conector unificado objetivando o controlador hospedeiro. Este pacote chega a partir do periférico na porta de conector unificado, onde o roteador UCA 116 toma o pacote e desconstrói o pacote de volta em um formato nativo para o controlador hospedeiro e então transmite o pacote de dados nativo desconstruído ao controlador hospedeiro alvo. A Figura 3 descreve uma modalidade do conector de slot de arquitetura de conector unificado para placas gráficas e de rede de área local (LAN) discretas. Para ilustrar as modificações das placas gráficas e de LAN discretas atuais, a Figura 3 mostra uma versão atual de cada placa de lado-a-lado com uma versão de arquitetura de conector unificado (UCA) de cada placa. Os exemplos mostrados na Figura 3 utilizam PCI Express®, embora qualquer outro protocolo relevante possa ser usado.
Uma versão atual de uma placa gráfica discreta PCI Express® 300 é mostrada. A placa gráfica 300 inclui os pinos conectores de slot 302 como mostrados. Adicionalmente, a placa gráfica 300 tem um conector periférico de display externo 304. Nos cenários atuais de gráficos discretos de PCI Express®, os dados da CPU e a memória de sistema são enviados à placa gráfica 300 através de uma ligação PCI Express® que é acoplada fisicamente aos pinos conectores de slot 302 quando a placa gráfica 300 é plugada no slot da placa gráfica PCI Express® na placa-mãe do sistema computacional. A placa gráfica 300 opera então sobre estes dados recebidos e os envia a um periférico de display plugado no conector periférico de display externo 304.
Partindo agora para a placa gráfica discreta com a UCA 306, na modalidade mostrada na Figura 3, uma placa gráfica capaz de UCA 306 inclui os pinos conectores de slot 308, similares à placa gráfica da versão atual 300. Embora, em vez de ter um conector periférico de display externo, a placa gráfica discreta com UCA 306 tem os pinos extras de conector de slot 310. Uma vez que a placa gráfica discreta com UCA 306 recebeu dados da ligação de PCI Express® (a partir dos pinos conectores de slot 3 08) e operou nos dados recebidos, a placa gráfica capaz de UCA 306 envia os dados a um periférico de display plugado em uma porta de conector unificado na placa-mãe. Especificamente, os dados são enviados através de pistas adicionais da ligação de PCI Express® e são roteados a partir do conector de slot ao roteador UCA no sistema (este é mostrado como a ligação 132 na Figura 1) . Estas pistas de ligação adicionais são acopladas fisicamente aos pinos extras de conector de slot 310.
Em seguida, a Figura 3 mostra uma versão atual da placa de LAN discreta PCI Express® 312 (que tem um NIC integrado na placa) . A placa de LAN 312 inclui os pinos conectores de slot 314 como mostrado. Adicionalmente, a placa de LAN 312 apresenta um conector de LAN/Ethernet externo 316. Em cenários atuais de placa de LAN PCI Express® discretas, os dados da CPU e da memória de sistema são enviados à placa de LAN 312 através da ligação PCI Express® que está acoplada fisicamente aos pinos conectores de slot 314 quando a placa de LAN 312 for plugada em um slot da placa de LAN PCI Express® na placa-mãe do sistema computacional. A seguir, a placa de LAN 312 empacota estes dados recebidos e os envia pela rede que o conector de LAN/Ethernet 316 está plugado.
Finalmente, partindo agora para a placa de LAN discreta com a UCA 318, na modalidade mostrada na Figura 3, uma placa de LAN capaz de UCA 318 inclui os pinos conectores de slot 320, semelhantes à placa de LAN 312 da versão atual. Embora, em vez de ter um conector de LAN/Ethernet externo, a placa de LAN discreta com UCA 318 apresenta pinos extras de conectores de slot 310. Uma vez que a placa de LAN discreta com UCA 312 recebeu dados da ligação PCI Express® (a partir dos pinos conectores de slot 320) e empacotou os dados recebidos, a placa de LAN capaz de UCA 318 envia os dados a um cabo Ethernet plugado em uma porta de conector unificado na placa-mãe. Especificamente, os dados enviados através das pistas de ligação PCI Express® adicionais são roteados a partir do conector de slot ao roteador UCA no sistema (isto é mostrado como a ligação 134 na Figura 1) . Estas pistas de ligação adicionais são acopladas fisicamente aos pinos extras de conectores de slot 322. A Figura 4 descreve uma modalidade de arquitetura de conector unificado estendida em um dispositivo periférico. Em muitas modalidades, o sistema computacional 400 que emprega a arquitetura de conector unificado inclui todos os componentes específicos descritos nas Figuras 1 a 3. Especificamente, o roteador UCA 116 está presente e é acoplado a um ou mais controladores hospedeiros (que incluem potencialmente controladores hospedeiros de I/O, controladores de display, controladores de rede, etc.) bem como a uma ou mais portas de conector universal (neste exemplo há quatro portas: as portas de conector universal 402, 404, 406 e 408).
Em muitas modalidades, um dispositivo periférico 410 é acoplado ao sistema computacional 400 através de um cabo 412 plugado na porta de conector universal 404. No lado do dispositivo periférico 410, o cabo 412 é plugado na porta de conector universal 414, que pode ter um fator de forma idêntico à porta de conector universal 404. 0 dispositivo periférico 410 apresenta um dispositivo de lógica UCA integrado 416. Em algumas modalidades, o dispositivo de lógica UCA 416 apresenta a mesma funcionalidade que o roteador UCA 116 no sistema computacional 400 (por exemplo, tal como dentro um display de múltiplas funções com portas USB) . Em outras modalidades, o dispositivo de lógica UCA 416 é um conversor de protocolo simples que converte os pacotes de dados do protocolo de conector unificado aos pacotes de dados do protocolo nativo do dispositivo periférico, e vice versa. O dispositivo de lógica UCA 416 no dispositivo periférico 410 recebe os pacotes de dados de protocolo de conector unificado enviados a partir do roteador UCA 116 no sistema computacional 400 objetivando o dispositivo periférico. Em algumas modalidades, o dispositivo de lógica UCA 416 também recebe pacotes de dados no formato nativo de dispositivo periférico a partir da lógica interna de dispositivo periférico 418. Em outras modalidades, a lógica interna de dispositivo periférico 418 compreende o formato de pacote de dados de protocolo de conector unificado nativo, que permite que a lógica interna construa os pacotes de dados de protocolo de conector unificado e os envie nesse formato ao dispositivo de lógica UCA 416. Nestas modalidades, não é requerido que o dispositivo de lógica UCA 416 realize qualquer trabalho de encapsulamento para os pacotes de dados (isto, é quadros) que percorrem em uma ou outra direção (isto é, a partir da lógica interna de dispositivo periférico 418 ao sistema computacional 400 e vice versa). Em vez disso, nestas modalidades, o roteador UCA 416 simplesmente encaminha os pacotes de dados ao alvo apropriado conforme os recebe. A Figura 5 é um fluxograma de uma modalidade de um processo para rotear pacotes de dados em um ambiente de arquitetura de conector unificado. O processo pode ser realizado por hardware, por software, ou por uma combinação de tais. Seguindo agora para a Figura 5, o processo começa pela lógica de processamento que determina se um dispositivo periférico foi plugado em uma porta de conector unificado (bloco de processamento 500). "Plugar" se refere ao dispositivo periférico sendo acoplado ou conectado à porta de conector unificado. Em modalidades diferentes, o "plugar" pode ocorrer a qualquer hora, tal como antes da inicialização ou durante a operação total do sistema quando plugue novo é permitido. A seguir, se nenhum dispositivo periférico foi plugado o bloco de processamento 500 repete (isto é, a porta de conector unificado é designada - continuamente ou uma designação pode ocorrer uma vez a cada período de tempo ajustado).
Em seguida, uma vez que a lógica de processamento detectou que o dispositivo foi plugado, a lógica de processamento, a seguir, enumera o dispositivo periférico (bloco de processamento 502). Então, a lógica de processamento liga o dispositivo periférico a um controlador hospedeiro presente no sistema (bloco de processamento 504) . O dispositivo periférico é ligado ao controlador hospedeiro e é compatível com o mesmo (isto é, compartilham do mesmo protocolo) .
Após a ligação, a lógica de processamento determina se um pacote de dados foi recebido (bloco de processamento 506) . Se um pacote de dados não foi recebido, a lógica de processamento determina se houve uma mudança/modificação no dispositivo periférico (bloco de processamento 508). Por exemplo, um primeiro dispositivo periférico foi desplugado e um segundo dispositivo periférico foi plugado na mesma porta de conector unificado. Se não há nenhuma mudança no status do dispositivo periférico, a lógica de processamento retorna ao bloco de processamento 506 e verifica novamente se um pacote de dados foi recebido. Caso contrário, se uma mudança foi detectada com o dispositivo periférico, a lógica de processamento retorna ao bloco de processamento 500 para verificar novamente se um dispositivo periférico é plugado na porta de conector unificado.
Retornando ao bloco de processamento 506, se um pacote de dados foi recebido, a lógica de processamento determina se o pacote de dados foi recebido a partir do dispositivo periférico ou do controlador hospedeiro (bloco de processamento 510) . Se o pacote de dados foi recebido a partir do dispositivo periférico, o pacote de dados é um pacote de dados de protocolo de conector unificado e a lógica de processamento prossegue para desconstruir o pacote de dados de protocolo de conector unificado em um ou mais pacotes de dados nativos de controlador hospedeiro que são compatíveis com o protocolo do controlador hospedeiro (bloco de processamento 512). Após a lógica de processamento desconstruir o pacote de dados de protocolo de conector unificado em pacotes de dados nativos de protocolo do controlador hospedeiro, a lógica de processamento, a seguir, transmite os pacotes de dados de controlador hospedeiro nativo para o controlador hospedeiro (bloco de processamento 514) . Então, a lógica de processamento retorna ao bloco de processamento 506 para verificar se algum outro pacote de dados foi recebido.
Retornando ao bloco de processamento 510, se o * pacote de dados é do controlador hospedeiro então o pacote de dados está no formato de protocolo nativo do controlador hospedeiro e a lógica de processamento prossegue para encapsular o pacote de dados nativo de controlador hospedeiro em um pacote de dados de protocolo de conector unificado (bloco de processamento 516) . Uma vez que o pacote de dados de protocolo de conector unificado foi criado, a lógica de processamento transmite o pacote de dados de protocolo de conector unificado à porta de conector unificado objetivando o dispositivo periférico plugado na porta (bloco de processamento 518). Finalmente, a lógica de processamento retorna ao bloco de processamento 506 para verificar se algum outro pacote de dados foi recebido e o processo é terminado.
Assim, são descritas as modalidades de um sistema, de um dispositivo, e de um método para implementar uma arquitetura de conector unificado em uma plataforma de computador. Estas modalidades foram descritas em referência às modalidades exemplares específicas dos mesmos. Será evidente às pessoas que têm o benefício desta descrição que as várias modificações e mudanças podem ser realizadas a estas modalidades sem se afastar do espírito e do escopo mais amplo das modalidades descritas neste relatório. A especificação e os desenhos são, consequentemente, para serem considerados em um sentido ilustrativo em vez de restritivo.
REIVINDICAÇÕES

Claims (9)

1. Sistema compreendendo: um primeiro controlador hospedeiro (104,114;200-210) usando um primeiro protocolo; um segundo controlador hospedeiro (104,114;200-210) usando um segundo protocolo, em que os primeiro e segundo protocolos são diferentes; uma porta de conector unificado (118-124;212- 220; 402-408) ; e um roteador (116), acoplado ao primeiro controlador hospedeiro (104,114;200-210), ao segundo controlador hospedeiro (104,114;200-210) e à porta de conector unificado (118-124;212-220;402-408), o roteador (116) sendo adaptado para: encapsular (516) um pacote de camada física recebido a partir do primeiro controlador hospedeiro (104, 114;200-210) em um primeiro quadro de protocolo de conector unificado e então transmitir o primeiro quadro para a porta de conector unificado (118-124;212-220;402-408); e encapsular (516) um pacote de camada física recebido a partir do segundo controlador hospedeiro (104, 114;200-210) em um segundo quadro de protocolo de conector unificado e então transmitir o segundo quadro para a porta de conector unificado (118-124;212-220;402-408); e uma memória (102); o sistema caracterizado por a porta de conector unificado (118-124; 212220; 402-408) ser capaz de ter um plugue de fator de forma de conector unificado (302,308,310,314,320,322) plugado no mesmo, a porta de conector unificado (118-124;212-220;402-408) sendo capaz de prover um acoplamento comunicativo para permitir comunicação usando o primeiro protocolo entre o primeiro controlador hospedeiro (104,114;200-210) e um primeiro dispositivo periférico (108-112,224-230;410) compatível com porta de conector unificado plugado em uma porta de conector unificado (118-124; 212-220; 402-408) em um primeiro momento e capaz de prover um acoplamento de comunicativo para permitir comunicação usando o segundo protocolo entre o segundo controlador hospedeiro (104,114;200-210) e um segundo dispositivo periférico (108- 112,224-230;410) compatível com porta de conector unificado plugado em uma porta de conector unificado (118-124; 212-220; 402-408) em um segundo momento; e o roteador (116) ser operável adicionalmente para usar (502) uma tabela de ligação (234) armazenada na memória (102) para determinar uma associação entre o primeiro dispositivo periférico (108-112,224-230;410) compatível com porta de conector unificado e um primeiro controlador hospedeiro (104,114;200-210) e uma associação entre o segundo dispositivo periférico (108-112,224-230;410) compatível com porta de conector unificado e o segundo controlador hospedeiro (104,114;200-210), as associações para informar o roteador (116) a transmitir pacotes de camada física recebidos a partir do primeiro dispositivo periférico (108- 112,224-230;410) compatível com porta de conector unificado para o primeiro controlador hospedeiro (104,114;200-210) e a partir do segundo dispositivo periférico (108-112,224-230;410) compatível com porta de conector unificado para o segundo controlador hospedeiro (104,114;200-210).
2. Sistema, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende adicionalmente: um terceiro dispositivo periférico (108-112,224-230;410) compatível com porta de conector unificado acoplado à porta de conector unificado (118-124;212-220;402-408); e uma lógica de gerenciador de conexão (232) para: identificar (502) o terceiro tipo de dispositivo periférico compatível com porta de conector unificado; e atribuir (502) um único endereço ao terceiro dispositivo periférico (108-112,224-230;410) compatível com porta de conector unificado.
3. Sistema, de acordo com a reivindicação 2, caracterizado pelo fato de que a lógica de gerenciador de conexão (232) é operável adicionalmente para preencher a tabela de ligação (234) na inicialização de sistema.
4. Sistema, de acordo com a reivindicação 1, caracterizado pelo fato de que o roteador compreende adicionalmente: um buffer, o buffer serve para armazenar um fluxo de dados, em que uma pluralidade de pacotes dentro do fluxo compreende um quadro de protocolo de conector unificado.
5. Sistema, de acordo com a reivindicação 1, caracteri zado pelo fato de que o roteador (116) é adaptado para encapsular (516) um ou mais pacotes de camada física recebidos a partir de um ou mais controladores hospedeiros (104,114;200-210) adicionais separados dos primeiro e segundo controladores hospedeiros (104,114;200-210), em que os um ou mais controladores hospedeiros (104,114;200-210) adicionais apresentam um ou mais protocolos que são diferentes dos primeiro e segundo protocolos, em um ou mais quadros de protocolo de conector unificado adicionais e transmitir os um ou mais quadros adicionais para a porta de conector unificado (118-124;212-220;402-408).
6. Método, caracteri zado por compreender: usar (504) uma tabela de ligação (234) para determinar uma associação entre um primeiro dispositivo periférico (108-112,224-230;410) compatível com porta de conector unificado e um dentre um primeiro controlador hospedeiro (104,114;200-210) e um segundo controlador hospedeiro (104,114;200-210), quando o primeiro dispositivo periférico (108-112,224-230;410) compatível com porta de conector unificado estiver plugado em uma porta de conector unificado (118-124;212-220;402-408), a associação para estabelecer o controlador hospedeiro (104,114;200-210) alvo de transmissão; encapsular pelo roteador (516) um pacote de camada física recebido a partir do primeiro controlador hospedeiro (104,114;200-210) usando um primeiro protocolo de entrada/saída (I/O) em um primeiro quadro de protocolo de conector unificado; transmitir pelo roteador (518) o primeiro quadro para uma porta de conector unificado (118-124;212-220;402-408); encapsular pelo roteador (516) um pacote de camada física recebido a partir do segundo controlador hospedeiro (104,114;200-210) usando um segundo protocolo de I/O em um segundo quadro de protocolo de conector unificado; e transmitir pelo roteador (518) o segundo quadro para a porta de conector unificado (118-124;212-220;402-408), em que o primeiro protocolo de I/O e o segundo protocolo de I/O são diferentes, e em que a porta de conector unificado (118-124;212-220;402-408) é capaz de ter um plugue de fator de forma de conector unificado (302,308,310,314,320,322) plugado no mesmo, a porta de conector unificado (118-124;212-220;402-408) capaz de prover um acoplamento comunicativo para permitir comunicação usando o primeiro protocolo entre o primeiro controlador hospedeiro (104,114;200-210) e um primeiro dispositivo periférico (108-112,224-230;410) compatível com porta de conector unificado plugado em uma porta de conector unificado (118-124; 212-220; 402-408) em um primeiro momento e capaz de prover um acoplamento de comunicativo para permitir comunicação usando o segundo protocolo entre o segundo controlador hospedeiro (104,114;200-210) e um segundo dispositivo periférico (108- 112,224-230;410) compatível com porta de conector unificado plugado em uma porta de conector unificado (118-124; 212-220; 402- 408) em um segundo momento.
7. Método, de acordo com a reivindicação 6, caracteri zado pelo fato de que compreende adicionalmente: identificar (502) um tipo de um primeiro dispositivo periférico (108-112,224-230;410) acoplado à porta de conector unificado (118-124;212-220;402-408); e atribuir um único endereço ao primeiro dispositivo periférico (108-112,224-230;410).
8. Método, de acordo com a reivindicação 7, caracterizado pelo fato de que compreende adicionalmente: desconstruir (512) um terceiro quadro de protocolo de conector unificado, recebido a partir da porta de conector unificado (118-124;212-220;402-408), em um ou mais pacotes de camada física resultantes; transmitir (514) os um ou mais pacotes de camada física resultantes a partir do terceiro quadro desconstruído para o primeiro controlador hospedeiro (104,114;200-210); desconstruir (512) um quarto quadro de protocolo de conector unificado, recebido a partir da porta de conector unificado (118-124;212-220;402-408), em um ou mais pacotes de camada física resultantes; transmitir (514) os um ou mais pacotes de camada física resultantes a partir do quarto quadro desconstruído para o segundo controlador hospedeiro (104,114;200-210); enviar o terceiro quadro de protocolo pelo primeiro dispositivo periférico (108-112,224-230;410), o primeiro dispositivo periférico (108-112,224-230;410) sendo compatível com o protocolo do primeiro controlador hospedeiro (104,114;200-210); e enviar o quarto quadro de protocolo pelo segundo dispositivo periférico (108-112,224-230;410), o segundo dispositivo periférico (108-112,224-230;410) sendo compatível com o protocolo do segundo controlador hospedeiro (104,114;200-210), em que o primeiro dispositivo periférico (108- 112,224-230;410), após envio do terceiro quadro de protocolo, é desacoplado da porta de conector unificado (118-124;212-220;402-408) e do segundo dispositivo periférico (108-112,224-230;410), antes do envio do quarto quadro de protocolo, é subsequentemente acoplado à porta de conector unificado (118-124;212-220;402-408).
9. Método, de acordo com a reivindicação 6, caracteri zado pelo fato de que compreende adicionalmente: construir um quadro de display de conector unificado a partir de uma pluralidade de pacotes em um fluxo de dados gerados a partir de um controlador de gráficos (104); e construir um quadro de dados de rede de conector unificado a partir de uma pluralidade de pacotes de dados de rede em um fluxo de dados gerados a partir de um dentre a porta de conector unificado (118-124;212-220;402-408) e um controlador de interface de rede (104).
BRPI0819473-4A 2007-12-26 2008-11-25 Arquitetura de conector unificado BRPI0819473B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/964,666 US8407367B2 (en) 2007-12-26 2007-12-26 Unified connector architecture
US11/964,666 2007-12-26
PCT/US2008/084621 WO2009085494A1 (en) 2007-12-26 2008-11-25 Unified connector architecture

Publications (2)

Publication Number Publication Date
BRPI0819473A2 BRPI0819473A2 (pt) 2015-09-29
BRPI0819473B1 true BRPI0819473B1 (pt) 2020-03-17

Family

ID=40799945

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0819473-4A BRPI0819473B1 (pt) 2007-12-26 2008-11-25 Arquitetura de conector unificado

Country Status (8)

Country Link
US (1) US8407367B2 (pt)
EP (2) EP2241068B1 (pt)
JP (2) JP5054201B2 (pt)
KR (1) KR101238622B1 (pt)
CN (1) CN101911609B (pt)
BR (1) BRPI0819473B1 (pt)
TW (1) TWI410808B (pt)
WO (1) WO2009085494A1 (pt)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407367B2 (en) 2007-12-26 2013-03-26 Intel Corporation Unified connector architecture
US7877507B2 (en) * 2008-02-29 2011-01-25 Red Hat, Inc. Tunneling SSL over SSH
US8700821B2 (en) 2008-08-22 2014-04-15 Intel Corporation Unified multi-transport medium connector architecture
EP2391042B1 (en) * 2010-05-27 2015-07-29 Telefonaktiebolaget L M Ericsson (publ) Efficient error handling on a link using ARQ and multiple NACKs associated with multiple error thresholds
EP2702494B1 (en) 2011-04-25 2017-09-27 Apple Inc. Universal connector
US9697159B2 (en) 2011-12-27 2017-07-04 Intel Corporation Multi-protocol I/O interconnect time synchronization
US8775713B2 (en) 2011-12-27 2014-07-08 Intel Corporation Multi-protocol tunneling over an I/O interconnect
US9252970B2 (en) 2011-12-27 2016-02-02 Intel Corporation Multi-protocol I/O interconnect architecture
US8856420B2 (en) 2011-12-27 2014-10-07 Intel Corporation Multi-protocol I/O interconnect flow control
US9565132B2 (en) 2011-12-27 2017-02-07 Intel Corporation Multi-protocol I/O interconnect including a switching fabric
US8953644B2 (en) 2011-12-27 2015-02-10 Intel Corporation Multi-protocol I/O interconnect time synchronization
US8782321B2 (en) 2012-02-08 2014-07-15 Intel Corporation PCI express tunneling over a multi-protocol I/O interconnect
US8880923B2 (en) 2012-03-29 2014-11-04 Intel Corporation Link power management in an I/O interconnect
US9542347B2 (en) * 2013-03-16 2017-01-10 Intel Corporation Host interface crossbar for sensor hub
US9430414B2 (en) 2013-03-16 2016-08-30 Intel Corporation Bus independent platform for sensor hub peripherals to provide coalescing of multiple reports
US9734106B2 (en) * 2013-05-31 2017-08-15 Dell Products L.P. Systems and methods for providing connections to an information handling system
EP2911425B1 (en) * 2014-01-13 2016-08-31 Industrial Technology Research Institute Device to device discovery method for user equipment and network entity and user equipment and network entity using the same
US9799302B2 (en) * 2014-10-29 2017-10-24 Icron Technologies Corporation Systems and methods for transmitting video, network, and USB signals over extension media
WO2018151731A1 (en) 2017-02-17 2018-08-23 Visa International Service Association Unified smart connector
CN108462679B (zh) * 2017-02-21 2021-06-04 杭州海康威视数字技术股份有限公司 数据传输方法及装置
US10855518B2 (en) * 2018-11-07 2020-12-01 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Computer having an embedded switch
CN111007998B (zh) * 2019-12-24 2021-07-16 联想(北京)有限公司 一种处理方法、系统及电子设备
JP2025127796A (ja) * 2024-02-21 2025-09-02 日立ヴァンタラ株式会社 ストレージシステム

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767168A (en) 1986-12-24 1988-08-30 Prestolite Wire Corporation Hybrid connector cable system
DE4118096A1 (de) 1991-06-03 1992-12-10 Airbus Gmbh Vorrichtung zur verbindung von leitungen
US5242315A (en) 1992-05-21 1993-09-07 Puritan-Bennett Corporation Electrical-optical hybrid connector plug
US5664231A (en) 1994-04-29 1997-09-02 Tps Electronics PCMCIA interface card for coupling input devices such as barcode scanning engines to personal digital assistants and palmtop computers
US5419717A (en) 1994-08-15 1995-05-30 The Whitaker Corporation Hybrid connector between optics and edge card
US5535036A (en) 1995-01-18 1996-07-09 Lighthouse Digital Systems, Inc. Input/output module providing mixed optical and electrical signal connectivity in data communications equipment
US6108782A (en) 1996-12-13 2000-08-22 3Com Corporation Distributed remote monitoring (dRMON) for networks
JP3392314B2 (ja) 1997-02-20 2003-03-31 株式会社日立インフォメーションテクノロジー データ伝送方法
US6272551B1 (en) 1998-04-08 2001-08-07 Intel Corporation Network adapter for transmitting network packets between a host device and a power line network
GB2350212B (en) 1999-02-09 2003-10-08 Adder Tech Ltd Data routing device and system
KR100317991B1 (ko) 2000-01-25 2001-12-22 오길록 기가비트 이더넷 기반 라우터에서의 병렬처리형 3계층패킷 포워딩 처리 방법 및 장치
US6839771B1 (en) 2000-04-13 2005-01-04 Hewlett-Packard Development Company, L.P. Method and system for using a universal serial bus (USB) as a peer-to-peer network
US6478625B2 (en) 2000-07-11 2002-11-12 Bernard R. Tolmie Electrical-optical hybrid connector
US6588938B1 (en) 2000-10-18 2003-07-08 Fitel Usa Corp. Optical/electrical plug connector
US20020049862A1 (en) 2000-10-23 2002-04-25 Gladney Glenn A. Method and apparatus for providing optical internetworking to wide area networks, metropolitan area networks, and local area networks using modular components
JP4494668B2 (ja) 2001-04-27 2010-06-30 古河電気工業株式会社 コネクタ
US7283481B2 (en) 2002-03-21 2007-10-16 Broadcom Corporation Auto detection of copper and fiber mode
US7171505B2 (en) * 2002-05-02 2007-01-30 International Business Machines Corporation Universal network interface connection
JP4140334B2 (ja) 2002-10-04 2008-08-27 富士ゼロックス株式会社 光分配器及び光分配システム
US7269348B1 (en) 2002-11-18 2007-09-11 At&T Corp. Router having dual propagation paths for packets
US7330468B1 (en) 2002-11-18 2008-02-12 At&T Corp. Scalable, reconfigurable routers
TWI263425B (en) * 2003-01-14 2006-10-01 Admtek Inc Router and packet transmission method
TWM251361U (en) 2003-07-25 2004-11-21 Hon Hai Prec Ind Co Ltd Connector assembly
TWI239171B (en) * 2003-10-07 2005-09-01 Handlink Technologies Inc Method of updating registration packet information of session initiation protocol
US7437738B2 (en) 2003-11-12 2008-10-14 Intel Corporation Method, system, and program for interfacing with a network adaptor supporting a plurality of devices
US7646981B2 (en) 2004-03-01 2010-01-12 Adc Telecommunications, Inc. WDM systems and methods
US7412544B2 (en) 2004-06-18 2008-08-12 International Business Machines Corporation Reconfigurable USB I/O device persona
TWI253818B (en) * 2004-10-29 2006-04-21 Benq Corp Transparent address translation methods
US8281031B2 (en) * 2005-01-28 2012-10-02 Standard Microsystems Corporation High speed ethernet MAC and PHY apparatus with a filter based ethernet packet router with priority queuing and single or multiple transport stream interfaces
US20070005867A1 (en) 2005-06-30 2007-01-04 Nimrod Diamant Virtual peripheral device interface and protocol for use in peripheral device redirection communication
US20070249193A1 (en) 2006-04-04 2007-10-25 Applied Optical Systems, Inc. Universal hybrid electrical/fiber optic insert cap and hybrid connector and methods
US7587536B2 (en) 2006-07-28 2009-09-08 Icron Technologies Corporation Method and apparatus for distributing USB hub functions across a network
JP4687621B2 (ja) 2006-09-08 2011-05-25 日立電線株式会社 スイッチ機能付通信モジュール及び通信装置
US8051217B2 (en) 2007-01-12 2011-11-01 Dell Products L.P. System and method for providing PCIe over displayport
EP2003477B1 (de) 2007-06-15 2012-05-23 Trumpf Laser Marking Systems AG Elektro-optische Hybrid-Steckverbindung zur Übertragung von hohen optischen Leistungen und elektrischen Signalen
US8407367B2 (en) * 2007-12-26 2013-03-26 Intel Corporation Unified connector architecture
US8700821B2 (en) 2008-08-22 2014-04-15 Intel Corporation Unified multi-transport medium connector architecture

Also Published As

Publication number Publication date
JP5054201B2 (ja) 2012-10-24
BRPI0819473A2 (pt) 2015-09-29
TWI410808B (zh) 2013-10-01
KR101238622B1 (ko) 2013-03-04
EP2241068A1 (en) 2010-10-20
EP2241068A4 (en) 2011-10-05
US20090172185A1 (en) 2009-07-02
WO2009085494A1 (en) 2009-07-09
TW200941230A (en) 2009-10-01
CN101911609A (zh) 2010-12-08
KR20100101677A (ko) 2010-09-17
CN101911609B (zh) 2013-12-04
JP2011508563A (ja) 2011-03-10
JP2012200027A (ja) 2012-10-18
JP5475069B2 (ja) 2014-04-16
EP3009940B1 (en) 2017-10-04
US8407367B2 (en) 2013-03-26
EP3009940A1 (en) 2016-04-20
EP2241068B1 (en) 2015-11-25

Similar Documents

Publication Publication Date Title
BRPI0819473B1 (pt) Arquitetura de conector unificado
CN101849230B (zh) 在多主机环境中共享遗留设备
US8904079B2 (en) Tunneling platform management messages through inter-processor interconnects
CN100405352C (zh) 通过串行总线互连多个处理节点的装置及方法
US20190235890A1 (en) Method for dynamically provisioning virtualized functions in a usb device by means of a virtual usb hub
CN107430572B (zh) 用于通信中封装信息的方法、装置和系统
JP2019153287A (ja) ラック装着型データストレージシステム、及びプログラマブルロジックデバイス
WO2015034587A1 (en) Universal pci express port
US10817448B1 (en) Reducing read transactions to peripheral devices
US11886356B2 (en) Local instantiation of remote peripheral devices
CN106575283A (zh) 使用元胞自动机的群集服务器配置
BRPI0819472B1 (pt) Arquitetura de conector ótico unificado
US20240184732A1 (en) Modular datacenter interconnection system
CN115391261A (zh) 高速外围组件互连装置以及包括其的计算系统
CN117194299A (zh) 热插拔方法、pcie设备及管理控制器
US20250209013A1 (en) Dynamic server rebalancing
WO2023177982A1 (en) Dynamic server rebalancing
Greenberg Design Document: Using IP-Over-USB to Implement a Bridge in Linux
JP2015170873A (ja) 仮想ネットワークスイッチを有する計算機

Legal Events

Date Code Title Description
B15I Others concerning applications: loss of priority

Free format text: PERDA DA PRIORIDADE US 11/964,666 DE 26/12/2007 REIVINDICADA NO PCT/US2008/084621, CONFORME AS DISPOSICOES PREVISTAS NA LEI 9.279 DE 14/05/1996 (LPI) ART. 16 7O, ITEM 28 DO ATO NORMATIVO 128/97 E NO ART. 29 DA RESOLUCAO INPI-PR 77/2013. OBSERVA-SE QUE A PRIORIDADE US 11/964,666 DE 26/12/2007 POSSUI COMO TITULAR "PRASHANT R. CHANDRA" E "AJAY V. BHATT". ESTA PERDA SE DEU PELO FATO DE O DEPOSITANTE CONSTANTE DA PETICAO DE REQUERIMENTO DO PEDIDO PCT "INTEL CORPORATION" SER DISTINTO DAQUELE QUE DEPOSITOU A PRIORIDADE REIVINDICADA E NAO APRESENTOU DOCUMENTO COMPROBATORIO DE CESSAO, CONFORME AS DISPOSICOES PREVISTAS NA LEI 9.279 DE 14/05/1996 (LPI) ART. 16 6O, ITEM 27 DO ATO NORMATIVO 128/97 E

B12F Other appeals [chapter 12.6 patent gazette]
B15K Others concerning applications: alteration of classification

Ipc: G06F 13/38 (2006.01)

B15K Others concerning applications: alteration of classification

Ipc: H04L 29/06 (2006.01), G06F 13/38 (2006.01)

B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B15K Others concerning applications: alteration of classification

Free format text: AS CLASSIFICACOES ANTERIORES ERAM: H04L 29/06 , G06F 13/38

Ipc: G06F 13/38 (1985.01), H04L 29/06 (1990.01), G06F 1

B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 17/03/2020, OBSERVADAS AS CONDICOES LEGAIS.