NL9000949A

NL9000949A - INTEGRATED CHAIN.

Info

Publication number: NL9000949A
Application number: NL9000949A
Authority: NL
Original assignee: Nobuo Mikoshiba Kazuo Tsubouch
Priority date: 1989-04-21
Filing date: 1990-04-20
Publication date: 1990-11-16
Also published as: GB2231720A; DE4012681A1; FR2646289B1; GB9008525D0; CA2014296A1; GB2231720B; FR2646289A1; JPH0348460A; CA2014296C

Description

Titel: Geïntegreerde keten.Title: Integrated chain.

De uitvinding heeft betrekking op een veldeffecttransistor van het verarmingstype (MOSFET) en meer in het bijzonder op een invertor van het versterkings-/verarmingstype bestaande uit de bovengenoemde FET en een FET van het versterkingstype en een geïntegreerde halfgeleider-keten, waarin deze FETs of invertors op een substraat zijn geïntegreerd.The invention relates to a field effect transistor of the depletion type (MOSFET) and more particularly to an inverter of the amplification / depletion type consisting of the above-mentioned FET and an FET of the amplification type and an integrated semiconductor circuit, in which these FETs or inverters integrated on a substrate.

Men heeft een toename van de snelheid' en een toename van de mate van integratie bij een geïntegreerde keten verkregen onder gebruik van MOSFETs vergezeld door een afname van de afmetingen.An increase in speed and an increase in the degree of integration with an integrated circuit has been obtained using MOSFETs accompanied by a decrease in size.

Zo is het b.v. in tegenstelling met het feit, dat bij een D-RAM van 1 m de kleinste kanaallengte ongeveer 1,3 ym bedraagt, mogelijk een MOSFET met een kanaallengte van ongeveer 0,1 ym te realiseren. Ofschoon de schakelsnelheid van een logische halfgeleiderketen tezamen met de verkleining van de afmetingen daarvan toeneemt, blijkt, dat de bedrijfs-snelheid daarvan in het algemeen lager ligt dan die van een geïntegreerde logische keten, waarbij gebruik wordt gemaakt van bipolaire transistors. De schakelsnelheid van de MOSFET neemt evenwel toe tengevolge van de vergroting van de beweegbaarheid en de verzadigingssnelheid indien de bedrijfstemperatuur van kamertemperatuur (300 K) wordt verlaagd tot de temperatuur van vloeibare stikstof (77 K). Verder is het bekend, dat de RC-tijdconstante in de bedrading afneemt bij een afname van de weerstand van de bedrading, zodat de bedrijfssnelheid van de geïntegreerde keten, waarbij gebruik wordt gemaakt van MOSFETs, even groot kan zijn als de bedrijfssnelheid van de geïntegreerde keten, waarin bipolaire transistoren worden gebruikt.Thus it is e.g. in contrast to the fact that with a D-RAM of 1 m the smallest channel length is about 1.3 ym, it is possible to realize a MOSFET with a channel length of about 0.1 ym. Although the switching speed of a semiconductor logic circuit increases with the reduction in its size, it appears that its operating speed is generally lower than that of an integrated logic circuit using bipolar transistors. However, the switching speed of the MOSFET increases due to the increase in movability and the saturation rate when the operating temperature is lowered from room temperature (300 K) to the temperature of liquid nitrogen (77 K). Furthermore, it is known that the RC time constant in the wiring decreases with a decrease in the resistance of the wiring, so that the operating speed of the integrated circuit using MOSFETs can be the same as the operating speed of the integrated chain , in which bipolar transistors are used.

Het is verder bekend, dat aangezien het elektrische energieverbruik per poort voor de geïntegreerde MOSFET-keten kleiner is dan dat van de geïntegreerde keten met bipolaire transistoren, de mate van integratie per plaatje daarvan groter is dan die van de geïntegreerde keten met bipolaire transistoren. Derhalve is het mogelijk een snelwerkende LSI met grote integratie te realiseren door de geïntegreerde MOSFET-keten bij de temperatuur van vloeibare stikstof aan te drijven.It is further known that since the electrical energy consumption per gate for the integrated MOSFET circuit is less than that of the integrated circuit with bipolar transistors, the degree of integration per picture thereof is greater than that of the integrated circuit with bipolar transistors. Therefore, it is possible to realize a fast-acting LSI with great integration by driving the integrated MOSFET chain at the liquid nitrogen temperature.

Zelfs indien een bipolaire transistor bij de temperatuur van vloeibare stikstof wordt aangedreven, neemt de schakelsnelheid daarvan toe in verband met het uitvriezen in de basislaag.Even if a bipolar transistor is driven at the liquid nitrogen temperature, its switching speed increases due to freezing in the base layer.

Tot nu toe werd de toevoerspanning voor de MOSFET vastgelegd bij 5 V teneinde de onderlinge verwisselbaarheid met TTL te onderhouden. Indien de voedingsspanning evenwel op 5 V wordt gehouden, neemt bij een MOSFET met een kanaallengte, kleiner dan 1 ym, de elektrische veldsterkte in het element toe. Het is derhalve steeds lastiger gewordne de normale werking en de betrouwbaarheid van de MOSFET te verzekeren in verband met "hot” dragerverslechtering en doorslag van het afvoergebied. Derhalve dient voor de MOSFET met een kanaallengte kleiner dan 1 ym de toevoerspanning voor de geïntegreerde keten te worden verkleind. In het geval van een kanaallengte van b.v. 0,5 ym wordt het verwacht, dat deze b.v. ongeveer 3,3 V bedraagt en in het geval van een kanaallengte van 0,1 ym wordt deze geschat als te liggen bij ongeveer 1 - 1,5 V.Until now, the supply voltage for the MOSFET has been set at 5 V in order to maintain interchangeability with TTL. However, if the supply voltage is kept at 5 V, with a MOSFET with a channel length of less than 1 µm, the electric field strength in the element increases. It has therefore become increasingly difficult to ensure the normal operation and reliability of the MOSFET due to "hot" carrier deterioration and discharge area breakdown. Therefore, for the MOSFET with a channel length less than 1 µm, the supply voltage for the integrated circuit should be In the case of a channel length of eg 0.5 ym it is expected to be, for example, about 3.3 V and in the case of a channel length of 0.1 ym it is estimated to be about 1 - 1 , 5 V.

Derhalve kan waar de snelwerkende geïntegreerde keten met grote dichtheid voorziet in zowel een snelheid welke even groot is als die van de geïntegreerde keten, waarbij gebruik wordt gemaakt van bipolaire transistoren, als wel een grote integratiedichtheid van de geïntegreerde MOSFET-keten, een werking van fijne MOSFETs met een kanaallengte, kleiner dan 1 ym en bij de temperatuur van vloeibare stikstof (77 K) worden verwacht.Therefore, where the fast-acting high-density integrated circuit provides both a rate equal to that of the integrated circuit, using bipolar transistors, as well as a high integration density of the integrated MOSFET circuit, an operation of fine MOSFETs with a channel length less than 1 µm and at the liquid nitrogen temperature (77 K) are expected.

Tot nu toe werd gesteld, dat b.v. een logische Yosephson-keten, welke bij de temperatuur van vloeibare helium (4,2 K) werkte, met een snelwerkende logische geïntegreerde keten kan worden gerealiseerd. Aangezien evenwel een logisch Yosephson-element, waarbij gebruik wordt gemaakt van.het suprageleidingsverschijnsel, slechts werkt in de nabijheid van 4,2 K en niet bij kamertemperatuur kan werken, kan de werking daarvan echter niet bij kamertemperatuur worden gecontroleerd. In het geval van het opbouwen van een rekeninrichting op grote schaal is het b.v. niet mogelijk op een snelle wijze defecte plaatjes of panelen te verwisselen en bij het opbouwen van een stelsel daarvoor is veel werk en tijd nodig. Derhalve is het in de praktijk ónmogelijk een willekeurig stelsel op grote schaal op te bouwen. Derhalve is het bij een stelsel waarbij wordt getracht een goede werking bij een lage temperatuur te verkrijgen, nodig, dat de inrichting of het stelsel zowel bij kamertemperatuur als bij de lage temperatuur kan worden aangedreven, ofschoon de bedrijfssnelheid bij kamertemperatuur laag is.Until now it has been stated that e.g. a logic Yosephson chain operating at the temperature of liquid helium (4.2 K) can be realized with a fast-acting logic integrated circuit. However, since a logic Yosephson element using the superconductivity phenomenon only operates in the vicinity of 4.2 K and cannot operate at room temperature, its operation cannot be controlled at room temperature. In the case of building a large-scale calculator, it is e.g. it is not possible to quickly replace defective plates or panels, and building up a system requires a lot of work and time. It is therefore impossible in practice to build up an arbitrary system on a large scale. Therefore, in a system attempting to achieve good low temperature operation, it is necessary that the device or system be driven at both room temperature and low temperature, although the operating speed at room temperature is low.

Een bekende geïntegreerde MOSFET-keten, welke bij de temperatuur van vloeibare stikstof wordt aangedreven, wordt verkregen door een logische keten van het complementaire type (CMOS), bestaande uit CMOS-ketens, omdat de drempelspanning daarvan niet aanzienlijk tussen kamertemperatuur en 77 K varieert. Aangezien echter een logische keten van het ver-sterkings-/verarmings-type (hierna E/O-structuur genoemd) slechts kan worden verkregen met MOSFETs met n kanaal, is het vervaardigingsproces daarvan gemakkelijker dan dat voor de logische CMOS-keten, waarbij het nodig is MOSFETs met p-kanaal en MOSFETs met n-kanaal op eenzelfde substraat te integreren. Aangezien voorts een NEN- of NOF-keten met n ingangen wordt verkregen door 2n MOSFETs in de CMOS-structuur, in tegenstelling met het feit, dat deze wordt verkregen door (n+1) MOSFETs in de E/D-structuur, heeft in het geval, waarbij een zelfde logische keten wordt opgebouwd, de E/D-structuur het voordeel, dat deze met minder MOSFETs kan worden opgebouwd dan de CMOS-structuur.A known integrated MOSFET circuit, which is driven at the liquid nitrogen temperature, is obtained by a complementary type logic circuit (CMOS), consisting of CMOS chains, because its threshold voltage does not vary significantly between room temperature and 77 K. However, since an amplification / depletion type logic chain (hereinafter referred to as E / O structure) can only be obtained with n-channel MOSFETs, its manufacturing process is easier than that for the CMOS logic chain, where the it is necessary to integrate p-channel MOSFETs and n-channel MOSFETs on the same substrate. Furthermore, since a NEN or NOR chain with n inputs is obtained by 2n MOSFETs in the CMOS structure, in contrast to the fact that it is obtained by (n + 1) MOSFETs in the E / D structure, it has In the case where the same logical chain is built, the E / D structure has the advantage that it can be built with fewer MOSFETs than the CMOS structure.

Indien derhalve een logische keten met de E/D-structuur in een zo kleine ruimte kan worden opgebouwd, dat de kanaallengte daarvan kleiner is dan 0,5 ym en stabiel kan worden aangedreven bij zowel kamertemperatuur als bij de temperatuur van vloeibare stikstof, kan een zeer snel werkende geïntegreerde keten met zeer grote dichtheid worden verschaft met zowel de hoge snelheid van de bipolaire transistor als de hoge dichtheidsintegratie van de MOSFET en wel door een betrekkelijk eenvoudig proces, zoals eerder is beschreven.Therefore, if a logic circuit with the E / D structure can be built up in such a small space that its channel length is less than 0.5 µm and can be driven stably at both room temperature and liquid nitrogen temperature, very fast acting, very high density integrated circuits are provided with both the high speed of the bipolar transistor and the high density integration of the MOSFET by a relatively simple process as previously described.

Een logische MOSFET-keten met de bekende E/D-structuur vertoont evenwel de volgende problemen en kan niet bovenbeschreven karakteristieken vertonen.However, a logic MOSFET circuit with the known E / D structure presents the following problems and cannot exhibit the characteristics described above.

Fig.7(A) toont een voorbeeld van een bekende invertorketen met E/D-structuur, waarbij 1 een ingangsklem is, 2 een uitgangsklem, 3 een toevoerklem, 4 een MOSFET met n-kanaal van het verarmingstype, 5 een tijd nodig. Derhalve is het in de praktijk ónmogelijk een willekeurig stelsel op grote schaal op te bouwen. Derhalve is het bij een stelsel waarbij wordt getracht een goede werking bij een lage temperatuur te verkrijgen, nodig, dat de inrichting of het stelsel zowel bij kamertemperatuur als bij de lage temperatuur kan worden aangedreven, ofschoon de bedrijfssnelheid bij kamertemperatuur laag is.Fig. 7 (A) shows an example of a known inverter circuit with E / D structure, where 1 is an input terminal, 2 an output terminal, 3 a supply terminal, 4 a n-channel MOSFET of the depletion type, 5 requiring a time. It is therefore impossible in practice to build up an arbitrary system on a large scale. Therefore, in a system attempting to achieve good low temperature operation, it is necessary that the device or system be driven at both room temperature and low temperature, although the operating speed at room temperature is low.

Fig.7(A) toont een voorbeeld van een bekende invertorketen met E/D-structuur, waarbij 1 een ingangsklem is, 2 een uitgangsklem, 3 een toevoerklem, 4 een MOSFET met n-kanaal van het verarmingstype, 5 een MOSFET met n-kanaal van het versterkingstype, en 6 aarde. Aangezien een logische geïntegreerde keten of een geheugen-geïntegreerde keten wordt verkregen door een modificatie van een invertor, wordt deze opgebouwd door twee MOSFETs, welke bestaan uit een MOSFET 5 met n-kanaal van het versterkingstype en een MOSFET 4 met n-kanaal van het verarmingstype.Fig. 7 (A) shows an example of a known inverter circuit with E / D structure, where 1 is an input terminal, 2 an output terminal, 3 an input terminal, 4 a n-channel MOSFET of the depletion type, 5 a MOSFET with n channel of the amplification type, and 6 ground. Since a logic integrated circuit or a memory integrated circuit is obtained by an inverter modification, it is constructed by two MOSFETs, which consist of an n-channel MOSFET 5 of the amplification type and an n-channel MOSFET 4 of the impoverishment type.

De invertor als boven beschreven, vormt de basiseenheid van de geïntegreerde keten. Aangezien in het algemeen in Si de beweegbaarheid van elektronen groter is dan de beweegbaarheid van gaten, worden MOSFETs met n-kanaal, waarmede een werking met grote snelheid mogelijk is, gebruikt. Bij de hierna volgende toelichting wordt het geval, waarbij MOSFETs met n-kanaal worden gebruikt, als voorbeeld beschouwd. Fig.7(B) toont een Voorbeeld van de uitgangskarakteristieken van de invertor.The inverter as described above forms the basic unit of the integrated circuit. In general, since in Si the mobility of electrons is greater than the mobility of holes, n-channel MOSFETs allowing high speed operation are used. In the following explanation, the case using n-channel MOSFETs is taken as an example. Fig. 7 (B) shows an Example of the inverter output characteristics.

Tijdens de werking van de invertorketen, aangegeven in fig.7(A), treedt wanneer de spanning V\ , welke aan de ingangsklem 1 wordt aangelegd, voldoende lager ligt dan V^.^, een spanning, welke bij benadering gelijk is aan de toevoerspanning V^, aangelegd aan de toevoerklem 3, op de uitgangsklem 2 op. Wanneer een spanning, welke bij benadering gelijk is aan de toevoerspanning V , als de ingangsspanning wordt aan gelegd, heeft de uitgangsspanning VQut een niveau, dat bijna gelijk is aan nul. In de praktijk ligt het niveau liiet bij nul doch treedt een kleine spanning vLqW °P- Gewoonlijk bedraagt de spanning VlqW ongeveer 1/10 van de toevoerspanning VDD'During the operation of the inverter circuit, shown in FIG. 7 (A), when the voltage V welke applied to input terminal 1 is sufficiently lower than V. 1, a voltage approximately equals the supply voltage V ^, applied to the supply terminal 3, to the output terminal 2. When a voltage, which is approximately equal to the supply voltage V, is applied as the input voltage, the output voltage VQut has a level almost equal to zero. In practice, the level is close to zero but a small voltage vLqW ° P occurs. Usually the voltage VlqW is approximately 1/10 of the supply voltage VDD '.

Betreffende de karakteristieken S„ en S„ van de MOSFET met n-ka-Regarding the characteristics S „and S„ of the MOSFET with n-ka-

E DE D

naai van het versterkingstype en de MOSFET met n-kanaal van het verarmingstype, is de poortspanning, waarbij de afvoerstroom, ID, begint te vloeien wanneer de poortspanning V wordt aangelegd d.w.z. de drempel- £ ^ spanning V h , positief (V^ ) voor het versterkingstype en negatief (V_D) voor het verarmingstype.sew of the amplification type and the n-channel MOSFET of the depletion type, the gate voltage at which the drain current, ID, begins to flow when the gate voltage V is applied ie the threshold voltage V h, positive (V ^) for the gain type and negative (V_D) for the depletion type.

thth

Teneinde de invertorwerking als aangegeven in fig.7(B) te reali-In order to realize the inverter operation as shown in fig. 7 (B)

E DE D

seren, worden de drempelspanningen V en van de MOSFET van het versterkingstype en het verarmingstype, waaruit de invertor is opgebouwd, zodanig gekozen, dat deze resp. ongeveer 0,2 VDQ en 0,6 zijn. Fig.9 toont een dwarsdoorsnede van een voorbeeld van de MOSFET met E/D-struc-tuur, aangegeven in fig.7(A), welke een MOSFET met E/D-structuur is, die volgens de bekende LQCOS-isolatiemethode is vervaardigd.the threshold voltages V and of the MOSFET of the amplification type and the depletion type, from which the inverter is built, are chosen such that these resp. about 0.2 VDQ and 0.6. Fig. 9 shows a cross section of an example of the M / FOS with E / D structure, indicated in Fig. 7 (A), which is a MOSFET with E / D structure, manufactured according to the known LQCOS isolation method .

In de figuur is 7 een Si-substraat met een geleiding van het p-type, 8 een veldoxydefilm, 9 een p+-gedoteerd gebied (kanaalstop), 10 een n -gedoteerd gebied (dat als het toevoergebied S van de MOSFET van het versterkingstype werkt), 11 nog een n+-gedoteerd gebied (dat als het afvoergebied D van de MOSFET van het versterkingstype en het toevoergebied S van de MOSFET van het verarmingstype, gevormd in eenzelfde ge-bied werkt), 12 weer een n -gedoteerd gebied (dat als het afvoergebied D van de MOSFET van het verarmingstype werkt), 13 een poortisolatiefilm voor de MOSFET van het versterkingstype, 14 een poortelektrode voor de MOSFET van het versterkingstype, 15 een kanaal-gedoteerd gebied van de MOSFET van het versterkingstype, gedoteerd met verontreinigingen met dezelfde geleiding als het Si met een geleiding van het p-type, 16 en 17 resp. een poortoxydefilm en een poortelektrode voor de MOSFET van het verarmingstype, 18 en 18' kanaal-gedoteerde gebieden van de MOSFET van het verarmingstype, gedoteerd met verontreinigingen met een geleidings-type, tegengesteld aan het p-geleidingstype van het Si, 19 een PSG-film (isolatiefilm), 20 een elektrode, die elektrisch met de poortelektrode 16 voor de MOSFET van het verarmingstype is verbonden, 21 een uit Al-metaal bestaande bedrading (aardleiding), 22 een uit Al-metaal bestaande bedrading (toevoerleiding), 23 de kanaallengte van de MOSFET van het versterkingstype en 24 de kanaallengte van de MOSFET van het verarmingstype.In the figure, 7 is a p-type Si substrate, 8 is a field oxide film, 9 is a p + doped region (channel stop), 10 is an n-doped region (which is the input region S of the gain type MOSFET 11) another n + doped region (which acts as the drain region D of the gain-type MOSFET and the supply region S of the depletion-type MOSFET formed in the same region), 12 again an n-doped region ( that if the drain region D of the depletion-type MOSFET works), 13 a gate insulating film for the gain-type MOSFET, 14 a gate electrode for the gain-type MOSFET, 15 a channel-doped region of the gain-type MOSFET, doped with impurities with the same conductivity as the Si with a p-type conductivity, 16 and 17, respectively. a gate oxide film and a gate electrode for the depletion-type MOSFET, 18 and 18 'channel-doped regions of the depletion-type MOSFET, doped with conductivity-type impurities opposite the p-conductivity type of the Si, 19 a PSG film (insulating film), 20 an electrode electrically connected to the gate electrode 16 for the depletion-type MOSFET, 21 an Al metal wiring (ground wire), 22 an Al metal wiring (supply line), 23 the channel length of the gain type MOSFET and 24 channel length of the depletion type MOSFET.

De poortelektroden 14 en 14 worden vervaardigd uit polykristal-lijn n+-silicium. Ionen van verontreinigingen, zoals B, enz., met hetzelfde geleidingstype als de Si-substraat 7 met een geleiding van het p~ type, worden in het kanaal-gedoteerde gebied 15 juist onder de poortoxydefilm 13 voor de MOSFET van het versterkingstype geïmplanteerd om de Ξ drempelspanning V van de MOSFET van het versterkingstype zodanig in te stellen, dat deze ongeveer 0,2 V bedraagt ten opzichte van de toe-voerspanning V . P- of As-ionen, welke verontreinigingen zijn met een geleidingstype, dat tegengesteld is aan het p-geleidingstype van de Si-substraat 7, worden in het kanaal-gedoteerde gebied 18 juist onder de poortoxydefilm 16 voor de MOSFET van het verarmingstype geïmplanteerd teneinde de drempelspanning V ^ van de MOSFET van het verarmingstype zodanig in te stellen, dat deze ongeveer -0,6 V ten opzichte van de toevoerspanning V is.The gate electrodes 14 and 14 are made of polycrystalline n + silicon. Ions of contaminants, such as B, etc., with the same conductivity type as the Si substrate 7 with a p-type conductivity, are implanted in the channel-doped region 15 just below the gate oxide film 13 for the amplification type MOSFET to Ξ adjust the threshold voltage V of the gain-type MOSFET to be approximately 0.2 V relative to the supply voltage V. P or As ions, which are impurities with a conductivity type opposite to the p conductivity type of the Si substrate 7, are implanted in the channel-doped region 18 just below the gate oxide film 16 for the depletion-type MOSFET to set the threshold voltage V ^ of the depletion-type MOSFET to be approximately -0.6 V relative to the supply voltage V.

De elektrode 20, die elektrisch met de poortelektrode 17 van de MOSFET van het verarmingstype is verbonden, strekt zich in een vlak loodrecht op het vel van tekening uit. De elektrode 20 bestaat uit hetzelfde materiaal als de poortelektrode voor de MOSFET van het verarmings- -f- type d.w.z. polykristallijn n -Si. De toevoerelektrode van de MOSFET van het verarmingstype en de afvoerelektrode van de MOSFET van het verster-kingstype zijn met het n -gebied 11 verbonden via de elektrode, die elektrisch met de poortelektrode 17 voor de MOSFET van het verarmingstype is verbonden. De elektrode 20 dient als de uitgangsklem 2 van de in fig.The electrode 20, electrically connected to the depletion-type MOSFET gate electrode 17, extends in a plane perpendicular to the sheet of drawing. The electrode 20 consists of the same material as the gate electrode for the depletion -f type MOSFET, i.e., polycrystalline n -Si. The feed electrode of the depletion-type MOSFET and the drain electrode of the gain-type MOSFET are connected to the n region 11 via the electrode, which is electrically connected to the gate electrode 17 for the depletion-type MOSFET. The electrode 20 serves as the output terminal 2 of the circuit shown in FIG.

7(A) aangegeven invertorketen.7 (A) indicated inverter chain.

Aangezien de MOSFET van het versterkingstype een geïnverteerde laag van het n-type in het oppervlaktegedeelte van de Si-substraat vormt doordat de verboden band in het oppervlaktegedeelte van de Si-substraat met een geleiding van het p-type elektrisch wordt omgebogen door de spanning, die aan de poortelektrode wordt aangelegd, zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof, vervult deze eenSince the gain-type MOSFET forms an inverted n-type layer in the surface portion of the Si substrate by electrically bending the forbidden band in the surface portion of the Si substrate with a p-type conductor, which is applied to the gate electrode, both at room temperature and at liquid nitrogen temperature, it fulfills one

EE

werking van het versterkingstype d.w.z., dat de drempelspanning po sitief blijft. Ofschoon de MOSFET van het verarmingstype, waarin P- of As-ionen, welke verontreinigingen zijn met een geleidingstype, dat tegengesteld is aan het p-geleidingstype van de Si-substraat 7, worden geïmplanteerd voor het opzettelijk vormen van het kanaal 18' van het n-type juist onder de poortoxydefilm 16 door verarmingswerking bij kamertemperatuur uitvoert, wordt bij de temperatuur van vloeibare stikstof, aangezien As of P geïmplanteerd als verontreinigingen met tegengesteld geleidingstype, worden uitgevroren en niet worden geïoniseerd, in het geval, dat geen poortspanning wordt aangelegd, geen n-kanaallaag juist onder de poortoxydefilm 16 gevormd en derhalve vindt de verarmingshandeling niet plaats. D.w.z., dat de MOSFET, welke de verarmingswerking tengevolge van de geïmplanteerde verontreinigingen met tegengesteld geleidingstype kan uitvoeren, de versterkingswerking bij de temperatuur van vloeibare stikstof uitvoert.operation of the gain type, i.e., that the threshold voltage remains positive. Although the depletion type MOSFET, wherein P or As ions, which are impurities with a conductivity type opposite to the p conductivity type of the Si substrate 7, are implanted to intentionally form the channel 18 'of the n-type just below the gate oxide film 16 by depletion at room temperature, at the temperature of liquid nitrogen, since As or P implanted as impurities of opposite conductivity type, is frozen and not ionized, in case no gate voltage is applied, no n-channel layer formed just below the gate oxide film 16 and therefore the depletion operation does not take place. That is, the MOSFET, which can perform the depletion action due to the implanted impurities of opposite conductivity type, performs the amplification action at the liquid nitrogen temperature.

Derhalve deed zich het probleem voor, dat ofschoon bij de bekende omzetinrichting met E/D-structuur gebruik werd gemaakt van MOSFETs van het verarmingstype voorzien van het kanaalgedeelte 18', dat met de ver ontreinigingen met tegengesteld geleidingstype was gedoteerd, de normale werking bij kamertemperatuur uitvoert doch- de normale werking bij de temperatuur van vloeibare stikstof niet kan uitvoeren.Therefore, the problem arose that although the known E / D structure converter utilized depletion type MOSFETs provided with the channel portion 18 'doped with the impurities of opposite conductivity type, normal operation at room temperature but cannot perform normal operation at the liquid nitrogen temperature.

De logische MOSFET-keten met E/D-structuur wordt daarin gekenmerkt, dat het vervaardigingsproces gemakkelijker is en het aantal MOSFETs bij het opbouwen van eenzelfde logische keten kleiner is dan bij een logische keten met CMOS-structuur.The logic MOSFET chain with E / D structure is characterized in that the manufacturing process is easier and the number of MOSFETs in building the same logic chain is smaller than with a logic chain with CMOS structure.

De bedrijfssnelheid van de logische ketens blijft bijna dezelfde voor zowel de E/D-structuur als voor de CMOS-structuur en het is derhalve ook mogelijk om de bedrijfssnelheid te vergroten door een werking bij de temperatuur van vloeibare stikstof. Zoals echter eerder is beschreven, heeft de invertor met E/D-structuur, waarbij gebruik wordt gemaakt van MOSFETs van het verarmingstype, en waarbij het kanaal is gedoteerd met de verontreinigingen met een geleidingstype, tegengesteld aan het geleidingstype van de gebruikte halfgeleidersubstraat, het bezwaar, dat deze de verarmingswerking niet kan uitvoeren bij de lage temperatuur omdat de verontreinigingen op dat moment worden uitgevroren.The operating speed of the logic circuits remains almost the same for both the E / D structure and the CMOS structure, and it is therefore also possible to increase the operating speed by operating at the temperature of liquid nitrogen. However, as described previously, the inverter with E / D structure, using depletion type MOSFETs, and the channel doped with the impurities with a conductivity type, opposite to the conductivity type of the semiconductor substrate used, has the drawback that it cannot perform the depletion operation at the low temperature because the impurities are frozen at that time.

De uitvinding beoogt te voorzien in een MOSFET, welke in staat is om de verarmingswerking uit te voeren zonder het kanaalgedeelte te doteren met verontreinigingen met een geleidingstype, tegengesteld aan het geleidingstype van de gebruikte halfgeleidersubstraat, en een werkwijze voor het opbouwen van een invertor met E/D-structuur onder gebruik van een dergelijke MOSFET.The object of the invention is to provide a MOSFET capable of performing the depletion operation without doping the channel portion with conductivity type impurities opposite the conductivity type of the semiconductor substrate used, and a method of building an inverter with E / D structure using such a MOSFET.

Een MOSFET volgens de uitvinding is daarin gekenmerkt, dat het oppervlaktegedeelte van een halfgeleiderlichaam juist onder een isolatie-film, waarop zich de poortelektrode bevindt, niet wordt gedoteerd met verontreinigingen van een geleidingstype, tegengesteld aan het geleidingstype van de halfgeleidersubstraat, en in het geval, dat het geleidingstype van de halfgeleidersubstraat p is, de uittreedarbeid van de poortelektrode kleiner is dan die van de substraat en in het geval, dat het geleidingstype van de substraat gelijk is aan n, de uittreedarbeid van de poortelektrode groter is dan die van de substraat.A MOSFET according to the invention is characterized in that the surface portion of a semiconductor body just below an insulating film on which the gate electrode is located is not doped with impurities of a conductivity type, opposite to the conductivity type of the semiconductor substrate, and in the case, that the conductivity type of the semiconductor substrate is p, the exit work of the gate electrode is less than that of the substrate, and in the case that the conductivity type of the substrate equals n, the exit work of the gate electrode is greater than that of the substrate.

Indien een MOSFET op de bovenbeschreven wijze wordt opgebouwd, wordt de verboden band voor het oppervlaktegedeelte van de substraat naar de negatieve zijde omgebogen door het verschil in de uittreedarbeid in een energiebanddiagram, waarbij gebruik wordt gemaakt van de elektronenenergie. Derhalve wordt ofschoon het oppervlaktegedeelte niet wordt gedoteerd met verontreinigingen met een gëleidingstype, tegengesteld aan dat vein de substraat, in het oppervlaktegedeelte van de substraat een geïnverteerde laag van het n-type gevormd. Aangezien de uittreed-arbeid praktisch niet varieert in afhankelijkheid vein de temperatuur, wordt de geïnverteerde laag van het n-type in het oppervlaktegedeelte van de substraat zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof gevormd.If a MOSFET is constructed in the manner described above, the forbidden band for the surface portion of the substrate is bent to the negative side by the difference in the exit work in an energy band diagram using the electron energy. Therefore, although the surface portion is not doped with conductivity type impurities, opposite to that of the substrate, an n-type inverted layer is formed in the surface portion of the substrate. Since the exit work practically does not vary depending on the temperature, the n-type inverted layer is formed in the surface portion of the substrate at both room temperature and liquid nitrogen temperature.

Derhalve kan de op de bovenbeschreven wijze opgebouwde MQSFET de verarmingswerking zowel bij kamertemperatuur als bij de lage temperatuur verwezenlijken.Therefore, the MQSFET built up as described above can achieve the depletion action both at room temperature and at low temperature.

Wanneer verder een E/D-invertor wordt opgebouwd onder gebruik van een MOSFET van het verarmingstype, die op de bovenbeschreven wijze is uitgevoerd en een bekende MOSFET van het versterkingstype, kan deze de invertorwerking zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof uitvoeren. Meer in het bijzonder is het bij de lage temperatuur mogelijk een logische keten met een grote schakelsnelheid te realiseren tengevolge van de toename in de beweegbaarheid of de verzadi-gingssnelheid.Furthermore, when an E / D inverter is built up using a depletion-type MOSFET performed in the manner described above and a known gain-type MOSFET, it can perform the inverter operation at both room temperature and liquid nitrogen temperature. More specifically, at the low temperature, it is possible to realize a logic circuit with a high switching speed due to the increase in movability or saturation rate.

De uitvinding zal onderstaand nader worden toegêlicht onder verwijzing naar de tekening. Daarbij toont:The invention will be explained in more detail below with reference to the drawing. Thereby shows:

Fig.l een dwarsdoorsnede van een uitvoeringsvorm van een MOSFET van het verarmingstype, waarin het kanaalgedeelte niet is gedoteerd met verontreinigingen met een geleidingstype, tegengesteld aan het geleidings-type van de substraat, volgens de uitvinding;Fig. 1 is a cross-sectional view of an embodiment of a depletion-type MOSFET in which the channel portion is not doped with conductivity-type impurities opposite the conductivity type of the substrate, according to the invention;

Fig.2 een grafische voorstelling, welke een voorbeeld toont van metingen van de hoogfrequentie-C-V-curve voor een MOSFET van het verarmingstype volgens de uitvinding;Fig. 2 is a graphical representation showing an example of measurements of the high-frequency C-V curve for a depletion-type MOSFET according to the invention;

Fig.3 een diagram, dat de relatie aangeeft tussen de verontreini-gingsconcentratie in de substraat, waarbij de drempelspanning negatief is, en de dikte van de poortoxydefilm bij de in fig.l afgeheelde uitvoeringsvorm;Fig. 3 is a diagram showing the relationship between the contamination concentration in the substrate, the threshold voltage being negative, and the thickness of the gate oxide film in the embodiment shown in Fig. 1;

Fig.4 een dwarsdoorsnede van de MOSFET-invertor met n-kanaal en E/D-structuur voor de MOSFET van het verarmingstype waarvan het kanaal niet is gedoteerd met verontreinigingen van een geleidingstype, tegengesteld aan het geleidingstype van de substraat;Fig. 4 is a cross-sectional view of the n-channel MOSFET inverter with E / D structure for the depletion-type MOSFET whose channel is not doped with conductivity-type impurities, opposite the conductivity-type of the substrate;

Fig.5(A) een schema van de E/D-invertor volgens de uitvinding;Fig. 5 (A) a schematic of the E / D inverter according to the invention;

Fig.5(B) een grafische voorstelling, welke een voorbeeld toont van in/uit-karakteristieken van de in fig.5(A) aangegeven E/D-invertor bij een kanaallengte van 0,5 ym;Figure 5 (B) is a graphical representation showing an example of in / out characteristics of the E / D inverter shown in Figure 5 (A) at a channel length of 0.5 µm;

Fig.6(A) een schema van de E/D-invertor volgens de uitvinding;Fig. 6 (A) shows a diagram of the E / D inverter according to the invention;

Fig.6(B) een grafische voorstelling, welke een voorbeeld toont van de in/uitgangskarakteristieken van de in fig.6(A) aangegeven E/D-invertor bij een kanaallengte van 0,1 ym;Figure 6 (B) is a graphical representation showing an example of the input / output characteristics of the E / D inverter shown in Figure 6 (A) at a channel length of 0.1 µm;

Fig.7(A) een schema van een bekende MOSFET-invertorketen met E/D-s truc tuur';Fig. 7 (A) a schematic of a known MOSFET inverter circuit with E / D-s' structure;

Fig.7(B) een grafische voorstelling, welke een voorbeeld toont van de in/uitgangskarakteristieken van de bekende MOSFET-invertor met E/D-structuur, aangegeven in fig.7(A);Fig. 7 (B) is a graphical representation showing an example of the input / output characteristics of the known MOSFET inverter with E / D structure, shown in Fig. 7 (A);

Fig.8 een grafische voorstelling , welke een voorbeeld toont vanFig. 8 is a graphic representation showing an example of

de afvoerstroom (I ) versus de poortspanning (V)-karakteristieken van D Gthe drain current (I) versus the gate voltage (V) characteristics of D G

een bekende MOSFET met n-kanaal van het verarmingstype en versterkings-type; ena known n-channel MOSFET of the depletion type and gain type; and

Fig.9 een dwarsdoorsnede van een bekende MOSFET-invertor met n-kanaal en E/D-structuur voor de MOSFET van het verarmingstype, waarvan het kanaal is gedoteerd met verontreinigingen met een geleidingstype, dat tegengesteld is aan het geleidingstype van de substraat.Fig. 9 is a cross-sectional view of a known n-channel MOSFET inverter with E / D structure for the depletion-type MOSFET, the channel of which is doped with conductivity-type impurities opposite to the substrate-conductivity type.

Hierna zal de uitvinding onder verwijzing naar in de tekening aangegeven uitvoeringsvormen nader worden toegelicht.The invention will be explained in more detail below with reference to embodiments shown in the drawing.

Fig.l toont een dwarsdoorsnede van een uitvoeringsvorm van een MOSFET van het verarmingstype, waarin het kanaalgedeelte niet is gedoteerd met verontreinigingen met een geleidingstype, tegengesteld aan het geleidingstype van de substraat, volgens de uitvinding.Fig. 1 shows a cross-sectional view of an embodiment of a depletion-type MOSFET in which the channel portion is not doped with conductivity-type impurities opposite the conductivity type of the substrate, according to the invention.

In fig.l stellen dezelfde verwijzingen als die, welke voor fig. 7(A) worden gebruikt, identieke of soortgelijke onderdelen voor en 25 is een n+-gedoteerd gebied (het toevoergebied S van de MOSFET van het verarmingstype) . Het oppervlaktekanaalgedeelte 18' van de Si-substraat 17 juist onder de isolatiefilm 16 voor de poortelektrode 17 is niet gedoteerd met verontreinigingen van een geleidingstype (n-type), tegengesteld aan het geleidingstype van de substraat 7. Dit gedeelte 18' kan zijn gedoteerd met verontreinigingen van hetzelfde geleidingstype (p-type) als de substraat 7. Voorts bestaat de poortelektrode 17 uit een materiaal met een uittreedenergie, welke kleiner is dan de uittreedenergie van de Si-substraat 7 met een geleiding van het p-type. De Si-substraat 7 kan van het n-geleidingstype zijn. In dit geval wordt het bovengenoemde gedeelte 181 niet gedoteerd met verontreinigingen van het p-geleidingsty-pe en bestaat de poortelektrode 17 uit een materiaal met een uittreedarbeid, welke groter is dan de uittreedarbeid van de substraat 7. Ook in dit geval kan het gedeelte, overeenkomende met het bovengenoemde gedeelte 18 1 , worden gedoteerd met verontreinigingen van hetzelfde geleidingstype als het n-geleidingstype van de substraat.In Fig. 1, the same references as those used in Fig. 7 (A) represent identical or similar parts and is an n + doped region (the depletion type MOSFET supply region S). The surface channel portion 18 'of the Si substrate 17 just below the insulating film 16 for the gate electrode 17 is not doped with impurities of a conductivity type (n type), opposite to the conductivity type of the substrate 7. This portion 18' may be doped with impurities of the same conductivity type (p-type) as the substrate 7. Furthermore, the gate electrode 17 consists of a material with an exit energy which is less than the exit energy of the Si substrate 7 with a conductivity of the p-type. The Si substrate 7 can be of the n-conductivity type. In this case, the above-mentioned portion 181 is not doped with impurities of the p-conductivity type and the gate electrode 17 consists of a material having an exit work which is greater than the exit work of the substrate 7. Also in this case, the portion, corresponding to the aforementioned section 18 L, are doped with impurities of the same conductivity type as the n-conductivity type of the substrate.

De basisstructuur is identiek aan die van een MOSFET met n-kanaal van het versterkingstype, welke volgens de LOCOS-isolatiemethode wordt vervaardigd en het vervaardigingsproces is derhalve identiek aan het bekende n-kanaal-MOSFET-proces. De elementisolatie kan tot stand worden gebracht door middel van een willekeurige isolatiemethode, welke verschilt van de LOCOS-isolatiemethode, indien de elementen daardoor kunnen worden geïsoleerd. . .....The basic structure is identical to that of an n-channel MOSFET of the amplification type, which is manufactured by the LOCOS isolation method, and therefore the manufacturing process is identical to the known n-channel MOSFET process. The element isolation can be accomplished by any isolation method, which is different from the LOCOS isolation method, if the elements can be insulated thereby. . .....

Indien de poortelektrode werd vervaardigd uit polykristallijn si-licium van het n -type zou een gebruikelijke MOSFET met n-kanaal van het versterkingstype ontstaan.If the gate electrode were made of n-type polycrystalline silicon, a conventional n-channel MOSFET of the amplification type would result.

Een van de kenmerken van de uitvinding is, dat de poortelektrode niet is vervaardigd uit polykristallijn silicium van het n+-type doch daarvoor een materiaal wordt gebruikt met een kleine uittreedarbeid. Het is voor het materiaal voor de poortelektrode nodig, dat dit een uit-treedvermogen heeft, dat kleiner is dan ongeveer 4 eV en het is wenselijk dat de uittreedarbeid zo klein mogelijk is. Eenvoudige metalen, zoals Mg, Sc, Y, Ba, La, Ce, Pr, Nd, Er, enz., en verbindingen, zoals LaB6, enz., kunnen daarvoor worden gebruikt. Van deze materialen is het wenselijk gebruik te maken van La, Mg of LaB6 omdat deze zijn aangepast aan het conventionele siliciumproces, een hoog smeltpunt hebben en een grote uittreedarbeid bezitten. Meer in het bijzonder bezit LaB6 een uittreedarbeid van ongeveer 2,5 eV en behoort dit tot de groep met de kleinste uittreedarbeid van de bovenbeschreven materialen. Voorts bezit het een smeltpunt, dat hoger ligt dan 800°C en is het chemisch stabiel. Bovendien is, aangezien een dunne film van LaB& op een gemakkelijke wijze door een bekende elektronenbundel-opdampmethode kan worden gevormd en de kristallografische oriëntatie daarvan kan worden geregeld door de verdampingsomstandigheden te·kiezen, LaB6 een van de meest wenselijke materialen.One of the features of the invention is that the gate electrode is not made of n + type polycrystalline silicon, but uses a material with low exit work. The gate electrode material is required to have an exit power less than about 4 eV and desirably the exit work be as small as possible. Simple metals, such as Mg, Sc, Y, Ba, La, Ce, Pr, Nd, Er, etc., and compounds, such as LaB6, etc., can be used for this. Of these materials, it is desirable to use La, Mg or LaB6 because they are adapted to the conventional silicon process, have a high melting point and have a large exit work. More specifically, LaB6 has an exit work of about 2.5 eV and belongs to the group with the smallest exit work of the materials described above. It also has a melting point above 800 ° C and is chemically stable. In addition, since a LaB & thin film can be easily formed by a known electron beam vapor deposition method and its crystallographic orientation can be controlled by choosing the evaporation conditions, LaB6 is one of the most desirable materials.

Bij de uitvoeringsvorm volgens de uitvinding werden voor de poortelektrode 17 Mg, La en LaB6 gebruikt. Men kan evenwel daarvoor andere materialen gebruiken indien deze een uittreedarbeid hebben, welke kleiner is dan ongeveer 4 eV, chemisch stabiel zijn en een smeltpunt hebben, dat hoger ligt dan 800°C.In the embodiment of the invention, 17 Mg, La and LaB6 were used for the gate electrode. However, other materials can be used therefor if they have an exit work which is less than about 4 eV, are chemically stable and have a melting point higher than 800 ° C.

Wanneer een materiaal met een uittreedarbeid, kleiner dan 3,5 eV voor de poortelektrode wordt gekozen, wordt de verboden band in het op-pervlaktegedeelte juist onder de poortoxydefilm omgebogen door het verschil in uittreedarbeid tussen het materiaal en Si met een geleiding van het p-type en wordt het oppervlaktegedeelte omgezet in materiaal met een geleiding van het n-type. D.w.z., dat het mogelijk is de kanaallaag van het n-type in het oppervlaktegedeelte juist onder de poortoxydefilm te vormen zonder dat het gebied van het n-type opzettelijk wordt gevormd door het implanteren van ionen van P of As, welke verontreinigingen zijn met een geleidingstype, tegengesteld aan het geleidingstype van de substraat, door ionen-implantatie in het kanaalgedeelte 18' van de Si-sub-straat met een geleiding van het p-type, juist onder de poortoxydefilm 16.When a material with an exit work less than 3.5 eV is selected for the gate electrode, the forbidden band in the surface portion is bent just below the gate oxide film by the difference in exit work between the material and Si with a conductivity of the p- type and the surface portion is converted into n-type material. That is, it is possible to form the n-type channel layer in the surface portion just below the gate oxide film without the n-type region being intentionally formed by implanting ions of P or As, which are conductivity type impurities , opposite to the conductivity type of the substrate, by ion implantation in the channel portion 18 'of the Si substrate with a p-type conductivity just below the gate oxide film 16.

Fig.2 is een grafische voorstelling, welke een voorbeeld toont van metingen van de hoogfrequentie-C-V-curve van een MIS-diode tussen de poortelektrode 17 en de Si-substraat 7 met een geleiding van het p-type bij een frequentie van ongeveer 1 MHz en een temperatuur van 300°K b.v.Fig. 2 is a graphical representation showing an example of measurements of the high frequency CV curve of an MIS diode between the gate electrode 17 and the Si substrate 7 with a p-type conductance at a frequency of about 1 MHz and a temperature of 300 ° K e.g.

wanneer de verontreinigingsconcentratie in de Si-substraat met een gelei- 16 ”3 ding van het p-type 1 z 10 cm bedraagt, de poortoxydefilm een dikte heeft van ongeveer 20 nm, en de uit LaB6 bestaande poortelektrode een dikte heeft van ongeveer 500 nm. De drempelspanning, waarbij het oppervlaktegedeelte van de Si-substraat met een geleiding van het p-type bij deze MIS-diode werd geïnverteerd, bedroeg ongeveer -1,6 V. De bij de temperatuur van vloeibare stikstof verkregen C-V-kromme was ongeveer gelijk aan die, verkregen bij kamertemperatuur, en de drempelspanning was eveneens gelijk aan die, welke werd verkregen bij kamertemperatuur nl. ongeveer - 1,6 V.when the impurity concentration in the Si substrate with a p-type 1 16 "3 conductor is 10 cm, the gate oxide film has a thickness of about 20 nm, and the LaB6 gate electrode has a thickness of about 500 nm . The threshold voltage at which the surface portion of the Si substrate with a p-type conduction was inverted at this MIS diode was about -1.6 V. The CV curve obtained at the liquid nitrogen temperature was approximately equal to those obtained at room temperature, and the threshold voltage was also equal to that obtained at room temperature, i.e. about - 1.6 V.

In de afvoerstroom-(I_)-poortspanning -(V)-karakteristieken vanIn the drain current (I _) gate voltage - (V) characteristics of

D GD G

de MOSFET van het versterkingstype met een kanaallengte van ongeveer 1 ym, bedroeg ongeveer -1,6 V zowel bij kamertemperatuur als bij 77°K. Voorts bedroeg in het geval, dat de eerder beschreven afmetingen en een poortelektrode, vervaardigd uit Mg, werden gebruikt, de drempelspanning ongeveer -0,9 V zowel bij kamertemperatuur als bij 77°K,the amplification type MOSFET with a channel length of about 1 µm was about -1.6 V both at room temperature and at 77 ° K. Furthermore, in the case where the previously described dimensions and a gate electrode made of Mg were used, the threshold voltage was about -0.9 V both at room temperature and at 77 ° K,

Zoals voor de bovenbeschreven uitvoeringsvorm is toegelicht, is het mogelijk de drempelspanning op een negatieve waarde te brengen door voor de poortelektrode gebruik te maken van een materiaal met een kleine uittreedarbeid zonder het gedeelte van de Si-substraat en een geleiding van het p-type, juist onder de poortoxydefilm opzettelijk te doteren met verontreinigingen (P, As, enz.), waarvan het geleidingstype tegengesteld is aan het geleidingstype van de substraat.As explained for the above-described embodiment, it is possible to bring the threshold voltage to a negative value by using for the gate electrode a material with a low exit work without the portion of the Si substrate and a p-type conductor, just intentionally doping under the gate oxide film with impurities (P, As, etc.) whose conductivity type is opposite to the conductivity type of the substrate.

De omstandigheden waaronder de drempelspanning een negatieve waarde aanneemt, hangen in hoofdzaak af van de specifieke weerstand van de Si-substraat met een geleiding van het p-type en de dikte van de poortoxydefilm en niet van de dikte van de poortelektrode. In het geval, dat LaB6 werd gebruikt, hing de drempelspanning ook iets af van de oriëntatie van het kristallografische oppervlak van de LaB6-film en varieerde afhankelijk van de oriëntatie met ongeveer 0,3 V.The conditions under which the threshold voltage takes a negative value mainly depend on the specific resistance of the Si substrate with a p-type conductivity and the thickness of the gate oxide film and not on the thickness of the gate electrode. In case that LaB6 was used, the threshold voltage also depended somewhat on the orientation of the crystallographic surface of the LaB6 film and varied by about 0.3 V depending on the orientation.

In het geval, waarbij de verontreinigingsconcentratie in de Si- 17 -3 substraat met een geleiding van het p-type b.v. ongeveer 1 x 10 cm bedraagt (specifieke weerstand van ongeveer 1,5 Ohm.cm), is wanneer LaB6 voor de poortelektrode wordt gebruikt en de dikte van de poortoxydefilm kleiner is dan ongeveer 40 nm, de drempelspanning negatief. Fig.3 toont de relatie tussen de verontreinigingsconcentratie NA in de Si-substraat met een geleiding van het p-type, waarvan de drempelspanning op een negatieve waarde wordt gebracht door voor de poortelektrode LaB6 en Mg te gebruiken, en de dikte H van de poortoxydefilm. Wanneer de dikte van de poortoxydefilm en verontreinigingsconcentratie b.v. zijn gelegen in een gebied onder de respectieve lijn (gearceerd gebied) in fig.3, is de drempelspanning negatief. De MIS-diode waarvoor de karakteristieken zijn aan- gegeven in de fig.2 en 3, is een monster, waarbij de scheidingsvlak- niveaudichtheid b.v. 1 tot 2 x 10^ cm ^ bedraagt. In het geval van de MOSPET met n-kanaal kan, indien de scheidingsvlakniveaudichtheid hoog is, aangezien de drempelspanning in negatieve richting toeneemt, een 10 -3 scheidingsvlakniveaudichtheid, groter dan 2 x 10 cm worden gebruikt.In the case where the impurity concentration in the Si-17-3 substrate with a p-type conduction e.g. about 1 x 10 cm (specific resistance of about 1.5 Ohm.cm), when using LaB6 for the gate electrode and the thickness of the gate oxide film is less than about 40 nm, the threshold voltage is negative. Fig. 3 shows the relationship between the impurity concentration NA in the Si substrate with a p-type conduction, the threshold voltage of which is brought to a negative value by using for the gate electrode LaB6 and Mg, and the thickness H of the gate oxide film . When the thickness of the gate oxide film and impurity concentration e.g. are located in an area below the respective line (shaded area) in Figure 3, the threshold voltage is negative. The MIS diode for which the characteristics are indicated in Figures 2 and 3 is a sample, with the interface level density e.g. 1 to 2 x 10 ^ cm ^. In the case of the n-channel MOSPET, if the interface level density is high, as the threshold voltage increases in the negative direction, a 10-3 interface level density greater than 2 x 10 cm can be used.

Voor MIS-dioden met verschillende scheidingsvlakniveaudichtheden verschillen de karakteristieken, aangegeven in de fig.2 en 3. In elk geval was het om aan de drempelwaarde een negatieve waarde te geven, nodig om voor de poortelektrode gebruik te maken van een materiaal met een kleine uittreedarbeid.For MIS diodes with different interface level densities, the characteristics indicated in Figures 2 and 3. In any case, to give a negative value to the threshold, it was necessary to use a material with a low exit work for the gate electrode. .

Zoals boven beschreven, vormt ofschoon de drempelspanning negatief is vóór de MOSFET met n-kanaal, voor de invertor met E/D-structuur de waarde van de drempelspanning een probleem. Voor de invertor met E/D-structuur wordt de drempelspanning v-]-NV van de invertor bepaald als een spanning, waarbij de uitgangsspanning V0UT gelijk is aan de ingangsspan-ning V^ in de in fig.7(B) aangegeven invertorkarakteristieken. Door een bekende ontwerpmethode wordt de drempelspanning van de invertor ingesteld op ongeveer -0,6 V , zodat de schakelsnelheid bij benadering gelijk blijft aan het inschakelen en uitschakelen van de ingangsspanning bij ongeveer de helft van de toevoerspanning V van de invertor. Derhalve bedraagt in het geval, dat de toevoerspanning V 5 V is, de drempelspanning van de MOSFET van het verarmingstype ongeveer -3 V.As described above, although the threshold voltage is negative before the n-channel MOSFET, for the inverter with E / D structure, the threshold voltage value poses a problem. For the inverter with E / D structure, the threshold voltage v -] - NV of the inverter is determined as a voltage, the output voltage V0UT being equal to the input voltage V V in the inverter characteristics shown in FIG. 7 (B). By a known design method, the threshold voltage of the inverter is set at about -0.6 V, so that the switching speed remains approximately equal to turning on and turning off the input voltage at about half the supply voltage V of the inverter. Therefore, in the case where the supply voltage V is 5 V, the threshold voltage of the depletion type MOSFET is about -3 V.

Bij de logische zeer snelle MOSFET-keten met grote dichtheid, welke het doel van de uitvinding vormt, bedraagt, aangezien deze is samengesteld uit fijne MOSFETs, waarvan de kanaallengte kleiner is dan ongeveer 0,5 ym, de drempelspanning ongeveer 3,3 V wanneer de kanaallengte ongeveer 0,5 ym bedraagt, en 1 - 1,5 V wanneer de kanaallengte ongeveer 0,1 ym bedraagt. Derhalve dient de drempelspanning van de MOSFET van het verarmingstype te worden ingesteld op ongeveer -2 V wanneer de kanaallengte ongeveer 0,05 ym bedraagt, en -0,6 tot -1,0 V wanneer deze 0,1 ym bedraagt.In the high-density logic high-speed MOSFET circuit which is the object of the invention, since it is composed of fine MOSFETs whose channel length is less than about 0.5 µm, the threshold voltage is about 3.3 V when the channel length is about 0.5 µm, and 1 - 1.5 V when the channel length is about 0.1 µm. Therefore, the threshold voltage of the depletion-type MOSFET should be set to about -2 V when the channel length is about 0.05 µm, and -0.6 to -1.0 V when it is 0.1 µm.

Zoals aangegeven door de in de fig.2 en 3 afgebeelde voorbeelden kan bij de uitvoeringsvorm van de MOSFET van het verarmingstype volgens de uitvinding een drempelspanning van ongeveer -1,7 V worden gerealiseerd. Voorts was het mogelijk de poortspanning in een gebied van -2 VAs indicated by the examples shown in FIGS. 2 and 3, a threshold voltage of about -1.7 V can be realized in the depletion-type MOSFET embodiment of the invention. Furthermore, it was possible to set the gate voltage in a range of -2 V.

tot 0 V te regelen door B, enz., welke verontreinigingen van hetzelfde geleidingstype als de substraat met een geleiding van het p-type zijn, in het kanaalgedeelte te implanteren zelfs indien de poortoxydefilm een bepaalde dikte heeft. Bij de MOSFET van het verarmingstype volgens de uitvinding bedroeg de ondergrens van de drempelspanning, welke wordt verkregen in het geval, dat een poortelektrode, bestaande uit LaB6, wordt gebruikt, en wanneer de verontreinigingsconcentratie in de substraat ' 15 -3 met een geleiding van het p-type een waarde heeft van b.v. 1 x 10 cm en de poortoxydefilm een dikte heeft van b.v. 5 nm, ongeveer -2 V. Derhalve kan de MOSFET van het verarmingstype volgens de uitvinding voor de invertor met E/D-structuur worden gebruikt onder toepassing van fijne MOSFETs, waarvan de kanaallengte kleiner is dan 0,5 ym, waarbij de poortoxydefilm een dikte dient te hebben van ongeveer 5 - 20 nm en de toevoerspanning een waarde dient te hebben, welke ongeveer 1 - 3,3 V bedraagt.to 0 V by controlling B, etc., which impurities are of the same conductivity type as the substrate with a p-type conductivity, in the channel portion even if the gate oxide film has a certain thickness. In the depletion type MOSFET of the present invention, the lower limit of the threshold voltage obtained in the case where a gate electrode consisting of LaB6 is used, and when the impurity concentration in the substrate is 15-3 with a conductivity of the p-type has a value of eg 1 x 10 cm and the gate oxide film has a thickness of e.g. 5 nm, about -2 V. Therefore, the depletion-type MOSFET of the invention for the E / D-structured inverter can be used using fine MOSFETs whose channel length is less than 0.5 µm, the gate oxide film being should have a thickness of about 5 - 20 nm and the supply voltage should have a value of about 1 - 3.3 V.

In fig.4 is een uitvoeringsvorm van de invertor met E/D-structuur afgeheeld, waarbij gebruik wordt gemaakt van een poortelektrode, welke bestaat uit LaB6 of Mg.In Fig. 4, an embodiment of the inverter with E / D structure is shown using a gate electrode consisting of LaB6 or Mg.

In de figuur stellen verwijzingen, overeenkomende met die, aangegeven in fig.l, identieke of overeenkomstige onderdelen voor en is 26 het kanaalgedeelte van de MOSFET van het verarmingstype, dat niet is gedoteerd met verontreinigingen met het geleidingstype, tegengesteld aan het geleidingstype van de substraat. De fundamentele opbouw daarvan is als volgt:In the Figure, references, similar to those indicated in Figure 1, represent identical or corresponding parts and 26 is the channel portion of the depletion-type MOSFET, which is not doped with conductivity-type impurities, opposite to the conductivity-type of the substrate . The basic structure of this is as follows:

Een geïntegreerde keten met de invertor met E/D-structuur, aangegeven in fig.4, omvat een halfgeleidersubstraat 7 met een geleiding van het p- of n-type, een toevoergebied 10 van een MOSFET van het verster-kingstype en een afvoergebied 12 van een MOSFET van het verarmingsgtype, gevormd op een afstand van de hoofdoppervlaktezijde van de halfgeleidersubstraat, een eilandvormig gemeenschappelijk gebied 11, dat als een afvoergebied voor de MOSFET van het versterkingstype en een toevoergebied van de MOSFET van het verarmingstype dient, tussen het toevoergebied van de MOSFET van het versterkingstype en het afvoergebied van de MOSFET van het verarmingstype, een poortisolatiefilm 16 voor de MOSFET van het verarmingstype, gevormd, op het oppervlaktegedeelte 15 van de halfgeleider- substraat tussen het afvoergebied van de MOSFET van het verarmingstype en het gemeenschappelijke gebied, welk gedeelte niet is gedoteerd met verontreinigingen van een geleidingstype, dat tegengesteld is aan het ge-leidingstype van de halfgeleidersubstraat, een poortelektrode 17 voor de MOSFET van het verarmingstype, gevormd op de poortisolatiefilm voor de MOSFET van het verarmingstype, een elektrode 20, gevormd op het gemeenschappelijke gebied en elektrisch verbonden met de poortelektrode van de MOSFET van het verarmingstype, een poortisolatiefilm 13 voor de MOSFET van het versterkingtype, gevormd op het oppervlaktegedeelte 26 van de halfgeleidersubstraat tussen het toevoergebied van de MOSFET van het versterkingstype en het gemeenschappelijke gebied, welk gedeelte niet is gedoteerd met verontreinigingen van een geleidingstype, dat tegengesteld is aan het geleidingstype van de halfgeleidersubstraat, en een poortelektrode 14 voor de MOSFET van het versterkingstype, gevormd op de poortisolatiefilm voor de MOSFET van het versterkingstype, waarbij tenminste de poortelektrode van de MOSFET van het verarmingstype een uit-treedarbeid heeft, welke kleiner is dan die van de halfgeleidersubstraat met een geleiding van het p-type, in het geval, dat de halfgeleidersubstraat een geleiding van het p-type heeft, en groter is dan die van de halfgeleidersubstraat met een geleiding van het n-type, in welk geval de halfgeleidersubstraat een geleiding van het n-type heeft.An integrated circuit with the inverter with E / D structure, shown in Fig. 4, comprises a semiconductor substrate 7 with a conductor of the p or n type, an input region 10 of a MOSFET of the amplification type and an output region 12 of a depletion-type MOSFET formed at a distance from the major surface side of the semiconductor substrate, an island-shaped common region 11, which serves as a drain region for the gain-type MOSFET and a supply region of the depletion-type MOSFET, between the supply region of the The gain type MOSFET and the drain region of the depletion type MOSFET, a gate insulating film 16 for the depletion type MOSFET, formed on the surface portion 15 of the semiconductor substrate between the drain region of the depletion type MOSFET and the common area, which portion is not doped with conductivity type impurities opposite to the yellow lead type of the semiconductor substrate, a gate electrode 17 for the depletion type MOSFET formed on the gate insulating film for the depletion type MOSFET, an electrode 20 formed on the common area and electrically connected to the gate electrode of the depletion type MOSFET, a gate insulating film 13 for the gain type MOSFET formed on the surface portion 26 of the semiconductor substrate between the feed area of the gain type MOSFET and the common area, which portion is not doped with impurities of a conductivity type opposite to the conductivity type of the semiconductor substrate , and a gate electrode 14 for the gain-type MOSFET formed on the gate insulating film for the gain-type MOSFET, wherein at least the gate electrode of the depletion-type MOSFET has an exit work smaller than that of the semiconductor substrate having a p-type conductor, in case the semiconductor substrate has a p-type conduction, and is larger than that of the semiconductor substrate with an n-type conduction, in which case the semiconductor substrate has an n-conduction type.

Als vervaardigingsproces voor de bovenbeschreven uitvoeringsvorm werd gebruik gemaakt van het n-MOS-proces onder gebruik van de bekende LOCOS-isolatiemethode. De isolatie kan tot stand worden gebracht onder gebruik van elke andere methode dan de LOCOS-isolatiemethode. Het is slechts nodig, dat men in staat is de verschillende elementen te isoleren. In tegenstelling tot het bekende n-MOS-proces wordt evenwel het deel van het Si 26 met een geleiding van het p-type juist onder de poortoxydefilm 16 in de MOSFET met n-kanaal van het verarmingstype niet gedoteerd door de ionenimplantatie enz. met verontreinigingen, zoals As en P met tegengesteld geleidingstype. Daarentegen worden voor de poortelektrode 17 van de MOSFET met n-kanaal van het verarmingstype LaB6 of Mg gebruikt. De poortelektrode bestaande uit LaB6 werd gevormd onder gebruik van de bekende elektrodebundelopdampmethode. Die bestaande uit Mg, werd gevormd onder gebruik van de bekende elektrodebundelverdampingsme- thode of de spettermethode. Het toevoer- en afvoergebied van de MOSFET met n-kanaal van het verarmingstype werd gevormd door het implanteren van ionen van P na de vorming van de uit LaB6 bestaande poortelektrode.As the manufacturing process for the above-described embodiment, the n-MOS process using the known LOCOS isolation method was used. The isolation can be accomplished using any method other than the LOCOS isolation method. It is only necessary to be able to isolate the various elements. However, in contrast to the known n-MOS process, the portion of the Si 26 with a p-type conduction just below the gate oxide film 16 in the depletion-type n-channel MOSFET is not doped by the ion implantation etc. with impurities such as Axis and P with opposite conductivity type. In contrast, for the gate electrode 17 of the n-channel MOSFET of the depletion type LaB6 or Mg are used. The gate electrode consisting of LaB6 was formed using the known electrode beam evaporation method. The one consisting of Mg was formed using the known electrode beam evaporation method or the sputtering method. The input and output region of the depletion-type n-channel MOSFET was formed by implanting ions of P after the formation of the LaB6 gate electrode.

Voorts werd voor de poortelektrode 14 van de MOSFET van het versterkingstype het conventionele polykristallijne Si van het n+-type gebruikt.Furthermore, for the gate electrode 14 of the gain type MOSFET, the conventional n + type polycrystalline Si was used.

Bij wijze van voorbeeld wordt de uit LaB6 bestaande poortelektrode 17 niet gevormd door slechts êén laag, zoals aangegeven in fig.4, doch kan deze elektrode een tweelaagsstructuur hebben, bestaande uit een -f polykristallijne n of silicide-laag die op de LaB6-laag is gevormd.By way of example, the LaB6 gate electrode 17 is not formed by only one layer, as shown in FIG. 4, but it may have a two-layer structure consisting of a -f polycrystalline or silicide layer deposited on the LaB6 layer is formed.

Om de drempelspanning van de MOSFET van het versterkingstype te regelen, werden ionen van B, welke verontreinigingen van hetzelfde gelei-dingstype zijn als het Si met een geleiding van het p-type, in het kanaafc-gedeelte geïmplanteerd voordat de poortoxydefilm 13 werd gevormd. DeTo control the threshold voltage of the gain-type MOSFET, ions of B, which are impurities of the same conductivity type as the Si with a p-type conductance, were implanted in the channel c portion before the gate oxide film 13 was formed. The

EE

ionen van B werden zodanig geïmplanteerd, dat de drempelspanning ongeveer 0,7 V bedraagt voor een MOSFET met een kanaallengte van onge-ions of B were implanted such that the threshold voltage is about 0.7 V for a MOSFET with a channel length of approximately

EE

veer 0,5 ym en de drempelspanning bedraagt ongeveer +0,3 V voor een MOSFET met een kanaallengte van 0,1 ym.spring 0.5 µm and the threshold voltage is approximately +0.3 V for a MOSFET with a channel length of 0.1 µm.

Om daarentegen de drempelspanning van de MOSFET van het verarmings-type te regelen, werden ionen van B, welke verontreinigingen zijn met hetzelfde geleidingstype als de Si-substraat met de geleiding van het p-type, in het kanaalgedeelte geïmplanteerd voordat de poortoxydefilm 2 werd gevormd. Ionen van B werden zodanig geïmplanteerd, dat de drempelspanning V D ongeveer -2 V bedraagt voor een MOSFET met een kanaallengte van 0,5 ym en de drempelspanning ongeveer -1 V bedraagt voor een MOSFET met een kanaallengte van 0,1 ym.On the other hand, to control the depletion-type MOSFET threshold voltage, ions of B, which are impurities of the same conductivity type as the Si substrate with the p-type conductivity, were implanted in the channel portion before the gate oxide film 2 was formed . Ions of B were implanted such that the threshold voltage V D is about -2 V for a MOSFET with a channel length of 0.5 µm and the threshold voltage is about -1 V for a MOSFET with a channel length of 0.1 µm.

Ofschoon bij de hier beschouwde uitvoeringsvorm verontreinigingen van hetzelfde type als de p-geleiding van Si voor het regelen van de drempelspanning werden geïmplanteerd, is het niet noodzakelijk dat de ionenimplantatie plaatsvindt indien de drempelspanningen van de MOSFET van het versterkingstype en de MOSFET van het verarmingstype resp. ongeveer 0,2 VDD en ongeveer 0,6 V ten opzichte van de toevoerspanning VDD van de E/D-invertor bedragen.Although in the embodiment contemplated here, impurities of the same type as the p-conductance of Si were implanted to control the threshold voltage, it is not necessary for the ion implantation to take place if the threshold voltages of the gain type MOSFET and the depletion type MOSFET respectively . about 0.2 VDD and about 0.6 V with respect to the supply voltage VDD of the E / D inverter.

Indien ionen van P of As, welke verontreinigingen zijn met een geleidingstype, dat tegengesteld is aan het p-geleidingstype van Si, in het kanaalgedeelte bij de vervaardiging van de MOSFET van het verarmingstype overeenkomstig de bekende methoden werden geïmplanteerd, zou ofschoon een kanaal van het n-type wordt gevormd, dat de werking van het verarmingstype bij kamertemperatuur uitvoert, bij de temperatuur van vloeibare stikstof (77°K), aangezien P- of As-verontreinigingen geïmplanteerd als verontreinigingen met een geleiding van het n-type zouden worden uitgeput, geen kanaallaag van het n-type worden gevormd en zou de inrichting geen werking van het verarmingstype kunnen vervullen. In het geval echter, dat het kanaalgedeelte wordt gedoteerd met verontreinigingen van een geleiding van het p-type ten opzichte van het p-geleidingstype van Si slechts om de concentratie daarvan te variëren, aangezien zij niet worden uitgevroren, het eerder beschreven uitvriezen geen invloed noch bij kamertemperatuur noch bij 77°K. Derhalve is de E/D-invertor volgens de hier beschouwde uitvoeringsvorm in staat om de normale invertorwer-king zowel bij kamertemperatuur als bij 77°K uit te voeren.If ions of P or As, which are impurities with a conductivity type opposite to the p-conductivity type of Si, were implanted in the channel portion in the manufacture of the depletion type MOSFET according to known methods, although a channel of the n-type is formed, which performs the depletion-type operation at room temperature, at the liquid nitrogen temperature (77 ° K), since P or As impurities implanted as impurities with n-type conductivity would be exhausted, no n-type channel layer are formed and the device could not perform a depletion type operation. However, in the case where the channel portion is doped with impurities of a p-type conductivity relative to the p-type conductivity of Si only to vary the concentration thereof, since they are not frozen, the previously described freezing does not affect nor at room temperature nor at 77 ° K. Therefore, the E / D inverter according to the embodiment contemplated herein is able to perform normal inverter operation at both room temperature and 77 ° K.

Fig.5B en 6B tonen in/uitgangs-karakteristieken van de in de fig. 5A en 6A aangegeven E/D-invertors onder gebruik van MOSFETs met een ka-naallengte van resp. ongeveer 0,5 ym en een kanaallengte van ongeveer 0,1 ym. De toevoerspanning bedraagt ongeveer 3,3 V voor een invertor met een kanaallengte van ongeveer 0,5 ym en ongeveer 1,5 V voor een invertor met een kanaallengte van ongeveer 0,1 ym. De in/uitgangskarakte-ristieken, aangegeven in de fig.5B en 6B, werden zowel bij kamertemperatuur als bij 77°K verkregen. In tegenstelling met het feit, dat de E/D-invertor, waarbij gebruik werd gemaakt van conventionele MOSFETs van het verarmingstype bij 77°K geen normale werking vertoonde, vertoonde de E/D-invertor volgens de uitvinding zijn normale werking zowel bij kamertemperatuur als bij 77°K.Figures 5B and 6B show input / output characteristics of the E / D inverters shown in Figures 5A and 6A using MOSFETs with a channel length of respectively. about 0.5 µm and a channel length of about 0.1 µm. The supply voltage is about 3.3 V for an inverter with a channel length of about 0.5 µm and about 1.5 V for an inverter with a channel length of about 0.1 µm. The input / output characteristics, indicated in Figures 5B and 6B, were obtained both at room temperature and at 77 ° K. In contrast to the fact that the E / D inverter using conventional depletion type MOSFETs at 77 ° K did not show normal operation, the E / D inverter according to the invention showed normal operation both at room temperature and at 77 ° K.

Er werd een ringoscillator opgebouwd door de bovenbeschreven E/D-invertors in een meertrapsvorm te verbinden en de poortvertragingstijd per poort werd bij kamertemperatuur en bij 77°K gemeten. Het bleek, dat deze werd bekort met een tijd van ongeveer 0,7 - 0,5 bij 77°K ten opzichte van die, verkregen bij kamertemperatuur.A ring oscillator was built by connecting the above described E / D inverters in a multistage form and the gate delay time per gate was measured at room temperature and at 77 ° K. It was found to be shortened with a time of about 0.7-0.5 at 77 ° K from that obtained at room temperature.

Ofschoon bij de bovenbeschreven uitvoeringsvorm voor de substraat Si met een geleiding van het p-type werd gebruikt, was het ook in het geval, dat voor de substraat Si met een geleiding van het n-type werd ge bruikt, mogelijk een MOSFET met p-kanaal van het verarmingstype en een invertor met E/D-structuur te verkrijgen zonder het kanaalgedeelte van de MOSFET van het verarmingstype met B te doteren, dat een verontreiniging met een geleidingstype is, tegengesteld aan de geleiding van het n-type van het Si. Voor de poortelektrode van de MOSFET met p-kanaal van het verarmingstype kan tussen de materialen met een uittreedarbeid, groter dan die van Si met een geleiding van het n-type, gebruik worden gemaakt van Se, Ir, Pt, enz., welke materialen zijn die een uittreedarbeid hebben, welke groter is dan ongeveer 5,5 eV. Echter wordt bij voorkeur Pt gebruikt, dat op een gemakkelijke wijze kan worden gevormd door gebruik te maken van de elektronenbundelverdampingsmethode enz. en waarvan het smeltpunt ongeveer 1770°C bedraagt. Door gebruik te maken van een poortelektrode, welke uit platina bestaat, was het mogelijk een MOSFET van het verarmingstype te verkrijgen, welke de verarmingswerking zowel bij kamertemperatuur als bij de lage temperatuur vervulde en een invertor met p-kanaal met E/D-structuur te verkrijgen.Although in the above-described embodiment for the substrate Si with a p-type conduction was used, it was also possible in the case that for the substrate Si with an n-type conduction was used, a MOSFET with p- depletion-type channel and inverter with E / D structure without doping the channel portion of the depletion-type MOSFET with B, which is a conductivity-type impurity opposite to the n-type conductivity of the Si. For the gate electrode of the depletion type p-channel MOSFET, between the materials having an exit work greater than that of Si with an n-type conduction, Se, Ir, Pt, etc., can be used. those who have an exit job greater than about 5.5 eV. However, preferably Pt is used, which can be easily formed by using the electron beam evaporation method, etc., the melting point of which is about 1770 ° C. By using a gate electrode consisting of platinum, it was possible to obtain a depletion type MOSFET which performed the depletion action both at room temperature and at the low temperature and a p-channel inverter with E / D structure. to gain.

De MOSFET van het verarmingstype volgens de uitvinding kan zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof werken en ook de invertor met E/D-structuur kan zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof werken.The depletion type MOSFET according to the invention can operate both at room temperature and at liquid nitrogen temperature, and also the inverter with E / D structure can operate at both room temperature and liquid nitrogen temperature.

Een geïntegreerde MOSFET-keten, waarbij gebruik wordt gemaakt van MOSFETs van het verarmingstype en invertors met E/D-structuur kan voorzien in een snelwerkende geïntegreerde keten met grote dichtheid, welke zowel de grote snelheid van de geïntegreerde keten, waarin bipolaire transistoren worden gebruikt, als de grote mate van integratie van de MOSFET vertoont door deze bij de temperatuur van vloeibare stikstof aan te drijven.An integrated MOSFET circuit, using depletion-type MOSFETs and E / D-structured inverters, can provide a fast-acting, high-density integrated circuit, both of the high speed of the integrated circuit, in which bipolar transistors are used, shows the high degree of integration of the MOSFET by driving it at the liquid nitrogen temperature.

Voorts kan, in tegenstelling met de invertor, met CMOS-structuur de invertor met E/D-structuur voorzien in èen snelwerkende geïntegreerde keten met grote dichtheid onder gebruik van een eenvoudig vervaardigings-proces en een klein aantal MOSFETs.Furthermore, unlike the inverter with CMOS structure, the inverter with E / D structure can provide a fast-acting, high-density integrated circuit using a simple manufacturing process and a small number of MOSFETs.

Voorts is het aangezien de geïntegreerde MQSFET-keten volgens de uitvinding zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof kan werken, bij de opbouw van een stelsel mogelijk de werking daarvan bij kamertemperatuur te controleren teneinde defecte plaat- jes en panelen te verwisselen, de normale werking van het stelsel te verifiëren en daarna het stelsel op te zoeken, dat bij de temperatuur van vloeibare stikstof de beste werking vertoont.Furthermore, since the integrated MQSFET circuit according to the invention can operate at room temperature as well as at the temperature of liquid nitrogen, in the construction of a system it is possible to check its operation at room temperature in order to exchange defective plates and panels, verify normal operation of the system and then locate the system which exhibits the best performance at the liquid nitrogen temperature.

Claims

1. Integrated circuit comprising impoverishment-type field effect transistors, comprising a semiconductor substrate with a p-type conductor, a supply region formed on the major surface side of the semiconductor substrate, a drain region proximate the supply region on the major surface side formed from the semiconductor substrate, a gate insulating film formed on the surface portion of the semiconductor substrate between the supply region and the discharging region, and a gate electrode formed on the gate insulating film, characterized in that said surface portion on which the gate insulating film is formed, is not doped with impurities having an n-type conduction, and the gate electrode has an exit work smaller than that of the semiconductor substrate with a p-type conduction.

Integrated circuit according to claim 1, characterized in that the surface portion of the semiconductor substrate between the supply region and the discharge region, which is not doped with impurities with an n-type conduction, is not doped with impurities of the same conductivity type as the semiconductor substrate.

3. Integrated circuit comprising impoverishment type field effect transistors, comprising an n-type conductor semiconductor substrate, a supply region formed on the major surface side of the semiconductor substrate, a drain region proximate the supply region on the major surface side of the semiconductor substrate, a gate insulating film formed on the surface portion of the semiconductor substrate between the supply region and the discharging region, and a gate electrode formed on the gate insulating film, characterized in that said surface portion on which the gate insulating film is formed, is not doped with impurities having a p-type conduction, and the gate electrode has an exit work greater than that of the semiconductor substrate with an n-type conduction.

Integrated circuit according to claim 3, characterized in that the surface portion of the semiconductor substrate between the supply region and the discharge region, which is not doped with impurities with a p-type conductor, is not doped with impurities which have the same conductivity type as the semiconductor substrate.

Integrated circuit with at least one E / D inverter provided with a semiconductor substrate having a p- or n-type conductor, an input region of an amplification type MOSFET and an output region of a depletion type MOSFET formed on a distance from each other on the major surface side of the semiconductor substrate, an island-shaped common region, which serves as a drain region of the gain type MOSFETs and a feed region of the depletion type MOSFET, between the feed region of the gain type MOSFET and the drain region of the depletion-type MOSFET, a gate insulating film for the depletion-type MOSFET, formed on the surface portion of the semiconductor substrate, located between the drain region of the depletion-type MOSFET and the common area, a gate electrode for the depletion-type MOSFET, formed on the gate insulating film for the MOSFET of the depletion type, an electrode formed on the common area and connected to the gate electrode of the depletion-type MOSFET, a gate insulating film for the gain-type MOSFET formed on the surface portion of the semiconductor substrate between the supply area of the gain-type MOSFET and the common area, and a gate type for the MOSFET of the gain type formed on the gate insulating film for the MOSFET of the gain type, characterized in that the surface portion of the semiconductor substrate on which the gate insulating films for the gain type MOSFET and the MOSFET of the gain type are formed, is not doped with conductivity-type impurities, which is opposite to the conductivity type of the semiconductor substrate, and at least the gate electrode of the depletion-type MOSFET has exit work less than that of the semiconductor substrate with a p-type conductivity e, in case the semiconductor substrate has a p-type conduction, and is larger than that of the semiconductor substrate with an n-type conduction, in case the semiconductor substrate has a n-type conduction. type of property.

Integrated circuit according to claim 1, 3 or 5, characterized in that the distance between the supply region and the discharge region formed on the surface of the semiconductor substrate is less than 0.5 µm.

Integrated circuit according to claim 1, 3 or 5, characterized in that the feed / drain voltage for the single field effect transistor of the depletion type or the voltage between ground of the inverter of the gain / depletion type inverter and the drain of the field effect transistor of the depletion type whether the voltage applied to the integrated semiconductor circuit is below a DC voltage of 5 V.