NL8901344A - Geintegreerde geheugenschakeling met een leesversterker. - Google Patents

Description

De uitvinding heeft betrekking op een geïntegreerde veldeffekttransistor geheugenschakeling met een leesversterker, welke leesversterker omvat: een parallelschakeling van een eerste en een tweede stroomtak, waarbij elke stroomtak een geleidingskanaal van een stuurtransistor en een geleidingskanaal van een lasttransistor bevat, die via een betreffend knooppunt zijn gekoppeld, waarbij het knooppunt in elke stroomtak met de stuurelektrode van de lasttransistor in de andere stroomtak is gekoppeld, waarbij ten minste één van de genoemde knooppunten een uitgang van de leesversterker vormt.

Een dergelijke geïntegreerde geheugenschakeling is bekend uit JP Kokai 61-96587. De daarin bekende geheugenschakeling omvat leesversterkers waarin de geleidingskanalen van twee kruislings gekoppelde p-type veldeffekttransistoren Q3 en Q4 met de voedingsspanning VDD en de drains van respectievelijk n-type veldeffekttransistoren Q1 en Q2 zijn verbonden. De bitlijnspanningen in geïntegreerde geheugenschakelingen liggen veelal in de buurt van de positieve voedingsspanning. Als gevolg hiervan hebben dergelijke leesversterkers het nadeel dat de spanningen op de drains van transistoren Q1 en Q2 enkel 1-2 Volt beneden de positieve voedingsspanning mogen afnemen opdat de stuurtransistoren Q1 en Q2 wegens een zo snel mogelijke leesversterker enkel in het saturatiegebied werkzaam zijn. Bij het optreden van storingen in de positieve voedingsspanning in negatieve richting (VDD-bumps) zal echter veelal bij de bekende leesversterkers de instelling van ten minste één der transistoren Q1 en Q2 toch buiten het saturatiegebied geraken, waardoor dergelijke leesversterkers langzamer worden.

Het is ondermeer een doel van de uitvinding te voorzien in een geïntegreerde geheugenschakeling die sneller is en waarvan de snelheid niet of althans in mindere mate afhankelijk is van negatieve storingen op de positieve voedingsspanning.

Daartoe heeft een geïntegreerde geheugenschakeling volgens de uitvinding het kenmerk, dat de genoemde transistoren van een zelfde geleidingstype zijn, waarbij de stuurtransistoren in source-volger-configuratie zijn geschakeld en de betreffende lasttransistor op de source van de betreffende stuurtransistor is aangesloten. Doordat de uitgangen van de leesversterker nu met de sources van de stuurtransistoren zijn verbonden, kunnen de drains van deze transistoren met een voedingsspanning gekoppeld worden. Hierdoor zullen de stuurtransistoren ten alle tijden in het saturatiegebied werkzaam en volledig uitstuurbaar zijn, waardoor een geïntegreerde geheugenschakeling volgens de uitvinding sneller is. Doordat de lasttransistoren kruiselings gekoppeld zijn, heeft de leesversterker in de geïntegreerde geheugenschakeling volgens de uitvinding een hoge versterking.

Een uitvoeringsvorm van een geïntegreerde geheugenschakeling volgens de uitvinding heeft het kenmerk, dat in elke stroomtak een breedte/lengteverhouding (W/L) van de lasttransistor hoogstens twee maal zo groot is als de breedte/lengteverhouding (W/L) van de stuurtransistor in die stroomtak. Simulaties hebben aangetoond dat hierdoor de spanningen op de uitgangen van de leesversterker niet "latchen" naar een van de voedingsspanningen. Dit heeft als voordeel dat een leesversterker volgens de uitvinding zelfherstellend is, dat wil zeggen dat de spanning op de uitgang van de leesversterker de spanning op diens ingang bij het aanbieden van een nieuw ingangssignaal automatisch volgt, hetgeen van voordeel is onder andere qua aansturing en "timing" van selectie signalen.

Een andere uitvoeringsvorm van een geïntegreerde geheugenschakeling volgens de uitvinding heeft het kenmerk, dat de genoemde breedte/lengteverhoudingen (W/L) nagenoeg gelijk zijn. Hierdoor kunnen voor de lasttransistoren en de stuurtransistoren gelijke afmetingen gekozen worden, waardoor de chip lay-out van een dergelijke leesversterker erg eenvoudig is.

Een nog andere uitvoeringsvorm van een geïntegreerde geheugenschakeling met verscheidene leesversterkers uitgangszijdig aan eenzelfde bus gekoppeld en waarbij voorzien is in een selectieschakeling voor het selecteren van een enkele leesversterker volgens de uitvinding heeft het kenmerk, dat de selectieschakeling omvat: in elke leesversterker: een eerste en een tweede selectietransistor, waarvan een geleidingskanaal is opgenomen in respectievelijk de eerste en tweede stroomtak tussen een voedingspunt enerzijds en een drain van de respectievelijke stuurtransistor anderzijds, welke selectietransistoren op hun gekoppelde stuurelektroden een selectiesignaal ontvangen voor het selectief activeren van één enkele leesversterker. Bij het selecteren van een gewenste leesversterker worden de betreffende selectietransistoren volledig aangestuurd waardoor de drains van de stuurtransistoren een gehele of nagenoeg gehele voedingsspanning ontvangen. Hierdoor blijven deze transistoren in het saturatiegebied werkzaam.

De uitvinding zal nu aan de hand van in de tekening weergegeven uitvoeringsvoorbeelden worden toegelicht, in welke tekening: figuur 1 een uitvoeringsvorm van een leesversterker volgens de uitvinding toont, en figuur 2 een uitvoeringsvorm van een geïntegreerde geheugenschakeling voorzien van verscheidene leesversterkers volgens de uitvinding laat zien.

In figuur 1 is een uitvoeringsvorm van een leesversterker volgens de uitvinding weergegeven. De leesversterker omvat 4 NMOS-transistoren Tl, T2, T3 en T4 en 2 PMOS-transistoren T5 en T6. De sources van selectietransistoren T5 en T6 zijn met een voedingsklem VDD

verbonden, terwijl de drains van deze transistoren met de drains van respectievelijk stuurtransistoren Tl en T2 zijn verbonden. De sources van stuurtransistoren Tl en T2 zijn met respectievelijk knooppunten A en B en de drains van respectievelijk lasttransistoren T3 en T4 verbonden. De sources van lasttransistoren T3 en T4 zijn met een voedingsklem VSS verbonden. De gates van selectietransistoren T5 en T6 ontvangen een selectiesignaal YSEL, terwijl de gates van lasttransistoren T3 en T4 met respectievelijk knooppunten B en A zijn verbonden. De gates van stuurtransistoren Tl en T2 zijn gekoppeld met bitlijnen BL en BLN. Bitlijnen BL en BLN zijn op hun beurt verbonden met geheugencellen in een geheugenkolom die in de figuur niet zijn weergegeven. Selectietransistoren T5 en T6 kunnen echter eveneens van het n-type zijn indien hun gates bij het selecteren van de leesversterker een voldoende hoge selectiespanning ontvangen.

De werking van de in figuur 1 weergegeven schakeling is als volgt: Bij een logisch laag selectiesignaal YSEL voor het selecteren van de weergegeven leesversterker, geleiden selectietransistoren T5 en T6. De drains van stuurtransistoren Tl en T2 ontvangen hierdoor nagenoeg of volledig de voedingsspanning VDD. Transistoren Tl en T2 staan geschakeld als source-volgers. De ingangssignalen op bitlijnen BL en BLN worden door middel van transistoren Tl, T2 en T3, T4 versterkt en staan op knooppunten A en B ter beschikking. Transistoren Tl en T2 hebben als source-volgers een versterking van ongeveer 1, maar door de kruislings gekoppelde transistoren T3 en T4 worden de signalen op de bitlijnen BL en BLN toch versterkt doorgegeven aan knooppunten A en B. Indien de breedte/lengte verhouding (W/L) van transistoren T3 en T4 hoogstens 2 maal zo groot zijn als de W/L verhoudingen van transistoren Tl en T2, zal de leesversterker dusdanig de signalen op de bitlijnen BL en BLN versterken dat op de uitgang (knooppunten A en B) van de leesversterker de spanningen niet "gelatched" worden naar de voedingsspanning VDD en VSS respectievelijk VSS en VDD. Dit heeft als voordeel dat een dergelijke leesversterker zelfherstellend is. Dat wil zeggen dat de spanning op de uitgang van de leesversterker de spanning op diens ingang bij het aanbieden van een nieuw ingangssignaal automatisch volgt. Hierdoor is een leesversterker volgens de uitvinding sneller, omdat kan worden afgezien van het inschakelen en uitschakelen van de leesversterker door middel van een stuursignaal zoals bij de leesversterker in de eerder genoemde Japanse referentie.

In figuur 2 is een uitvoeringsvorm van een geïntegreerde geheugenschakeling voorzien van verscheidene leesversterkers 40, 41 enz. volgens de uitvinding weergegeven. Elementen in figuur 2 die overeenkomen met elementen uit figuur 1 hebben dezelfde verwijzingstekens.

De uitgangen van de leesversterkers 40, 41 enz. zijn op gemeenschappelijke datalijnen DL en DLN aangesloten. Leesversterkers 41, enz. zijn op dezelfde wijze uitgevoerd als leesversterker 40. De kruislings gekoppelde transistoren T13 en T14 zoals deze in figuur 1 als T3 en T4 zijn weergegeven zijn in deze schakeling slechts eenmaal uitgevoerd en gekoppeld met de datalijnen DL en DLN. Verder is op de datalijnen DL en DLN een verdere versterkertrap 20 aangesloten. Op de uitgang X van versterkertrap 20 is een buffercircuit 30 aangesloten, die op uitgang Y een uitgangssignaal levert.

De werking van de in figuur 2 weergegeven schakeling is als volgt: Na het selecteren van een enkele gewenste leesversterker door middel van een selectie signaal YSEL worden de bitlijn signalen van de betreffende geheugenkolom via de datalijnen DL en DLN aan transistoren T13 en T14 doorgegeven. De signalen op deze datalijnen worden door transistoren T13 en T14 versterkt en doorgegeven aan de verdere versterkertrap 20. In deze versterkertrap worden de signalen verder versterkt en via uitgang X doorgegeven aan een buffercircuit 30. Buffercircuit 30 levert op uitgang Y een uitgangssignaal met CMOS uitgangsniveau's. Doordat transistoren T13 en T14 slechts eenmaal uitgevoerd zijn voor verscheidene 1eesversterkers die op datalijnen DL en DLN zijn aangesloten, bevatten deze leesversterkers slechts een klein aantal componenten, waardoor ze klein in chip oppervlakte kunnen zijn en makkelijk in de "pitch" van een geheugenkolom passen.

Claims (6)

1. Geïntegreerde veldeffekttransistor geheugenschakeling met een leesversterker, welke leesversterker omvat: een parallelschakeling van een eerste en een tweede stroomtak, waarbij elke stroomtak een geleidingskanaal van een stuurtransistor en een geleidingskanaal van een lasttransistor bevat, die via een betreffend knooppunt zijn gekoppeld, waarbij het knooppunt in elke stroomtak met de stuurelektrode van de lasttransistor in de andere stroomtak is gekoppeld, waarbij ten minste één van de genoemde knooppunten een uitgang van de leesversterker vormt, met het kenmerk, dat de genoemde transistoren van een zelfde geleidingstype zijn, waarbij de stuurtransistoren in source-volger-configuratie zijn geschakeld en de betreffende lasttransistor op de source van de betreffende stuurtransistor is aangesloten.

2. Geïntegreerde veldeffekttransistor geheugenschakeling volgens conclusie 1, met het kenmerk, dat in elke stroomtak een breedte/lengteverhouding (W/L) van de lasttransistor hoogstens twee maal zo groot is als de breedte/lengteverhouding (W/L) van de stuurtransistor in die stroomtak.

3. Geïntegreerde veldeffekttransistor geheugenschakeling volgens conclusie 2, met het kenmerk, dat de genoemde breedte/lengteverhoudingen (W/L) nagenoeg gelijk zijn.

4. Geïntegreerde veldeffekttransistor geheugenschakeling volgens conclusie 1, 2 of 3 met verscheidene leesversterkers uitgangszijdig aan eenzelfde bus gekoppeld, waarbij voorzien is in een selectieschakeling voor het selecteren van een enkele leesversterker, met het kenmerk, dat de selectieschakeling omvat: in elke leesversterker: een eerste en een tweede selectietransistor, waarvan een geleidingskanaal is opgenomen in respectievelijk de eerste en tweede stroomtak tussen een voedingspunt enerzijds en een drain van de respectievelijke stuurtransistor anderzijds, welke selectietransistoren op hun gekoppelde stuurelektroden een selectiesignaal ontvangen voor het selectief activeren van één enkele leesversterker.

5. Geïntegreerde veldeffekttransistor geheugenschakeling volgens conclusie 1, 2, 3 of 4, met het kenmerk, dat de geheugenschakeling verscheidene leesversterkers omvat, die samen één gemeenschappelijk paar lasttransistoren bevatten, waarbij de lasttransistoren tussen de bus en een eerste voedingspunt zijn gekoppeld en waarbij voorzien is in een selectieschakeling voor het selectief activeren van één enkele leesversterker.

6. Geïntegreerde veldeffekttransistor geheugenschakeling volgens conclusie 5 waarbij de selectieschakeling selectietransistoren omvat, met het kenmerk, dat geleidingskanalen van de betreffende selectietransistoren tussen een drain van de betreffende stuurtransistor en een tweede voedingspunt zijn opgenomen.