NL8800320A

NL8800320A - COLOR TELEVISION SIGNAL CODE.

Info

Publication number: NL8800320A
Application number: NL8800320A
Authority: NL
Original assignee: Philips Nv
Priority date: 1988-02-10
Filing date: 1988-02-10
Publication date: 1989-09-01
Also published as: EP0328207B1; DE68904656T2; FI86938B; HK87994A; FI890575A7; DE68904656D1; FI86938C; FI890575A0; US4897713A; EP0328207A1; JPH01238395A

Description

¥ * PHN 12.425 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven. Kleurentelevisiesignaaldecodeerschakeling.¥ * PHN 12,425 1 N.V. Philips' Incandescent lamp factories in Eindhoven. Color television signal coding circuit.

De uitvinding heeft betrekking op een kleurentelevisie-signaaldecodeerschakeling bevattende een analoog-digitaalomzetter met een ingang voor een videosignaal en een uitgang die is gekoppeld met een eerste ingang van een kleursynchronisatiesignaalfasedetectieschakeling 5 waarvan een tweede ingang is gekoppeld met een uitgang van een eerste digitale oscillator die een kloksignaalingang heeft die evenals een kloksignaalingang van de analoog-digitaalomzetter is gekoppeld met een uitgang van een tweede, door een kloksignaal van een stabiele frequentie stuurbare, digitale oscillator, waarbij een regelsignaalingang van de 10 eerste digitale oscillator is gekoppeld met een regelsignaaluitgang van de kleursynchronisatiesignaalfasedetectieschakeling terwijl een regelsignaalingang van de tweede digitale oscillator is gekoppeld met een regelsignaaluitgang van een lijnsynchronisatiesignaalfasedetectie-schakeling die tevens is gekoppeld met de regelsignaalingang van de 15 eerste digitale oscillator en waarbij ingangen van de lijnsynchronisatiesignaalfasedetectieschakeling zijn gekoppeld met uitgangen van de analoog-digitaalomzetter en van de tweede digitale oscillator voor het ontvangen van signalen met de lijnfrequentie van het videosignaal.The invention relates to a color television signal decoding circuit comprising an analog-to-digital converter with an input for a video signal and an output coupled to a first input of a color synchronization signal phase detection circuit 5, a second input of which is coupled to an output of a first digital oscillator which is a has a clock signal input which, like a clock signal input from the analog-to-digital converter, is coupled to an output of a second digital oscillator controllable by a clock signal of a stable frequency, wherein a control signal input of the first digital oscillator is coupled to a control signal output of the color synchronization signal phase detection circuit while a control signal input of the second digital oscillator is coupled to a control signal output of a line sync signal phase detection circuit which is also coupled to the control signal input of the first digital oscillator and wherein inputs of the line synchronization signal phase detection circuit are coupled to outputs of the analog-to-digital converter and of the second digital oscillator for receiving signals with the line frequency of the video signal.

20 Een dergelijke decodeerschakeling, die bekend is uit hetSuch a decoding circuit, which is known from the

Europese octrooischrift 11198-1, is geschikt voor het decoderen van zowel kleurentelevisiesignalen met een vaste, als van die met een veranderlijke verhouding tussen de lijnfrequentie en de kleuhulpdraaggolffrequentie van dat kleurentelevisiesignaal.European Patent 11198-1 is capable of decoding both color television signals with a fixed and those with a variable ratio between the line frequency and the color subcarrier frequency of that color television signal.

25 Bij signaalbewerkingen van door een dergelijke decodeerschakeling gedecodeerde kleurentelevisiesignalen met een vaste verhouding tussen de lijnfrequentie en de kleurhulpdraaggolffrequentie, blijken bij toepassing van geheugens, zoals bijvoorbeeld voor filtering, ruisonderdrukking of rastertalomzetting, waarvan de inschrijf- en 30 uitleesklokfrequentie een vaste verhouding hebben, geringe positiefouten te kunnen ontstaan tussen in te schrijven en uit te lezen geheugeninformatie. Hierdoor kunnen dergelijke signaalbewerkingen .0800320 PHN 12.425 2 r minder nauwkeurig worden.In signal processing of color television signals decoded by such a decoding circuit having a fixed ratio between the line frequency and the color sub-carrier frequency, when using memories, such as for example for filtering, noise suppression or raster conversion, of which the write-in and read-out clock frequency have a fixed ratio, small position errors appear. to arise between memory information to be written in and read out. As a result, such signal operations .0800320 PHN 12.425 2 r may become less accurate.

De uitvinding heeft ten doel meer nauwkeurige signaalbewerkingen mogelijk te maken.The object of the invention is to enable more accurate signal processing.

Een kleurentelevisiesignaaldecodeerschakeling van de in 5 de aanhef genoemde soort heeft daarom tot kenmerk, dat de regelsignaaluitgang van de lijnsynchronisatiesignaalfasedetectie-schakeling is gekoppeld met een ingang van een stabiele-toestandsdetektieschakeling voor het detecteren van een stabiele synchronisatietoestand, welke stabiele-toestandsdetectieschakeling een 10 uitgang heeft die is gekoppeld met een bedieningssignaalingang van een koppelingscorrectie-schakeling voor het bij de stabiele synchronisatietoestand verkrijgen van een koppeling van de regelsignaaluitgang van de kleursynchronisatiesignaalfasedetectie-schakeling met de regelsignaalingang van de tweede digitale oscillator 15 en van de regelsignaalingang van de eerste digitale oscillator met een uitgang van een standaardsignaalopwekkingsschakeling en het verkrijgen van een ontkoppeling van de regelsignaaluitgang van de lijnsynchronisatiesignaalfasedetectieschakeling met de regelsignaalingangen van de eerste en de tweede digitale oscillator.A color television signal decoding circuit of the type mentioned in the preamble is therefore characterized in that the control signal output of the line synchronizing signal phase detection circuit is coupled to an input of a stable state detection circuit for detecting a stable synchronization state, which stable state detection circuit has an output which is coupled to an operation signal input of a coupling correction circuit for obtaining a coupling of the control signal output of the color synchronization signal phase detection circuit with the control signal input of the second digital oscillator 15 and of the control signal input of the first digital oscillator with an output of a standard signal generating circuit and obtaining a decoupling of the control signal output from the line synchronizing signal phase detection circuit with the control signal inputs of the first and the second e digital oscillator.

20 Tengevolge van deze maatregel wordt in de stabiele synchronisatietoestand van de lijnsynchronisatiesignaalfasedetectie-schakeling, dat is de toestand waarbij de genoemde vaste verhouding tussen de lijnfrequentie en de kleurhulpdraaggolffrequentie optreedt, de invloed ervan op de regeling van de twee digitale oscillatoren opgeheven 25 en wordt alleen de tweede digitale oscillator geregeld door de kleursynchronisatiesignaalfasedetectieschakeling. Ruis en storingen in het lijnsynchronisatiesignaal hebben dan geen invloed meer op de digitale oscillatoren waardoor deze nauwkeuriger blijken te kunnen werken zodat meer nauwkeurige signaalbewerkingen van de gedecodeerde 30 kleurentelevisiesignalen mogelijk worden.As a result of this measure, in the stable synchronization state of the line synchronization signal phase detection circuit, that is, the state in which said fixed ratio between the line frequency and the color subcarrier frequency occurs, its influence on the control of the two digital oscillators is canceled and only the second digital oscillator controlled by the color synchronization signal phase detection circuit. Noise and disturbances in the line synchronizing signal then no longer have any influence on the digital oscillators, so that they appear to be able to work more precisely, so that more accurate signal processing of the decoded color television signals is possible.

De uitvinding zal nu aan de hand van de tekening worden toegelicht.The invention will now be elucidated with reference to the drawing.

In de tekening illustreertIn the drawing illustrates

Figuur 1 met een beknopt blokschema een mogelijke 35 uitvoering van een kleurentelevisiesignaaldecodeerschakeling volgens de uitvinding,Figure 1 shows, with a concise block diagram, a possible embodiment of a color television signal decoding circuit according to the invention,

Figuur 2 met een meer gedetailleerd schema een deel van .8800320 £- PHN 12.425 3 een standaardsignaalopwekkingsschakeling voor een NTSC uitvoering van een kleurentelevisiedecodeerschakeling volgens de uitvinding,Figure 2 with a more detailed schematic part of .8800320 - PHN 12.425 3 a standard signal generating circuit for an NTSC embodiment of a color television decoding circuit according to the invention,

Figuur 3 met een beknopt blokschema een andere mogelijke uitvoering van een kleurentelevisiesignaaldecodeerschakeling volgens de 5 uitvinding enFigure 3 with a concise block diagram another possible embodiment of a color television signal decoding circuit according to the invention and

Figuur 4 met een blokschema een aogelijke uitvoering van een koppelingseorrectieschakeling voor de uitvoering van figuur 3.Figure 4 with a block diagram a possible embodiment of a coupling correction circuit for the embodiment of figure 3.

In figuur 1 wordt aan een ingang 1 van een analoog-digitaaloazetter 3 een videosignaal toegevoerd dat een 10 luminantiesignaal, synchronisatiesignalen en een chrominantiesignaal bevat.In Fig. 1, a video signal containing a luminance signal, synchronization signals and a chrominance signal is applied to an input 1 of an analog-digital converter 3.

Van een uitgang 5 van de analoog-digitaalomzetter 3 wordt een gedigitaliseerd videosignaal verkregen waarvan het kleursynchronisatiesignaal van het chrominantiesignaal aan een eerste 15 ingang 7 van een kleursynchronisatiesignaalfasedetectieschakeling 9 wordt toegevoerd.A digitized video signal is obtained from an output 5 of the analog-to-digital converter 3, the color synchronization signal of the chrominance signal of which is applied to a first input 7 of a color synchronization signal phase detection circuit 9.

Duidelijkheidshalve zijn de signaalwegen voor de digitale signalen enkelvoudig getekend en zijn geen scheidingsschakelingen voor de verschillende delen van het gedigitaliseerde videosignaal getekend 20 die voor het begrijpen van de uitvinding niet van belang zijn.For the sake of clarity, the signal paths for the digital signals are shown in a single drawing and no separating circuits for the different parts of the digitized video signal are drawn which are not important for the understanding of the invention.

Een tweede ingang 11 van de kleursynchronisatiesignaal-fasedetectieschakeling 9 krijgt van een uitgang 13 van een eerste digitale oscillator 15 een referentiesignaal toegevoerd met de kleurhulpdraaggolffrequentie f_ van het chrominantiesignaal.A second input 11 of the color synchronization signal phase detection circuit 9 receives a reference signal from an output 13 of a first digital oscillator 15 with the color subcarrier frequency f_ of the chrominance signal.

25 Een kloksignaalingang 17 van de eerste digitale oscillator 15 en een kloksignaalingang 19 van de analoog-digitaalomzetter 3 zijn verbonden met een uitgang 21 van een golfvormcorrectieschakeling 23 waarvan een ingang 25 aan een uitgang 27 van een tweede digitale oscillator 29 ligt. Deze kloksignaalingangen 17, 30 19 ontvangen een kloksignaal met een frequentie van n maal de lijnfrequentie, dus nfH. Een kloksignaalingang 31 van de tweede digitale oscillator 29 ontvangt van een uitgang 33 van een als kristaloscillator uitgevoerde stabiele oscillator 35 een kloksignaal met een frequentie fc.A clock signal input 17 of the first digital oscillator 15 and a clock signal input 19 of the analog-to-digital converter 3 are connected to an output 21 of a waveform correction circuit 23, an input 25 of which is connected to an output 27 of a second digital oscillator 29. These clock signal inputs 17, 30 19 receive a clock signal with a frequency of n times the line frequency, i.e. nfH. A clock signal input 31 of the second digital oscillator 29 receives a clock signal of a frequency fc from an output 33 of a stable oscillator 35 designed as a crystal oscillator.

35 De uitgangssignalen van de analoog-digitaalomzetter 3 en van de eerste digitale oscillator 15 zijn bemonsterd met de frequentie nfH van het door de tweede digitale oscillator 29 en de .8800320 ΡΗΝ 12.425 4 Ύ golfvormcorrectieschakeling 23 geleverde kloksignaal zodat het uitgangssignaal van de eerste digitale oscillator 15 kan worden gebruikt voor de demodulatie van het chrominantiesignaal van het gedigitaliseerde videosignaal.The output signals of the analog-to-digital converter 3 and of the first digital oscillator 15 are sampled at the frequency nfH of the clock signal supplied by the second digital oscillator 29 and the .8800 320 20 12,425 4 Ύ waveform correction circuit 23 so that the output signal of the first digital oscillator 15 can be used for demodulation of the chrominance signal of the digitized video signal.

5 Een regelsignaalingang 37 van de eerste digitale oscillator 15 ontvangt van een eerste uitgang 39 van een koppelingscorrectieschakeling 41 een digitale signaalcombinatie met een waarde In de getekende toestand van de koppelings-correctieschakeling 41 is deze signaalcombinatie afkomstig van 10 een eerste ingang 43 ervan die verbonden is met een uitgang 45 van een eerste deelschakeling 47 en wordt via deze deelschakeling 47 geregeld.A control signal input 37 of the first digital oscillator 15 receives from a first output 39 of a coupling correction circuit 41 a digital signal combination with a value. In the drawn state of the coupling correction circuit 41, this signal combination originates from a first input 43 thereof which is connected with an output 45 of a first sub-circuit 47 and is controlled via this sub-circuit 47.

In de niet getekende toestand van de koppelingscorrectieschakeling is deze signaalcombinatie afkomstig van een tweede ingang 49 ervan die verbonden is met een uitgang 51 van een standaardsignaalopwekkings-15 schakeling 53 en heeft dan een constante waarde f*0In the not shown state of the coupling correction circuit, this signal combination originates from a second input 49 thereof which is connected to an output 51 of a standard signal generating circuit 53 and then has a constant value f * 0

Een regelsignaalingang 55 van de tweede digitale oscillator 29 is verbonden met een tweede uitgang 57 van de 20 koppelingscorrectieschakeling 41 en ontvangt daarvan een digitale nf u signaalcombinatie met een waarde -r-0. In de c getekende toestand van de koppelingscorrectieschakeling 41 is deze signaalcombinatie afkomstig van een derde ingang 61 ervan die verbonden is met een regelsignaaluitgang 63 van een lijnsynchronisatiesignaal-25 fasedetectieschakeling 65. Deze signaalcombinatie wordt dan door deze lijnsynchronisatiesignaalfasedetectieschakeling 65 geregeld. In de niet getekende toestand van de koppelingscorrectieschakeling 41 is deze signaalcombinatie afkomstig van een vierde ingang 67 ervan, die verbonden is met de uitgang 45 van de eerste deelschakeling 47. Deze 30 signaalcombinatie wordt dan via deze eerste deelschakeling 47 geregeld.A control signal input 55 of the second digital oscillator 29 is connected to a second output 57 of the coupling correction circuit 41 and receives a digital nf u signal combination of a value -r-0 therefrom. In the c-drawn state of the coupling correction circuit 41, this signal combination originates from a third input 61 thereof which is connected to a control signal output 63 of a line synchronization signal phase detection circuit 65. This signal combination is then controlled by this line synchronization signal phase detection circuit 65. In the not shown state of the coupling correction circuit 41, this signal combination originates from a fourth input 67 thereof, which is connected to the output 45 of the first sub-circuit 47. This signal combination is then controlled via this first sub-circuit 47.

De digitale oscillatoren 15, 29 kunnen elk met een modulo-één-opteller zijn uitgevoerd waarvan een ingang via een geheugenschakeling met de betreffende regelsignaalingang en een andere ingang met een uitgang van een door het betreffende kloksignaal 35 gestuurde vertragingsschakeling met een vertraging van een periodetijd van het betreffende kloksignaal is verbonden, waarbij de uitgang van de modulo-één-opteller is verbonden met de ingang van de .8800320 > ί ΡΗΝ 12.425 5 vertragingsschakeling. De frequentie van het uitgangssignaal van een dergelijke digitale oscillator is gelijk aan het product van de waarde van de digitale signaalcombinatie aan de regelsignaalingang en de klokfrequentie. Het uitgangssignaal ervan is een met de betreffende 5 kloksignaalfrequentie bemonsterd signaal.The digital oscillators 15, 29 may each be equipped with a modulo-one adder, an input of which is via a memory circuit with the relevant control signal input and another input with an output of a delay circuit controlled by the relevant clock signal 35 with a delay of a period time of the appropriate clock signal is connected, the output of the modulo one adder being connected to the input of the .8800320> ί ΡΗΝ 12,425 5 delay circuit. The frequency of the output signal of such a digital oscillator is equal to the product of the value of the digital signal combination at the control signal input and the clock frequency. Its output signal is a signal sampled with the relevant clock signal frequency.

De deelschakeling 47 ontvangt aan een ingang 69, die verbonden is met een regelsignaaluitgang 71 van de kleursynchronisatiesignaalfasedetectieschakeling 9 een regelbare digitale signaalcombinatie met een waarde r. Een 10 verdere ingang 73 van de deelschakeling 47 is verbonden met een derde uitgang 75 van de koppelingscorrectieschakeling 41 en ontvangt in de getekende toestand van de koppelingscorrectieschakeling 41 van een vijfde ingang 77, die verbonden is met de uitgang 63 van de lijnsynchronisatiesignaalfasedetectieschakeling 65, de regelbare nf» 15 digitale signaalcombinatie met de waarde ψ—a. In de ^c niet getekende toestand van de koppelingscorrectieschakeling 41 ontvangt de derde uitgang 75 van de koppelingscorrectieschakeling 41 van een zesde ingang 79 ervan, die verbonden is met de uitgang 51 van de standaardsignaalopwekkingsschakeling 51, de constante digitale 20 f signaalcombinatie waarin f_ de niH0 5o standaardhulpdraaggolffrequentie en fu de standaardlijnfrequentie no is.The division circuit 47 receives an adjustable digital signal combination with a value r at an input 69, which is connected to a control signal output 71 of the color synchronization signal phase detection circuit 9. A further input 73 of the sub-circuit 47 is connected to a third output 75 of the coupling correction circuit 41 and, in the drawn state, of the coupling correction circuit 41 of a fifth input 77, which is connected to the output 63 of the line synchronization signal phase detection circuit 65, receives the controllable nf »15 digital signal combination with the value ψ — a. In the unsigned state of the coupling correction circuit 41, the third output 75 of the coupling correction circuit 41 of a sixth input 79 thereof, which is connected to the output 51 of the standard signal generating circuit 51, receives the constant digital 20 f signal combination in which f_ the niH0 50 standard subcarrier frequency and fu the default line frequency is no.

25 Als gevolg daarvan geeft de deelschakeling 47 aan zijn uitgang 45 in de getekende toestand van de koppelingscorrectieschakeling 41 een digitale signaalcombinatie met de waardeAs a result, the sub-circuit 47 at its output 45 in the drawn state of the coupling correction circuit 41 provides a digital signal combination with the value

ζ n^H^ n ^ H

af en in de niet getekende toestand van de koppelingscorrectieschakeling 30 41 een digitale signaalcombinatie met de waarde £ï . f?2 „ nfH fe r* Is-· c sn 35 0and in the unsigned state of the coupling correction circuit 30 41 a digital signal combination with the value £ ï. f? 2 „nfH fe r * Is- · c sn 35 0

De niet getekende toestand van de koppelingscorrectieschakeling 41 treedt op als f_ = fe zodat dan deze waarde 5 so .8800320 'ί ΡΗΝ 12.425 6The unsigned state of the coupling correction circuit 41 occurs if f_ = fe so that this value then 5 so .8800320 'ί ΡΗΝ 12,425 6

nfHnfH

a-5 is. De tweede digitale oscillator 29 wordt dan c door de kleursynchronisatiesignaalfasedetectieschakeling 9 geregeld via de eerste deelschakeling 47 terwijl de eerste digitale oscillator 15 niet geregeld wordt en op zijn standaardfrequentie werkt.a-5. The second digital oscillator 29 is then controlled c by the color synchronizing signal phase detection circuit 9 via the first division circuit 47 while the first digital oscillator 15 is not controlled and operates at its standard frequency.

5 De niet getekende toestand van de koppelingscorrectieschakeling 41 wordt veroorzaakt door een aan een bedieningssignaalingang 81 toegevoerd, van een uitgang 83 van een stabiele-toestandsdetectieschakeling 85 afkomstig bedieningssignaal. Dit bedieningssignaal treedt op als een met de uitgang 63 van de 10 lijnsynchronisatiefasedetectieschakeling 65 verbonden ingang 87 van de stabiele-toestandsdetectieschakeling 85 enige tijd gemiddeld dezelfde digitale signaalcombinatie vertoont als een ingang 89 ervan. De aan de ingang 89 toegevoerde digitale signaalcombinatie is afkomstig van een uitgang 91 van de standaardsignaalopwekkingsschakeling 53 en heeft de 15 n£»o waarde *—-. Verder moet, een aan een ingang c 93 van de koppelingscorrectieschakeling 85 toegevoerd, van een uitgang 95 van de kleursynchronisatiesignaalfasedetectieschakeling 9 afkomstig, kleurdoofsignaal aangeven dat een kleursynchronisatiesignaal van de 20 juiste frequentie en fase door de kleursynchronisatiesignaalfase-detectieschakeling 9 wordt ontvangen.The unsigned state of the coupling correction circuit 41 is caused by an operating signal supplied to an operating signal input 81 from an output 83 of a stable state detecting circuit 85. This operating signal occurs when an input 87 of the stable state detecting circuit 85 connected to the output 63 of the line synchronization phase detection circuit 65 exhibits, on average, the same digital signal combination as an input 89 thereof for some time. The digital signal combination applied to the input 89 comes from an output 91 of the standard signal generating circuit 53 and has the value 15%. Furthermore, a color quench signal supplied to an input c 93 of the coupling correction circuit 85 from an output 95 of the color sync signal phase detection circuit 9 is to indicate that a color sync signal of the correct frequency and phase is received by the color sync signal phase detection circuit 9.

De lijnsynchronisatiefasedetectieschakeling 65 geeft aan zijn uitgang 63 de digitale signaalcombinatie met de waarde nftr •zr— af tengevolge van een fasevergelijking van een Lc 25 tweetal aan ingangen 97 en 99 ervan toegevoerde signalen van de lijnfrequentie. Het aan de ingang 97 toegevoerde signaal wordt via een frequentiedeler 101 met een deeltal n verkregen uit het aan de uitgang 21 van de golfvormcorrectieschakeling 23 optredende kloksignaal. Aan de ingang 99 wordt een lijnsynchronisatiesignaal toegevoerd dat via een 30 synchronisatiesignaalfscheidingsschakeling 103 uit het signaal aan de uitgang 5 van de analoog-digitaalomzetter 3 wordt afgeleid.The line synchronization phase detection circuit 65 gives at its output 63 the digital signal combination with the value nftr • zr - as a result of a phase comparison of an Lc 25 two signals of the line frequency supplied to inputs 97 and 99 thereof. The signal applied to input 97 is obtained via a frequency divider 101 with a number n from the clock signal occurring at the output 21 of the waveform correction circuit 23. A line synchronizing signal is applied to input 99, which is derived from the signal at the output 5 of the analog-to-digital converter 3 via a synchronizing signal separating circuit 103.

De werking van de decodeerschakeling zonder de koppelingscorrectieschakeling 41 is uitvoeriger beschreven in het Europese octrooischrift 111981 waarnaar hier wordt verwezen.The operation of the decoding circuit without the coupling correction circuit 41 is described in more detail in European Patent 111981, which is referred to here.

35 De koppelingscorrectieschakeling 41 kan desgewenst anders worden uitgevoerd, zo kan bijvoorbeeld de vijfde ingang 77 ervan in plaats van met de uitgang 63 van de lijnsynchronisatiesignaalfase- .8800320 ♦· ik» PHN 12.425 7 detectieschakeling 65 met de tweede uitgang 59 van de koppelingscorrectieschakeling 41 worden verbonden of kan de derde ingang 61 ervan in plaats van net de uitgang 63 van de lijnsynchronisatie-signaalfasedetectieschakeling 65 net de derde uitgang 75 van de 5 koppelingscorrectieschakeling 41 worden verbonden.If desired, the coupling correction circuit 41 can be designed differently, for example the fifth input 77 thereof can be detected instead of the output 63 of the line synchronization signal phase -8800320 PHD 12.425 7 detection circuit 65 with the second output 59 of the coupling correction circuit 41. or the third input 61 thereof can be connected instead of just the output 63 of the line synchronization signal phase detection circuit 65 with the third output 75 of the coupling correction circuit 41.

Het is verder nogelijk de derde ingang 67 in plaats van et de uitgang 45 van de deelschakeling 47 te verbinden met een derde uitgang van de kleursynchronisatiesignaalfasedetectieschakeling 9 als deze wordt ingericht voor het afgeven van een digitale signaalcombinatie nfii 10 aet de waarde f-5 aan die derde uitgang. DeFurthermore, it is still the third input 67 instead of connecting the output 45 of the sub-circuit 47 to a third output of the color synchronizing signal phase detection circuit 9 if it is arranged for outputting a digital signal combination nfii 10 to the value f-5. third exit. The

Lc omschakeling van het signaal aan de ingang 73 van de eerste deelschakeling 47 door middel van de derde uitgang 75 en de vijfde en de zesde ingang 77, 79 van de koppelingscorrectieschakeling 41, kan dan vervallen.The switching of the signal at the input 73 of the first partial circuit 47 by means of the third output 75 and the fifth and the sixth inputs 77, 79 of the coupling correction circuit 41 can then be omitted.

15 n£ De digitale signaalcombinatie met de waarde Ηλ j—- die aan de uitgang 91 van de c standaardsignaalopwekkingsschakeling 53 verschijnt is in het algemeen eenvoudig te verkrijgen omdat de frequentie fc geschikt gekozen kan worden en omdat in de schakeling met een eventuele kleine afwijking 20 rekening kan worden gehouden.15 n £ The digital signal combination with the value Ηλ j - which appears at the output 91 of the c standard signal generating circuit 53 is generally easy to obtain because the frequency fc can be chosen appropriately and because in the circuit with a possible small deviation 20 can be taken into account.

f De digitale signaalcombinatie - iP- kan desgewenst met behulp van het n£»o kloksignaal nfH worden afgeleid op een bijvoorbeeld in figuur 2 25 aangegeven wijze.If desired, the digital signal combination - iP- can be derived with the aid of the clock signal nfH in a manner indicated, for example, in Figure 2.

Hoewel het kloksignaal nfff een veranderlijke frequentie kan hebben is de frequentie ervan constant als het standaardsignaal fs n£° aan de uitgang 51 van de 30 H° standaardsignaalopwekkingsschakeling 53 gebruikt moet worden, zoals dan namelijk door de stabiele-toestandsdetectieschakeling 85 zal worden vastgesteld, die alleen in dat geval de koppellingscorrectieschakeling 41 in de niet getekende toestand brengt.Although the clock signal nfff may have a variable frequency, its frequency is constant if the standard signal fs n £ ° is to be used at the output 51 of the 30 H ° standard signal generating circuit 53, as will then be determined by the stable state detecting circuit 85, which only in that case brings the clutch correction circuit 41 into the not shown condition.

35 De in figuur 2 geschetste zestien bits uitgangscombinatie 51 van de standaardsignaalopwekkingsschakeling 53 geeft in de getekende stand van een omschakelaar 105 de waarde 0100001111100001 en in de niet .8800320 t 'f PHN 12.425 8 getekende stand de waarde 0100001111000111 af. Deze binaire waarden komen overeen met de decimale getallen 17377 respektievelijk 17351 = 17377 - 26.The sixteen bit output combination 51 of the standard signal generating circuit 53 outlined in figure 2 gives the value 0100001111100001 in the drawn position of a change-over switch 105 and in the position not drawn 8800320 PHN 12.425 8 the value 0100001111000111. These binary values correspond to the decimal numbers 17377 and 17351 = 17377 - 26, respectively.

De omschakelaar 105 wordt bediend door het 5 uitgangssignaal van een EN-poort 107 aan een ingang waarvan het kloksignaal met de frequentie nfH wordt toegevoerd waarin n = 858 is gekozen en aan een andere ingang waarvan het uitgangssignaal van een frequentiedeler 109 wordt toegevoerd die de frequentie van het kloksignaal door 858 deelt en telkens per lijntijd een impuls afgeeft 10 met een duur overeenkomende met die van een impuls van het kloksignaal. De gemiddelde waarde van de digitale signaalcombinatie aan de uitgang 51 wordt dan 857 x 17377 + 17351 14909440 227,5 x 216 15 858 858 858 227,5 f„ ,16 f ° · rs0 - - - . 216 858 fjj nf jj 20The change-over switch 105 is operated by the output signal of an AND-gate 107 to an input of which the clock signal with the frequency nfH is applied in which n = 858 is selected and to another input of which the output signal of a frequency divider 109 is supplied which the frequency of the clock signal by 858 and each time delivers a pulse per line time with a duration corresponding to that of a pulse of the clock signal. The average value of the digital signal combination at output 51 then becomes 857 x 17377 + 17351 14909440 227.5 x 216 15 858 858 858 227.5 f1, 16 f0 rs0 - - -. 216 858 fjj nf yy 20

Omdat het meest significante bit als het eerste bit achter de komma, dat wil zeggen als de macht -1 van twee, aan de digitale oscillator 47 wordt toegevoerd, moet deze waarde door 2 worden gedeeld om de waarde aan de ingang 73 van de digitale oscillator 25 47 te verkrijgen. Deze gemiddelde waarde wordt dus de gewenste waarde fs ...Since the most significant bit as the first bit after the decimal point, that is, if the power -1 of two, is applied to the digital oscillator 47, this value must be divided by 2 to get the value at the input 73 of the digital oscillator 25 47 available. This average value thus becomes the desired value fs ...

De maximale afwijking die periodiekThe maximum deviation periodically

Ho optreedt is 0,143 graad.Ho occurs is 0.143 degree.

30 In figuur 3 hebben overeenkomstige delen dezelfde verwijzingscijfers als in de vorige figuren. De uitvoering van deze figuur verschilt met die van figuur 1 daarin, dat een tweede deelschakeling 121 aanwezig is en de koppelingscorrectieschakeling 41 slechts vier ingangen 43, 49, 61, 67 en twee uitgangen 39, 59 heeft.In Figure 3, corresponding parts have the same reference numerals as in the previous figures. The embodiment of this figure differs from that of figure 1 in that a second sub-circuit 121 is provided and the coupling correction circuit 41 has only four inputs 43, 49, 61, 67 and two outputs 39, 59.

35 Een eerste ingang 123 van de tweede deelschakeling 121 is verbonden met de regelsignaaluitgang 71 van de kleursynchronisatie-signaalfasedetectieschakeling 9 en ontvangt de digitale .8800320A first input 123 of the second sub-circuit 121 is connected to the control signal output 71 of the color synchronization signal phase detection circuit 9 and receives the digital .8800320

VV

PHH 12.425 9 f~ signaalcombmatxe aet de waarde z3-. Een tweede ingangPHH 12.425 9 f ~ signal combination with the value z3-. A second entrance

Lc 125 van de tweede deelschakeling 121 ligt aan de uitgang 51 van de standaardsignaalopweJckingsschakeling 53 en ontvangt de digitale fs 5 signaalcombinatie met de waarde . EenLC 125 of the second sub-circuit 121 is at the output 51 of the standard signal generation circuit 53 and receives the digital FS 5 signal combination with the value. A

IU.TTIU.TT

Ho uitgang 127 van de tweede deelschakeling 121 is verbonden met de vierde ingang 67 van de koppelingscorrectieschakeling 41 en geeft daaraan de digitale signaalcoabinatie met de waarde rc nrH0 nfrr af.The output 127 of the second sub-circuit 121 is connected to the fourth input 67 of the coupling correction circuit 41 and outputs the digital signal combination with the value rc nrH0 nfrr.

CC

Evenals in het geval van figuur 1 wordt in de getekende stand van de koppelingscorrectieschakeling 41 de eerste digitale 15 oscillator 47 geregeld door de kleursynchronisatiesignaalfasedetectie-schakeling 9 en de tweede digitale oscillator 29 door de lijnsynchronisatiesignaalfasedetectieschakeling 65. In de niet getekende stand van de koppelingscorrectieschakeling 41 wordt de eerste digitale oscillator 47 niet geregeld en wordt de tweede digitale oscillator 29 20 geregeld door de kleursynchronisatiesignaalfasedetectieschakeling 9 zoals ook in figuur 1 het geval was.As in the case of Figure 1, in the drawn position of the coupling correction circuit 41, the first digital oscillator 47 is controlled by the color synchronizing signal phase detection circuit 9 and the second digital oscillator 29 by the line synchronizing signal phase detecting circuit 65. In the not shown position of the coupling correction circuit 41 the first digital oscillator 47 is not controlled and the second digital oscillator 29 is controlled by the color synchronizing signal phase detection circuit 9 as was also the case in figure 1.

Wordt de stabiele-toestandsdetectieschakeling 85 zodanig uitgevoerd dat deze aan zijn uitgang 83 een signaal afgeeft waarvan de amplitude afhangt van de mate van frequentie-stabiliteit van het 25 uitgangssignaal van de lijnsynchronisatiesignaalfasedetectieschakeling 65 dan kunnen de omschakelaars van de koppelingscorrectieschakeling 41 worden vervangen door potentiometerschakelingen waarvan in figuur 4 een voorbeeld is gegeven.When the steady state detection circuit 85 is output such that it outputs at its output 83 a signal the amplitude of which depends on the degree of frequency stability of the output signal of the line synchronizing signal phase detection circuit 65, the inverters of the coupling correction circuit 41 can be replaced by potentiometer circuits whose Figure 4 is an example.

In de koppelingscorrectieschakeling 41 van figuur 4 is de 30 eerste respektievelijk derde ingang 43 respektievelijk 61 verbonden met een eerste ingang 131 respektievelijk 133 van een eerste respektievelijk tweede aftrekschakeling 135 respektievelijk 137 en met een eerste ingang 139 respektievelijk 141 van een derde respektievelijk vierde aftrekschakeling 143 respektievelijk 145 waarvan een uitgang 147 35 respektievelijk 149 aan de eerste respektievelijk tweede uitgang 39 respektievelijk 59 van de koppelingscorrectieschakeling 41 ligt. De tweede respektievelijk vierde ingang 49 respektievelijk 67 van de .8800320 ΐ ΡΗΝ 12.425 10 koppelingscorrectieschakeling 41 zijn verbonden met een tweede ingang 151 respektievelijk 153 van de eerste respektievelijk tweede aftrekschakeling 135 respektievelijk 137 waarvan een uitgang 155 respektievelijk 157 is verbonden met een ingang 158 respektievelijk 160 5 van een vermenigvuldiger 159 respektievelijk 161. Van de vermenigvuldiger 159 respektievelijk 161 ligt een verdere ingang 163 respektievelijk 165 aan de bedieningssignaalingang 81 en een uitgang 167 respektievelijk 169 aan een tweede ingang 171 respektievelijk 173 van de derde respektievelijk vierde aftrekschakeling 143 respektievelijk 145.In the coupling correction circuit 41 of figure 4, the first and third inputs 43 and 61, respectively, are connected to a first input 131 and 133, respectively, of a first and second subtracting circuit 135 and 137, respectively, and to a first input 139 and 141, respectively, of a third and fourth subtracting circuit 143, respectively 145, an output 147 of which lies 35 and 149, respectively, at the first and second output 39 and 59, respectively, of the coupling correction circuit 41. The second and fourth inputs 49 and 67 respectively of the coupling correction circuit 41 are connected to a second input 151 and 153, respectively, of the first and second subtracting circuits 135 and 137, respectively, an output 155 and 157 respectively being connected to an input 158 and 160 respectively. 5 of a multiplier 159 and 161, respectively. Of the multiplier 159 and 161, a further input 163 and 165, respectively, are connected to the control signal input 81 and an output 167 and 169, respectively, to a second input 171 and 173, respectively, of the third and fourth subtracting circuits 143 and 145, respectively.

10 Is de amplitude van het signaal aan de eerste ingang 43 gelijk aan P en aan de tweede ingang 49 gelijk aan Q en is de amplitude van het bedieningssignaal aan de bedieningssignaalingang 81 gelijk aan k dan heeft het signaal aan de uitgang 39 een amplitude P-k(P-Q) = kQ+(1-k)P. Voor k=0 is dit P en voor k=1 wordt dit Q, voor 15 tussenliggende waarden van k een waarde die overeenkomst met een door een potentiometer afgegeven waarde.10 If the amplitude of the signal at the first input 43 is equal to P and at the second input 49 is equal to Q and the amplitude of the control signal at the control signal input 81 is equal to k, the signal at the output 39 has an amplitude Pk ( PQ) = kQ + (1-k) P. For k = 0 this is P and for k = 1 it becomes Q, for intermediate values of k a value corresponding to a value delivered by a potentiometer.

Als aan de bedieningssignaalingang 81 een amplitude (1-k) wordt toegevoerd, kunnen de ingangen 131 en 151 respektievelijk 133, 153 van de eerste respektievelijk tweede aftrekschakeling 135 20 respektievelijk 137 worden verwisseld en kan de derde respektievelijk de vierde aftrekschakeling 143 respektievelijk 145 een optelschakeling worden.If an amplitude (1-k) is applied to the operating signal input 81, the inputs 131 and 151 and 133, 153 of the first and second subtracting circuit 135 and 137, respectively, can be exchanged and the third and fourth subtracting circuit 143 and 145, respectively, can be added turn into.

Op een manier overeenkomstig aan die aangegeven bij figuur 2 kan voor een PAL-decodeerschakeling waarvoor n=864 en 25 f=283,7516 fp de gemiddelde waarde van het door de o standaardsignaalopwekkingsschakeling 53 aan zijn uitgang 51 af te geven digitale getal bijvoorbeeld als volgt worden berekend: . 8800320 9 £ PHN 12.425 11 283.7516 fry πο 5 —-= 864 fry “ο 283.7516 10 864 625x283,7516 625x864 15 709379 - .2-2 = 625x864 20 46489862144 - . 2”18 = 625x864 621(860x86092 + 4x86165) + 4(860x86092 + 3x86165 + 86076) <3-18 25 1 ά 625x864For example, in a manner similar to that shown in Figure 2, for a PAL decoding circuit for which n = 864 and 25 f = 283.7516 fp, the average value of the digital number to be output by the o standard signal generating circuit 53 at its output 51 may be as follows: being calculated: . 8800320 9 £ PHN 12.425 11 283.7516 fry πο 5 —- = 864 fry “ο 283.7516 10 864 625x283.756 625x864 15 709379 - .2-2 = 625x864 20 46489862144 -. 2 ”18 = 625x864 621 (860x86092 + 4x86165) + 4 (860x86092 + 3x86165 + 86076) <3-18 25 1 ά 625x864

Dat wil zeggen per beeldperiode moet gedurende 621 lijnperioden 860 -1 ft klokperioden lang het getal 86092x2 en 4 klokperioden lang het 30 getal 86165x2~18, worden afgegeven en gedurende 4 lijnperioden 860 4 0 klokperioden lang het getal 86092x2 , drie klokperioden lang het getal 86165x2”^8 en een klokperiode lang het getal 86076.2”^8, waarbij 86092x2”18 = 010101 0000 01001100 35 86165X2”18 = 010101 0000 10010101 86076X2'18 = 010101 0000 00111100 De maximale afwijking die dan periodiek optreedt is 0,12 graad.That is, per picture period, the number 86092x2 and 4 clock periods the number 86165x2 ~ 18 must be output for 621 line periods 860 -1 ft clock periods and the number 86092x2 for 4 line periods 860 4 0 clock periods, the number 86165x2 for three clock periods. "^ 8 and for a clock period the number 86076.2" ^ 8, where 86092x2 "18 = 010101 0000 01001100 35 86165X2" 18 = 010101 0000 10010101 86076X2'18 = 010101 0000 00111100 The maximum deviation that occurs periodically is 0.12 degree.

.88003208800320

Claims

Color television signal decoding circuit comprising an analog-to-digital converter (3) having an input (1) for a video signal and an output (5) coupled to a first input (7) of a color synchronization signal phase detection circuit (9), of which a second input (11) is coupled to an output (13) of a first digital oscillator (15) which has a clock signal input (17) which, like a clock signal input (19) of the analog-to-digital converter, is coupled to an output (27) of a second, by a clock signal (fc) of a stable frequency controllable digital oscillator (29), a control signal input (37) of the first digital oscillator (15) coupled to a control signal output (71) of the color synchronization signal phase detection circuit while a control signal input (55) of the second digital oscillator (29) is coupled to a control signal output (63) of a line synchronization signal phase detection circuit (65) which is also coupled ( via 47) to the control signal input (37) of the first digital oscillator (15) and wherein inputs (97, 99) of the line synchronization signal phase detection circuit (65) are coupled to outputs (5, 27) of the analog-to-digital converter (3) and of the second digital oscillator (29) for receiving signals with the line frequency of the video signal, characterized in that the control signal output (63) of the line synchronization signal phase detection circuit (65) is coupled to an input (87) of a stable state detecting circuit (85) for detecting a stable synchronizing state, which stable state detecting circuit (85) has an output (83) coupled to an operating signal input (81) of a coupling correction circuit (41) for obtaining in the stable synchronizing state a coupling of the control signal output (71) of the color synchronization signal phase detection circuit (9) to the control signal input (55) of the the digital oscillator (29) and the control signal input (73) of the first digital oscillator (15) with an output (51) of a standard signal generating circuit (53) and obtaining a decoupling of the control signal output (63) from the 35 line synchronization signal phase detection circuit ( 65) with the control signal inputs (63, 55) of the first and second digital oscillator. .880 0520 $ PHN 12,425 13

2. Color television signal decoding circuit according to claim 1, characterized in that the coupling correction circuit (41) has a first output (39) connectable to a first (43) or a second (49) input of the coupling correction circuit and a second output (59). ) which is connectable to a third (65) or a fourth (67) input of the coupling correction circuit (41), which first and second outputs, respectively, are coupled to the control signal input (37 and 55, respectively) of the first and second digital oscillator (15 and 29, respectively) ) while the first input (43) of the pairing correction circuit (41) is coupled to an output (45) of a first sub-circuit (47) having a first input (69) coupled to the control signal output (71) of the color sync signal phase detection circuit (9) and a second input (73) coupled to the control signal output (63) of the line synchronization signal phase detection circuit, the second input (49) of the coupling correction circuit (41) is coupled to a second output (91) of the standard signal generating circuit (53), the third input (61) of the coupling correction circuit is coupled to the control signal output (63) of the line synchronization signal phase detection-20 circuit (65) and the fourth input (67) of the coupling correction circuit (41), is coupled to an output (125) of a second partial circuit (121), a first input (123) of which is coupled to the control signal output (71) of the color sync signal phase detection circuit (9) and a second input (125) is coupled to the second output (51) of the standard signal generating circuit (53).

Color television signal coding circuit according to claim 2, characterized in that in the coupling correction circuit between the first and the second (43 and 49 respectively) input and the first output (39) and between the third and the fourth (61 and 30 67) input and the The second output (59) contains a controllable potentiometer circuit (135, 159, 143 and 137, 161, 145), which can be operated by the control signal to be supplied to the control signal input (81).

Color television decoding circuit according to claim 1, 2 or 3, characterized in that the standard signal generating circuit comprises a circuit for obtaining a standard signal from the clock signal (nfH) of the analog-to-digital converter (3) at its first output (51). and the first digital oscillator (15). 8800320