NL8600090A

NL8600090A - Halfgeleidende mos-veldeffectinrichting voor hoge spanning.

Info

Publication number: NL8600090A
Application number: NL8600090A
Authority: NL
Original assignee: Sharp Kk
Priority date: 1985-01-19
Filing date: 1986-01-17
Publication date: 1986-08-18
Also published as: FI860222L; NL189326B; FI90599B; US4926243A; NL189326C; FI90599C; DE3601326A1; JPS61168253A; FI860222A0; DE3601326C2

Description

f Jr *- VO 8001

Halfgeleidendê MOS-veldeffectinrichting voor hoge spanning.

De uitvinding heeft betrekking op een halfgeleiderinrichting (hierna betiteld als "MOS IC voor hoge spanning"), voorzien van een MOS-veldeffecttransistor voor hoge spanning en een gebruikelijke MOS-veldeffecttransistor voor lage spanning om de transistor aan te drijven, 5 welke transistoren op een enkele halfgeleidersubstraat zijn gevormd.

Aandrijfinrichtingen voor weergeef panelen, zoals een EL-paneel, PDP, enz. of andere hoogspanningsaandrijfinrichtingen omvatten een aantal MOS-veldeffecttransistoren voor hoge spanning en logische laagspan-ningsketens, als beschreven in het Amerikaanse octrooischrift 4.194.214.

10 Deze componenten zijn gewoonlijk volgens een zodanig patroon opgesteld, dat de transistoren zich bij het omtreksgedeelte van een lichaam bevinr den, en de ketens zich.in het midden van het lichaam bevinden.

Bij MOS IC's voor hoge spanning met een dergelijke constructie wordt aan het omtreksgedeelte van het lichaam, dat de logische laag-15 spanningsketens omgeeft een hoge spanning aangelegd, zodat in het patroon van de logische laagspanningsketens een potentiaalgroef optreedt , waarbij uitwendige ladingen zich in dit bitgedeelte opzamelen. Dit beïnvloedt de IC-substraat, hetgeen leidt tot het bezwaar, dat het veld-gedeelte van de MOS-veldeffecttransistor met lage spanning, die de 20 logische keten vormt wordt geïnverteerd en een onjuiste werking van de keten veroorzaakt.

Ofschoon de vooronderzochte Japanse octrooiaanvragen SHO 48-14153 en SHO 48-28826 een werkwijze voor het elektrisch afschermen van het inrichtingsgebied in halfgeleidersubstraten beschrijven, kan men 25 met deze methode nog steeds niet op een volledige wijze de invloed van een hoge spanning, welke aan het de logische ketens omgevende omtreksgedeelte van de MOS IC van de bovenbeschreven constructie wordt aangelegd, elimineren.

Bij een halfgeleiderinrichting voorzien van een MOS-veldeffect-30 transistor voor hoge spanning en een logische keten voor lage spanning, die beide op een enkele halfgeleidersubstraat aanwezig zijn, wordt het patroon vein de logische laagspanningsketen C, zoals deze zich in het midden van een lichaam A bevindt, bekleed met een Al- of andere geleidende laag D volgens de uitvinding, als weergegeven in fig. 1 om te ver-35 zekeren, dat de logische keten een stabiele werking heeft, die niet wordt • λ '* > ·_* J i ψ \ί ί * -2- beïnvloed door uitwendige ladingen. Een keten B van een MOS-veldeffect-transistor voor hoge spanning bevindt zich aan het omtreksgedeelte van het lichaam A.

Door derhalve de logische keten C in hoofdzaak volledig vanaf 5 de bovenzijde te bedekken met een Al- of andere geleidende laag, met daartussen een isolerende laag, en waarbij de laag elektrische met de IC-substraat, de GND-klem, de laagspanningsvoedingsbron of dergelijke wordt verbonden, kan de invloed van uitwendige ladingen op de IC-sub-straat potentieel volledig worden geblokkeerd, waardoor de MOS IC voor 10 hoge spanning op een zeer betrouwbare wijze vrijgemaakt kan worden van de kans, dat het veldgedeelte van de MOS-veldeffecttransistor voor lage spanning, welke de logische keten vormt, wordt geïnverteerd waardoor een onjuiste werking van de keten wordt veroorzaakt.

De geleidende laag, welke kenmerkend is voor de uitvinding, 15 bestaat bij voorkeur normaliter uit aluminium. Wanneer de geleidende laag uit aluminium, dat ongeveer 1% silicium bevat, wordt gevormd, bedekt de laag het halfgeleidergedeelte met een verbeterde hechting daaraan. Ofschoon de werkwijze voor het vormen van de geleidende laag niet op een specifieke wijze is beperkt, is opdampen in vacuo geschikt 20 en effectief. Ofschoon de geleidende laag het halfgeleidende gedeelte (de logische keten C) in hoofdzaak volledig bedekt, dient de uitdrukking "de laag in hoofdzaak volledig bedekt" te worden geïnterpreteerd als ook betekenende een aantal geleidende lagen, die elektrisch op dezelfde potentiaal worden gehouden.

25 Bij de bovenbeschreven MOS-veldeffecttransistor voor hoge span ning is het gewenst, dat het gebied van de laag met grote weerstand, welke aanwezig is tussen de toevoerelektrode en de afvoerelektrode, wordt bedekt met een geleider, die zich vanuit de toevoerelektrode en uit de afvoerelektrode uitstrekt, en verder met een aantal zwevende 30 geleiders. De laag met grote weerstand kan dan vrij zijn van de invloed van uitwendige ladingen en een hoge spanning onderhouden.

De uitvinding zal onderstaand nader worden toegelicht onder verwijzing naar de tekening. Daarbij toont: fig. 1 een bovenaanzicht, dat schematisch de opbouw van een 35 halfgeleiderplaatje volgens de uitvinding toont; ff & 0 0 0 Q &

U V v *J v ·β V

-3- fig·. 2(a) tot (f) doorsneden ter illustratie van een werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens de uitvinding; fig. 3 een bovenaanzicht, waarin schematisch een andere uit-5 voeringsvorm van een halfgeleiderplaatje volgens de uitvinding is weergegeven; en fig. 4(a) en (b) doorsneden van-halfgeleidersubstraten ter illustratie van MOS FET's voor hoge spanning volgens de uitvinding resp. van bekend type.

10 Bij de hiernavolgende toelichting wordt verondersteld, dat het linker gebied van de substraat voorziet in een MOS FET voor hoge spanning, en het rechter gebied daarvan voorziet in een logische laagspan-ningsketen, zoals blijkt uit fig. 2.

De halfgeleidersubstraat 1, welke moet worden toegepast, bestaat 15 uit een substraat van het p-type met een geringe verontreinigingsconcen-tratie. In het oppervlak van de substraat worden via een dunne oxyde-film 18 onder gebruik van een lak 19 voor maskering, gevolgd door diffusie voor het vormen van een laag met grote weerstand (fig. 2(a)) ^Ρ+-ionen geïmplanteerd.

20 Vervolgens wordt de dunne oxyde-film 18 van de substraat wegge- etst, wordt opnieuw een dunne oxyde-film 20 gegroeid en wordt op de film door een dampfase-groeiproces een siliciumnitride-film 21 neergeslagen. Vervolgens worden door foto-etsen openingen gevormd voor de kanaal-, toevoer- en af voergebieden. Bij de resulterende substraat, welke lokaal 25 is bekleed met een lak 22, worden door een zelfcentreerproces 11B+-ionen geïmplanteerd teneinde P+-gebieden 6 (fig. 2(b)) te vormen.

Onder gebruik van de siliciumnitride-film 21 voor maskering wordt de substraat daarna aan een selectieve oxydatie onderworpen voor het vormen van een dikke oxyde-film 10. De siliciumnitride-film en de 30 zich daaronder bevindende dunne oxyde-film worden daarna verwijderd en over het verwijderde gebied wordt opnieuw een dunne oxyde-film 23 ge- 31 + groeid. Voorts worden onder gebruik van een lak 24 voor maskering P -ionen geïmplanteerd voor het vormen van een kanaalgedeelte 16 van een transistor van het indeukingstype (fig. 2(c)).

35 Vervolgens wordt polykristallijn silicium door een dampfase- groeiproces neergeslagen, wordt de neerslag van onnodige gebieden ver- *.

-4- > wijderd, en worden de poortelektroden 9 en 9' en de zwevende elektroden 14 gevormd. Vervolgens wordt het resulterende oppervlak lokaal gemaskeerd met een lak 25, en worden 11B+-ionen geïmplanteerd, gevolgd door een diffusie voor het vormen van P+-gebieden 4 en 4' (fig. 2(d)).

5 De substraat wordt verder door zelfcentreringsdiffusie of ionen implantatie met fosfor gedoteerd voor het vormen van de toevoergebieden 2, 2' en de afvoergebieden 3, 3'. Vervolgens wordt een dikke isolatie-film 11 door een dampfasegroeiproces neergeslagen, en worden afvoer-contactgedeelten en toevoercontactgedeelten door etsen geopend. Vervol-10 gens wordt een aluminium- of dergelijke geleidende laag over het gehele oppervlak door opdampen in vacuo of spetteren neergeslagen, en worden de ongewenste gedeelten verwijderd voor het vormen van de toevoerelek-troden 8, 8', de afvoerelektroden 7, 7' en de zwevende geleiders 14' (fig. 2(e)).

15 Verder wordt door een dampfasegroeiproces een dikke isolatiefilm 12 neergeslagen. In de film worden dan doorgaande openingen gevormd voor de afvoerelektrode, de toevoerelektrode en dergelijke gedeelten van de MOS PET voor hoge spanning. Een geleidende laag van aluminium, welke 1% silicium bevat, wordt opnieuw door opdampen in vacuo over het gehele * 20 oppervlak behalve waar dit onnodig is neergeslagen voor het vormen van een veldplaat 8", welke zich uitstrekt uit de toevoerelektrode 8, een veldplaat 7”, welke zich uitstrekt uit de afvoerelektrode 7, en een afschermplaat 17, die de logische‘keten potentieel afschermt en kenmerkend is voor de uitvinding. Tenslotte wordt een beschermende film 13 25 gevormd om de MOS IC voor hoge spanning te voltooien (fig. 2(f)).

Bij een andere uitvoeringsvorm volgens de uitvinding kan de selectieve oxyde-film bijvoorbeeld worden vervangen door een isolatiefilm, gevormd door een dampfasegroeiproces. Ofschoon de afschermplaat 17 met de toevoerelektrode van de MOS FET voor hoge spanning en de sub-30 straat bij de bovenbeschreven uitvoeringsvorm is verbonden, kan de plaat met de voedingsbron voor het aanleggen van een lage spanning aan de logische keten worden verbonden. De afschermplaat 17 kan worden gesplitst in een aantal segmenten D, zoals blijkt uit fig. 3, overeenkomende met fig. 1. In dit geval moet elk plaatsegment met de toevoer-35 elektrode van de MOS FET voor hoge spanning, de substraat of de laag-spanningsvoedingsbron worden verbonden.

<*> ' '1

' ' v J * i . W \ I

V J v vc* v> vJ

-5-

De fig. 4(a) en (b) tonen MOS FET's voor hoge spanning volgens de uitvinding resp. van bekend type. De in fig. 4(b) afgeheelde conventionele MOS FET voor hoge spanning omvat een substraat 1 van het P-type, welke is voorzien van een toevoergebied 2 van het N+-type en een afvoer-5 gebied 3 van het N -type. Een gebied 4 van het P -type voor het poort-kanaal van de FET wordt door een zelfcentreerproces om het toevoergebied 2 gevormd. Verder is met het afvoergebied 3 een laag 5 met grote weerstand van hetzelfde geleidingstype verbonden.

Wanneer de half geleidersubstraat/ waarin verontreinigingen zijn 10 gediffundeerd, zoals boven is vermeld, wordt voorzien van toevoerelek-trode 8, welke met het N+-toevoergebied 2 is verbonden en een afvoer-elektrode 7, welke is verbonden met het N -afvoergebied 3, bevindt zich tussen de poortelektrode en de afvoerelektrode een gebied 5' bestaande uit een laag met grote weerstand, welk gebied niet is bekleed met een 15 geleider, zoals aluminium of polykristallijn silicium. Het niet-beklede gebied 5' van de laag met grote weerstand staat bloot aan de invloed van uitwendige ladingen en dit leidt tot het probleem, dat bij een controle door een voorspanningstest bij hoge temperatuur of dergelijke, de inrichting variaties in elektrische karakteristieken vertoont, zoals 20 de spanningsweerstand, de afvoerelektfodestroom, de inschakelweerstand, enz. tijdens het bedrijf. Om een verbeterde betrouwbaarheid te verzekeren door dit probleem op te lossen, heeft de MOS FET voor hoge spanning, vervaardigd door de werkwijze volgens fig. 2, een constructie, welke bestand is tegen hoge spanningen en waarbij de laag met grote 25 weerstand vrij is gemaakt van de invloed van uitwendige ladingen.

Onder verwijzing naar fig. 4(a), welke deze constructie toont, is het gebied van de laag met grote weerstand volledig bedekt met een toevoer-elektrode 8, een afvoerelektrode 7 en een aantal zwevende geleiders 14'.

Claims

1. Halfgeleidende MOS-veldeffectinrichting voor hoge spanning voorzien van een MOS-veldeffecttransistor voor hoge spanning, die op een halfgeleidersubstraat is gevormd, en een MOS-veldeffecttransistor voor lage spanning, die op dezelfde halfgeleidersubstraat is gevormd 5 en dient voor het aandrijven van de MOS-veldeffecttransistor voor hoge spanning met het kenmerk, dat de halfgeleidersubstraat in hoofdzaak volledig over het gebied daarvan, waarin een keten door de MOS-veldeffecttransistor voor lage spanning is gevormd, met een geleidende laag is bekleed.

2. Inrichting volgens conclusie 1, met het kenmerk, dat bij de halfgeleidersubstraat de MOS-veldeffecttransistor voor hoge spanning • bij een omtreksgedeelte van de substraat is opgesteld en de MOS-veldeffecttransistor voor lage spanning in het midden van de substraat is opgesteld.

3. Inrichting volgens conclusie 1 of 2, met het kenmerk, dat de MOS-veldeffecttransistor voor hoge spanning tussen de toevoerelektrode en afvoerelektrode daarvan is voorzien van een gebied van een laag met grote weerstand, bekleed met een geleider, welke zich vanuit de toevoerelektrode uitstrekt, een geleider welke zich uit de afvoerelektrode 20 uitstrekt, en een aantal zwevende geleiders.

4. Inrichting volgens conclusie 1, met het kenmerk, dat de geleidende laag is vervaardigd uit aluminium, dat ongeveer 1% silicium bevat.

5. Inrichting volgens conclusie 1 of 2, met het kenmerk, dat de geleidende laag is verbonden met een toevoerelektrode van de MOS-veld- 25 effecttransistor voor hoge spanning, de halfgeleidersubstraat of een voedingsbron voor de MOS-veldeffecttransistor voor lage spanning.

6. Inrichting volgens conclusie 1 of 2, met het kenmerk, dat de geleidende laag is gesplitst in een aantal segmenten, welke zijn verbonden met een toevoerelektrode van de MOS-veldeffecttransistor voor 30 hoge spanning, de halfgeleidersubstraat of een voedingsbron voor de MOS-veldeffecttransistor voor lage spanning. 5 p. 9 0