[go: up one dir, main page]

NL8501992A - Werkwijze voor het vervaardigen van een halfgeleiderinrichting. - Google Patents

Werkwijze voor het vervaardigen van een halfgeleiderinrichting. Download PDF

Info

Publication number
NL8501992A
NL8501992A NL8501992A NL8501992A NL8501992A NL 8501992 A NL8501992 A NL 8501992A NL 8501992 A NL8501992 A NL 8501992A NL 8501992 A NL8501992 A NL 8501992A NL 8501992 A NL8501992 A NL 8501992A
Authority
NL
Netherlands
Prior art keywords
layer
masking
semiconductor
openings
semiconductor body
Prior art date
Application number
NL8501992A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8501992A priority Critical patent/NL8501992A/nl
Priority to US06/880,480 priority patent/US4732869A/en
Priority to EP86201198A priority patent/EP0209939B1/en
Priority to DE8686201198T priority patent/DE3671324D1/de
Priority to CA000513396A priority patent/CA1330648C/en
Priority to JP61160964A priority patent/JPH0793409B2/ja
Publication of NL8501992A publication Critical patent/NL8501992A/nl

Links

Classifications

    • H10P30/22
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191Manufacturing their doped wells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P76/408
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/906Cleaning of wafer as interim step
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/928Front and rear surface processing

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

v EHN 11.440 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
üferkwijze voor het vervaardigen van een halfgeleiderinrichting.
De uitvinding heeft betrekking op een werkwijze ter vervaardiging van een halfgeleiderinrichting/ waarbij een halfgeleiderlichaam, dat een hoofdoppervlak en een of meer aan dit hoofdoppervlak gelegen aktieve gebieden heeft en waarbij de aktieve gebieden cp het hoofdopper-5 vlak gezien begrensd zijn door een eerste patroon van veldisolatie, dat een eerste dikte heeft, wordt voorzien van een maskering met een tweede patroon, dat een of meer cpeningen heeft, die zodanig gelegen zijn, dat via elke opening tenminste een deel van de genoemde een of meer aktieve gebieden voor datering toegankelijk is en voor deze dote-10 ring een inplantatiebehandeling bij een bepaalde inplantatieënergie wordt uitgevoerd en waarbij de maskering een van de openingen voorziene laag bevat van een voor de bij de inplantatiebehandeling gebruikte ionen, half-maskerend materiaal, welke laag een tweede dikte heeft en de bepaalde inplantatieënergie zo groot gekozen wordt, dat in het voor dote-15 ring toegankelijke deel van de genoemde een of meer aktieve gebieden de indringdiepte van de doteringsstof tenminste praktisch gelijk is aan de eerste laagdikte en waarbij de van de openingen voorziene laag geheel van het halfgeleiderlichaam wordt verwijderd..
Een dergelijke werkwijze is bekend uit de publikatie "Scaleable 20 retrograde p-well CMOS technology", International Electron Devices
Meeting 1981, Technical Digest biz. 346-349. De inplantatiebehandeling dient voor het doteren van aktieve gebieden ter vorming van een zoge- 13 noemde "retrogade p-well". Er worden boriumionen met dosis van 2.10 per cm geïmplanteerd. De indringdiepte van deze ionen, d.w.z. de diepte 25 aider het oppervlak waarop na de inplantatiebehandeling de concentratie van de geïmplanteerde doteringsstof praktisch een maximum heeft, bedraagt in de betreffende aktieve gebieden ongeveer 1 yum. De veldisolatie bestaat uit een patroon van cxide, dat cp gebruikelijke wijze door plaatselijke oxidatie van het halfgeleiderlichaam is verkregen. De dik-3Ό te van het patroon van veldoxide, d.w.z. de eerste laagdikte, bedraagt ongeveer 0,8yum. Tijdens de Inplantatiebehandeling is een niet nader beschreven maskering op het halfgeleiderlichaam aanwezig, die een aantal van de aktieve gebieden bedekt en die ter plaatse van andere ak- "i Λ Λ ; : ' - -V V--I / ·_ - v/ -t/ '*· PHN 11.440 2 tieve gebieden openingen heeft, waarbinnen naast het betreffende aktieve gebied steeds ook een aangrenzend en dit gebied omgevend deel van het veldoxide gelegen is. De geïmplanteerde dotering dringt binnen de openingen zowel in de aktieve gebieden als onder het niet door de maskering 5 bedekte deel van het veldoxide in het halfgeleidermteriaal van het half-geleiderlichaam binnen. Aannemend dat de indringdiepte (in het Engels met "range" aangeduid) in siliciumdioxide ongeveer gelijk is aan de indringdiepte in silicium, zal de maximale doteringsconcentratie, die in de aktieve gebieden ongeveer l^um onder het half ge leideroppervlak ligt, 10 zich onder het veldoxide op een diepte van ongeveer 0,2^uiti bevinden. Bijgevolg is na de voor de vervaardiging van de kemp lete geïntegreerde schakeling benodigde behandelingen bij hoge temperatuur de oppervlakte-concentratie van de dotering van de "p-well" in de onder het veldoxide gelegen delen relatief hoog, waardoor mogelijk geen specifieke doterings-15 behandeling voor het verkrijgen van aan het veldoxide grenzende p-type kanaalonderbrekende zones nodig is. In dat geval is, als gevolg van de genoemde relatief hoge oppervlakteconcentratie onder het veldoxide, de parasitaire drempelspanning voor kanaalvormig onder dit oxide in de "p-well" reeds voldoende groot.
20 Bij de bekende werkwijze dringen de versnelde ionen binnen de openingen door de daar blootliggende gedeelten van het veldoxide heen tot in het onderliggende halfgeleidermateriaal door. Tijdens de implan-tatiebehandeling maskeert het veldoxide dus niet tegen de bij deze behandeling gebruikte ionen. Dit kant cmdat siliciumdioxide voor de versnelde 25 ionen, in bijzonder in vergelijking tot silicium, geen werkelijk dicht materiaal is. Siliciumdioxide is een half-maskerend materiaal. Daaronder wordt in het kader van de onderhavige beschrijving een materiaal verstaan, dat een gemiddelde indringdiepte of "range" van de te gebruiken versnelde ionen heeft, die vergelijkbaar is met of althans praktisch van 30 dezelfde orde van grootte is als de gemiddelde indringdiepte van deze ionen in het te maskeren halfgeleidermateriaal.
Gebruikelijk is cm bij implantatiebehandelingen een in patroon gebrachte fotolaklaag als masker te gebruiken. De in de halfge-leidertéchniek gebruikelijke fotolakken (resisten) zijn echter half-35 maskerende materialen. Om als masker te kunnen dienen moet de dikte van de laag van half-maskerend materiaal, d.w.z. de tweede dikte, groter zijn dan de gemiddelde indringdiepte van de te gebruiken versnelde ionen in dit materiaal om de versnelde ionen volledig te kunnen tegenhouden. Dit & S S I 9 9 2 PHN 11.440 3
"ν''!*?' ''""V
* .....
betekent onder meer, dat bij inplantatiebehandelingen met een hoge ixn-plantatieënergie en een maskering van half-maskerend materiaal, zoals bij de onderhavige werkwijze, de maskering een aanmerkelijke dikte moet hebben. In dergelijke relatief dikke maskerende fotolaklagen is het 5 gewenste maskeringspatroon vaak moeilijk met de gewenste nauwkeurigheid aan te brengen.
De onderhavige uitvinding beoogt onder neer om een wijze van maskeren aan te geven, die in het bijzonder geschikt is voor gebruik bij inplantatiebehandelingen, waarbij relatief hoge inplantatieënergieën 10 worden toegepast. Onder implantatieënergie wordt in dit verband zoals gebruikelijk het produkt van het aantal e lektronladingen per ion en de versnellingspotentiaal verstaan.
De onderhavige uitvinding berust onder meer op het inzicht, dat gezien de steeds kleinere afmetingen, die in geïntegreerde schake-15 lingen worden toegepast en de steeds hogere eisen, die aan de elektrische eigenschappen van de geïntegreerde schakelingen en de daarin opgenanen schakelelementen worden gesteld, een aangepaste wijze van maskeren voor implantatie bij hoge energie gewenst is en dat de voor dit doel gebruikte maskering meer kcmplex van aard mag zijn, naarmate daardoor bijvoor-2o beeld aan flexibiliteit, aan additionele mogelijkheden en/of aan nauwkeurigheid van te realiseren afmetingen wordt gewennen.
De werkwijze van de in de aanhef beschreven soort is volgens de uitvinding daardoor gekenmerkt, dat de van de openingen voorziene laag van half-maskerend materiaal een relatief dikke tweede laag van een 25 tweede materiaal is, die wordt aangebracht qp een eveneens tot de maskering behorende, relatief dunne eerste laag van een eerste materiaal, waarbij deze eerste laag tenminste die gedeelten van het oppervlak van het halfgeleiderlichaam bedekt, die korresponderen met de openingen in de tweede laag en het eerste en het tweede materiaal van elkaar verschil-3q lend zijn en dat als derde laag van de maskering een relatief dunne laag van een derde materiaal wordt toegepast, die op de tweede laag gelegen is en die een of meer verdere openingen heeft, waarbij elke verdere opening met een van de een of neer openingen in de tweede laag korrespon-deert, waarbij het derde materiaal van het tweede materiaal verschilt.
35 Volgens de onderhavige uitvinding wordt dus een uit tenmin ste drie lagen opgebouwde maskering toegepast. Met de eerste of onderste laag kan het halfgeleidermateriaal van de aktieve gebieden en/of het materiaal van het patroon van veldisolatie worden afgeschermd. Hierdoor * 4K .·’
^ " ' 7 V
** xat j· , t i PHN 11.440 4 staat bijvoorbeeld een grotere keuze voor de materialen van de tweede en de derde laag van de maskering open. Waar ncsdig kan deze eerste laag bij het in patroon brengen en/of verwijderen van de tweede en/of de derde laag een geschikte beschermingslaag vormen. Bovendien staat deze 5 afscherming toe, dat plasma-etsen voor het in patroon brengen van de maskering kan worden toegepast zonder dat in het onderliggende halfgeleider lichaam schade wordt veroorzaakt. De tweede laag dient vooral cm de maskering de gewenste relatief grote dikte te kunnen geven. Voor deze laag kan een materiaal worden gekozen, dat gemakkelijk met een grote 10 dikte kan worden aangebracht. De derde laag verschaft de mogelijkheid cm relatief nauwkeurig openingen in de maskering aan te brengen. Als eerst bijvoorbeeld met behulp van fotolithografische methoden de relatief dunne derde laag in patroon is gebracht, kan deze derde laag vervolgens als maskering bij een etsbehandeling dienen, waarbij het genoem-15 de patroon nauwkeurig in de relatief dikke tweede laag wordt overgebracht.
In een voorkeursuitvoeringsvorm van de werkwijze volgens de uitvinding wordt het eerste materkaal verschillend van het materiaal, waaruit het patroon van veldisolatie althans in hoofdzaak bestaat, gekozen. De veldisolatie kan bijvoorbeeld door plaatselijke oxidatie 20 van het halfgeleiderlichaam of door het aanbrengen en weer opvullen van groeven in het halfgeleiderlichaam worden verkregen.
Bij voorkeur bevat het eerste materiaal van de eerste laag siliciumnitride. Een dergelijke laag is relatief eenvoudig aan te brengen en ' . ‘ daarmee wordt een goede bescherming 2g voor het daaronderliggende materiaal verkregen.
In een verdere voorkeursuitvoeringsvorm van de werkwijze volgens de uitvinding wordt het derde materiaal verschillend van het. eerste materiaal gekozen. Als de eerste laag een nitridelaag is, is siliciumoxide bijzonder geschikt als derde materiaal. Het aanbrengen en 30 van een patroon voorzien van siliciumoxidelagen zijn in de halfgeleider-techniek vertrouwde bewerkingen.
In een belangrijke voorkeursuitvoeringsvorm van de werkwijze volgens de uitvinding wordt als tweede laag een laag toegepast, waarvan althans een deellaag uit halfgeleidermateriaal bestaat, waarbij bij 35 voorkeur tegelijk met deze halfgëleiderlaag van de maskering op een tegenover het eerstgenoemde hoofdoppervlak gelegen, daaraan praktisch evenwijdig tweede hoofdoppervlak van het halfgeleiderlichaam een verdere laag van halfgeleidermateriaal wordt aangebracht. Deze amorfe of polykris- 35 0 1 9 i 2 . -.. v> ^ PHN 11.440 5 tallijne verdere laag kan dan als getter laag worden gebruikt.
Mede in verband met de gewenste goede getterwerking kan de verdere laag met voordeel uit halfgeleidermateriaal net een relatief hoge concentratie van een doteringsstof, zoals fosfor, bestaan.
5 Bij voorkeur wordt reeds in een relatief vroeg stadium van de vervaardiging van de halfgeleiderinrichting na de implantatiebehan-deling, die met de bepaalde implantatieënergie wordt uitgevoerd en voorafgaand aan een of meer doteringsbehandelingen voor het verkrijgen van halfgeleiderzones van schakelelementen, het half ge leider lichaam 1Q aan een getterbehande 1 ing cnderworpen. Een dergelijke vroegtijdige getterbehandeling kan de kwaliteit van het halfgeleidermateriaal in de aktieve gebieden en van cp de aktieve gebieden nog te groeien diëlek-trische lagen ten goede komen. Hierdoor worden de elektrische eigenschappen van de in deze aktieve gebieden te realiseren schakelelemen-15 ten gunstig beïnvloed.
De uitvinding zal nader worden uiteengezet aan de hand van enkele voorbeelden en de bijgaande schematische tekening, waarin
Pig. 1 t/m 5 dwarsdoorsneden tonen van een halfgeleiderlichaam van een halfgeleiderinrichting in verschillende stadia van de vervaar-20 diging,
Pig. 6 t/m 8 dwarsdoorsneden tonen van een halfgeleiderlichaam in verschillende stadia van de vervaardiging en behorend bij een variant van het eerste voorbeeld van de werkwijze volgens de uitvinding, 25 Fig. 9 een dwarsdoorsnede van een halfgeleiderlichaam toont, die hoort bij een tweede voorbeeld van de werkwijze volgens de uitvinding, *
Pig. 10 en 11 dwarsdoorsneden van een halfgeleiderlichaam tonen, die horen bij een variant van het tweede voorbeeld, 30 Fig. 12 en 13 dwarsdoorsneden van een halfgeleiderlichaam tonen, die bij een derde voorbeeld van de werkwijze volgens de uitvinding behoren en de
Fig. 14 t/m 16 dwarsdoorsneden tonen van een halfgeleiderlichaam, die behoren bij een vierde voorbeeld van de werkwijze volgende de uitvinding, 3g Het eerste voorbeeld wordt beschreven aan de hand van de
Fig. 1 t/m 5. Alle figuren zijn zoals gebruikelijk schematisch en niet op schaal getekend. Ten behoeve van de duidelijkheid van de figuren zijn afmetingen en laagdiktes weergegeven zonder cp de onderlinge verhou- 85ΰ199 2 r * PHN 11.440 6 dingen acht te slaan.
Fig. 1 toont een halfgeleiderlichaam 1, dat bijvoorbeeld in hoofdzaak uit p-type silicium kan bestaan met een soortelijke weerstand van ongeveer 10 ü. cm. Uitgegaan kan worden van een homogeen gedoteerde 5 monokristallijne siliciumschijf, waarvan het hoofdoppervlak 2 bij voorkeur een (100)-vlak is. Ook kan een siliciumschijf worden gebruikt, die bestaat uit een hoger gedoteerd substraat, waarop zich een lager gedoteerde epitaxiale laag van voldoende dikte bevindt. De schakelele-menten van de geïntegreerde schakeling worden dan hoofdzakelijk in deze 10 epitaxiale laag aangebracht. Deze mogelijheid is in fig. 1 schematisch aangeduid met de streep-stippei-lijn la, die de grens tussen het substraat en de epitaxiale laag voorstelt.
Het halfgeleiderlichaam 1 kan aan het hoofdoppervlak 2 op een gebruikelijke wijze worden voorzien van een eerste patroon van veld-15 isolatie 6a. Dit patroon van veldisolatie 6a heeft een eerste dikte 7 en begrenst op het hoofdoppervlak 2 gezien een of meer aktieve gebieden 4,5. Het aktieve gebied 5 heeft in dit voorbeeld twee gedeelten 5a en 5b, waartussen zich een isolerend gebied 6b bevindt, dat met het patroon van veldisolatie 6a een geheel vormt, maar een geringere dikte 16 heeft.
20 Op het halfgeleiderlichaam met de isolerende gebieden 6a en 6b kan nu een maskering 8,9,10 met een tweede patroon worden aangebracht. Deze maskering heeft een of meer met hun rand aangeduide openingen 12, die zodanig gelegen zijn, dat via elke opening 12 tenminste een deel van de genoemde een of meer aktieve gebieden 4,5 voor dotering toegan-25 kelijk is. In het onderhavige voorbeeld betreft het het aktieve gebied 5, dat in zijn geheel binnen de opening 12 ligt. Dan volgt een implan-tatiebehandeling bij een bepaalde energie, hetgeen is voorgesteld door de pijlen 13. Daarbij is onder implantatieënergie, zoals gebruikelijk is, het produkt van het aantal elektronladingen per ion en de versnel-3Q lingspotentiaal te verstaan.
De maskering 8,9,10 bevat een van de openingen 12 voorziene laag 9 van een voor de bij de inplantatiebehande ling gebruikte ionen half-maskerend materiaal. De laag 9 heeft een tweede dikte 11. De implantatieënergie is zo groot gekozen, dat in het voor dotering toeganke-35 lijke deel 5a, 5b van de genoemde een of meer aktieve gebieden 4, 5 de indringdiepte 17 van de doteringsstof tenminste praktisch gelijk is aan de eerste laagdikte 7 van de veldisolatie 6a. Onder het isolerende gebied 6b dringen de versnelde ionen tot op een geringere diepte 18 in 8501992 PHN 11.440 7 - . 'S*¥5s * ·' % het ha Ifgeteidermateriaal van het halfgeleijderlichaam 1 door, doordat de ionen ter plaatse door het isolerende gebied 6b heen moeten dringen en daarbij een deel van hun energie verliezen. Als bijvoorbeeld fosfor wordt geïmplanteerd kan een aaneengesloten n-type gebied 21 worden ver-5 kregen, dat door een pn-overgang 15 van het overige deel van het half-geleiderlichaam 1 is gescheiden. Dit n-type gebied 21 kan bijvoorbeeld als substraatgebied van een daarin aan te brengen p-kanaal-veldeffekt-transistor of als kol lektor- of emittergebied van een bipolaire npn-transistor dienen. In het gedeelte 5b kan bijvoorbeeld een substraat-10 kcntakt respectievelijk een kol lektor- of emitterkontakt of bijvoorbeeld ook een tweede transistor worden aangebracht.
Volgens de uitvinding is de van de openingen 12 voorziene laag 9 van half-maskerend materiaal een tweede, relatief dikke laag van een tweede materiaal, die wordt aangebracht op een eveneens tot de 15 maskering 8,9,10 behorende relatief dunne eerste laag 8 van een eerste materiaal, waarbij de eerste laag 8 tenminste die gedeelten van het oppervlak van het halfgeleiderlichaam 1 bedekt, die korresponderen met de openingen 12 in de tweede laag 9. Daarbij zijn het eerste en het tweede materiaal van elkaar verschillende materialen. De derde laag 20 10 van de maskering 8,9,10 is een relatief dunne laag van een derde materiaal, die op de tweede laag 9 gelegen is. Deze derde laag 10 heeft een of meer verdere openingen 22, waarbij elke verdere opening 22 met een van de een of meer openingen 12 in de tweede laag 9 korrespondeert.
Het derde materiaal verschilt van het tweede materiaal.
25 In een voorkeursvorm van de werkwijze volgens de uitvinding wordt een maskering 8,9,10 toegepast, waarbij de eerste laag 8 een laag siliciumnitride met een dikte van bijvoorbeeld ongeveer 0,l^um is en waarbij de tweede laag 9 een polykristallijne of amorfe siliciumlaag is met een dikte van bijvoorbeeld ongeveer l,5^um en waarbij de derde 3Q laag 10 een dunne laag siliciumoxide is, die bijvoorbeeld door thermische oxidatie van de siliciumlaag 9 kan zijn verkregen en die bijvoorbeeld ongeveer 0,2^um dik is.
Alvorens op de voordelen en op de nadere details van het eerste voorbeeld van de werkwijze volgens de uitvinding in te gaan, 35 zullen eerst de begrippen "indringdiepte" en "half-maskerend materiaal" nader worden toegelicht.
In de onderhavige beschrijving worden "indringdiepte" en "gemiddelde indringdiepte" door en naast elkaar gebruikt. Beide begrippen . > >
-r J ’J
t \ PHN 11.440 8 hebben in deze beschrijving dezelfde betekenis en staan voor hetgeen in het Engels meestal met "range" wordt aangeduid. Bij het implanteren van versnelde ionen in een lichaam of laag van een bepaald materiaal wordt onder "indringdiepte" of "range" de afstand verstaan van de plaats in 5 het lichaam of de laag waar de. concentratie van de geïmplanteerde stof een maximum vertoont tot aan het oppervlak van het lichaam of de laag waardoor de versnelde ionen het lichaam of de laag zijn binnengedrongen. De concentratieverdeling van de geïmplanteerde stof rondcm het concentra-tiemaximum kan daarbij op gebruikelijke wijze gekarakteriseerd worden 10 met een spreiding <T. De indringdiepte hangt in het algemeen onder meer af van de grootte van de ionen, van de versnellingsenergie en van het betreffende materiaal.
Veel van de in de halfgeleidertechniek gebruikelijke materialen, zoals silicium, siliciumoxide, silicium(oxijnitride, maar ook de 15 gebruikelijke fotolakken (resisten) hebben een vergelijkbare indringdiepte voor versnelde ionen. Dit betekent onder meer, dat vaak voor dunne lagen van siliciumoxide of -nitride heen in het daaronder liggende half-geleidermateriaal kan worden geïmplanteerd. Een ander gevolg is, dat lagen van dergelijke materialen alleen als maskeringslaag bij implantatie-20 behandelingen kunnen worden gebruikt, voorzover de laagdikte voldoende groot gekozen wordt cm het gewenste maskeringseffekt te bereiken. Anders ligt dit bij veel metaallagen, zoals lagen van moiybdeen of wolfraam of andere niet te lichte metalen. De indringdiepte van deze materialen is meestal veel kleiner dan de indringdiepte van silicium, zodat metaal-25 lagen vaak ook als zij rèlatief dun zijn, een goede maskering vormen.Ter onderscheiding van goed maskerende materialen, zoals de zwaardere metalen, worden de eerder genoemde materialen, zoals siliciumoxide, in het kader van de onderhavige beschrijving "half-maskerend" genoemd. In het algemeen onvat de kategorie of groep van half-maskerende materialen de 3Q materialen, die voor dezelfde versnelde ionen en dezelfde implantatieëner-gie een indringdiepte, die vergelijkbaar is met of althans praktisch van dezelfde orde van grootte is als de indringdiepte van het materiaal van het lichaam, waarin de versnelde ionen moeten worden geïmplanteerd.
Met andere woorden, bij maskeringen, die uit een laag van half-maskerend 35 materiaal bestaan, zal steeds de dikte van de maskeringslaag een belangrijke, niet te verwaarlozen parameter zijn, waarvan kan afhangen of het gewenste maskerende effekt wel of niet wordt verkregen.
In het onderhavige voorbeeld worden de openingen 12 door ani- ;) 'i Q 0 9 'J 'J J V V £» PHN 11.440 9 sotroqp etsen van de oxide laag 10 en de siliciumlaag 9 verkregen# waarbij cp gebruikelijke wijze een niet-getekende, in patroon gebrachte fotolaklaag als maskering kan dienen. Deze behandeling kan worden uitgevoerd met behulp van gebruikelijke plasma-etstechnieken. Het sili-5 ciumoxide van de derde laag 10 kan selektief ten opzichte van het silicium van de tweede laag 9 en dit silicium kan selektief ten opzichte van het materiaal van de eerste laag 8 worden geëtst. Daarbij heeft de aanwezigheid van de eerste laag 8 binnen de openingen 12 liet voordeel, dat ter plaatse tijdens het etsen eventuele beschadiging van het aktieve 10 halfgeleideroppervlak althans in belangrijke mate wordt voorkomen. Deze eerste laag 8 bevat bij voorkeur siliciumnitride.
Bij voorkeur wordt voor het plasma-etsen van de tweede laag, maar anders daarna, de fotolaklaag op gebruikelijke wijze verwijderd. Na het maken van de openingen 12 volgt bijvoorbeeld een implantatiebehande- 12 2 15 ling, waarbij fosfor met een dosis van ongeveer 3.10. per cm bij een implantatieënergie van ongeveer 800 keV wordt geïmplanteerd. Op de onderbroken lijn 14 heeft de concentratie van de geïmplanteerde fosfor een maximum. De indringdiepte 17 in de delen 5a en 5b van het aktieve gebied 5 bedraagt ongeveer 0,9yum. Indien gewenst, kunnen aansluitend 20 een of meer inplantatiebehandelingen bij lagere energie worden uitge- 12 voerde Bijvoorbeeld kan fosfor met een dosis van ongeveer 1.10 per cm en een energie van ongeveer 400 keV worden geïmplanteerd. Door aanpassing van het aantal implantaties, de doses en/of de implantatieëner-gieën kunnen geschikte doteringsconcentratieprofielen in het gebied 21 25 worden verkregen. Voor het doteringsconcentratieprofiel zijn verder ook het aantal nog volgende behandelingen bij hoge temperatuur, de tijdsduur van deze behandelingen en de temperatuur, waarbij zij worden uitgevoerd van belang. Bij dergelijke behandelingen kan immers diffusie van de geïmplanteerde dotering plaats vinden. Tussen de genoemde implan-3Q tatiebehandelingen in en/of na afloop van deze behandelingen kunnen indien gewenst qp gebruikelijke wijze een of meer annealbehandelingen worden uitgevoerd onder meer cm eventuele schade te herstellen en/of cm de geïmplanteerde dotering te aktiveren.
In het onderhavige voorbeeld is het patroon van veldisolatie 35 6a op gebruikelijke wijze door plaatselijke oxidatie van het halfgelei-derlichaam 1 verkregen. Daarbij kan een siliciumnitride bevattende laag als oxidatiemasker worden toegepast. De dikte van deze maskeringslaag bedraagt bijvoorbeeld ongeveer 0,lyum. Zonodig kan onder deze maskerings- 85 0 1 9-9 2
V V
PHN 11.440 10 laag nog een dunne laag van siliciumoxide of siliciunoxinitride met een dikte van bijvoorbeeld ongeveer 40 nm worden toegepast.
Het oxidatiemasker bedekt de aktieve gebieden 4 en 5 geheel. Eventueel kan nu een implantatiebehandeling voor het verkrijgen van 5 p-type kanaalonderbrekende zones volgen, waarbij zonodig het aktieve gebied 5 en zijn direkte omgeving op gebruikelijke wijze met een fotolak-patroon is afgedekt. Na verwijdering van het fotolakpatroon volgt een gebruikelijke oxidatiebehandeling. Na' de oxidatiebehandeling bedraagt de dikte 7 bijvoorbeeld ongeveer 0,6yum. De dikte 16 kan bijvoorbeeld 10 ongeveer 0,4yum zijn. Nadat de oxidatiebehandeling is voltooid, wordt het oxidatiemasker geheel verwijderd. Zonodig wordt op de aktieve gebieden 4,5 een nieuwe dunne siliciumoxidelaag 24 aangebracht. De dikte van de laag 24 kan bijvoorbeeld ongeveer 40 nm zijn. Vervolgens kunnen de lagen van de maskering 8,9,10 worden aangebracht.
15 Voorzover het patroon van veldisolatie 6a niet door de in patroon gebrachte lagen 9 en 10 van de maskering 8,9,10 is bedekt, dringen de bij hoge energie geïmplanteerde fosforionen door de veldisolatie 6a heen. Ter plaatse zal het concentratiemaximum van de geïmplanteerde doteringsstof, dat zich ongeveer op de onderbroken lijn 14 20 bevindt, ongeveer 0,3^um onder de veldisolatie 6a liggen. Onder de veldisolatie 6a kan de oppervlakteconcentratie van de dotering aan het grens- v 16 vlak van het n-type gebied 21 en de veldisolatie ongeveer 1 a 3.10 3 per cm bedragen. Mits de afstand 23, waarover het concentratiemaximum aan de buitenrand van het aktieve gebied 5 op een praktisch konstante 25 diepte onder het siliciumoxide-silicium-grensvlak ligt, niet te klein is, biedt de genoemde oppervlakteconcentratie een redelijke bescherming tegen ongewenste kanaalvorming, zodat geen kanaalstopper neer behoeft te worden aangebracht. Wel is de benodigde afstand 23 mede van invloed op de toelaatbare minimale afstand tussen de aktieve gebieden 4 en 5 30 en de daarin aan te brengen schakelelementen. De afstand 23 kan worden verkleind als de oppervlakteconcentratie ter plaatse wordt verhoogd. Zoals nog zal blijken, is een van de voordelen van de maskering 8,9,10 gelegen in flexibiliteit,, die onder meer tot uitdrukking komt in verschillende nog nader te beschrijven mogelijkheden cm, zonder afbreuk 35 te doen aan het gewenste doteringsconcentratieprofiel in het aktieve gebied 5 zelf, gunstige doteringsconcentraties onder de veldisolatie 6a te realiseren.
Onder het dunnere isolatiegebied 6b zal de indringdiepte 18 van (: i q a 9 1.. V J V ü i “«Ij' PHN 11.440 11 de bij hoge energie geïmplanteerde doteringsstof ongeveer 0,5^um kannen bedragen. De oppervlakteconcentratie van de doteringsstof zal onder het 16 3 isolatiegebied 6b ongeveer 1 a 3.10 per on zijn.
Nadat de beschreven implantatiebehandelingen zijn uitgevoerd 5 kunnen op voor het overige gebruikelijke wijze schakelelementen in de aktieve gebieden 4/5 en/of in of op het halfgeleiderlichaam 1 aan te brengen lagen worden aangebracht. Vooral indien veldeffekttransistors met geïsoleeerde poortelektrode in de halfgeleiderinrichting worden toegepast/ is de kwaliteit van het halfgeleidermateriaal in de aktieve 10 gebieden en van qp die gebieden aan te brengen poortdië lektrika van belang. Ondermeer in dit verband is het van voordeel om voor de tweede laag 9 halfgeleidermateriaal te gebruiken. Bij voorkeur wordt dan tegelijk met de tweede laag 9 van de maskering 8,9,10 op een tegenover het eerstgenoemde hoofdoppervlak 2 gelegen, daaraan praktisch evenwijdig 15 tweede hoofdoppervlak 3 van het halfgeleiderlichaam 1 een verdere laag 19 van halfgeleidermateriaal aangebracht.
In het onderhavige voorbeeld is voorafgaande aan het aanbrengen van de tweede laag 9 en de verdere laag 19 het gehele hoofdoppervlak 3 op een gebruikelijke wijze schoon gemaakt, waarbij bi jvoor-20 beeld eventueel aanwezige oxide- en/of nitridelagen zijn verwijderd. Tijdens het schoon maken van het hoofdoppervlak 3 kan de tegenoverliggende, aktieve zijde van het halfgeleiderlichaam 1 met een beschermende fotolak-of waslaag zijn afgedekt, die na de behandeling wordt verwijderd. Vervolgens is de verdere laag 19 cp het hoofdoppervlak 3 direkt op het half-25 geleidermateriaal van het halfgeleiderlichaam 1 aangebracht.
Volledigheidshalve wordt opgemerkt, dat het ook voldoende is, als althans een aanmerkelijk deel van het tweede hoofdoppervlak 3 wordt schoon gemaakt, zodat het hoofdoppervlak 3 bijvoorbeeld nabij de randen van de siliciumschijf tijdens het schoon maken met een beschermende 30 laag bedekt kan zijn.
In een voorkeursvorm van de werkwijze volgens de uitvinding wordt althans voor de verdere laag 19 halfgeleidermateriaal met een relatief hoge concentratie van een doteringsstof toegepast. Deze doteringsstof kan cp gebruikelijke wijze tijdens het aanbrengen van de 35 tweede en de verdere lagen 9 en 19 worden ingebouwd. Ook kan de verdere laag 19 of kunnen de beide lagen 9 en 19 na het aanbrengen op gebruikelijke wijze worden gedoteerd, bijvoorbeeld vanuit de gasfase, waarbij PHg kan worden gebruikt.
850 1 SS 2
> V
PHN 11.440 12
Op de verdere laag 19 van halfgeleidermateriaal wordt bij voorkeur nog een beschermingslaag 20 aangebracht. Dit kan bijvoorbeeld een siliciurooxidelaag zijn, die tegelijk met de derde laag 10 kan worden aangebracht. Ook kan de derde laag 10 voor het aanbrengen van de 5 dotering in de verdere laag 19 zijn aangebracht en kan de beschermingslaag 20 na deze doteringsbehandeling worden aangebracht.
Dankzij het aanbrengen van de verdere laag 19 is het moge lijk op ieder gewenst moment in het verdere verloop van het vervaardigings-proces cp op zichzelf gebruikelijk wijze een getterbehandeling uit* te 10 voeren. Een belangrijk voordeel is daarin gelegen, dat implantatiebe-behandelingen bij hoge energie meestal in een relatief vroeg stadium van het totale vervaardigingsproces worden uitgevoerd, zodat bij toepassing van de werkwijze volgens de uitvinding reeds vanaf dit vroege stadium van de vervaardiging de voorzieningen voor het realiseren van een goede 15 getterwerking qp het half ge leider lichaam 1 aanwezig zijn. Zo is het bijvoorbeeld gunstig, dat reeds voor het groeien of opbrengen van poort-diëlektrika voor veldeffekttransistors een getterbehandeling kan worden uitgevoerd. Dit kan de kwaliteit van het halfgeleidermateriaal in de aktieve gebieden en van het poortdielektrikum ten goede konen. In het 20 algemeen wordt met voordeel na de implantatiebehandeling roet de bepaalde, hoge energie en voorafgaand aan een of meer doteringsbehandelingen voor het verkrijgen van halfgeleiderzones van schakelelementen, een getterbehandeling uitgevoerd. Bijvoorbeeld kunnen de hiervoor genoemde anneal-behandeling(en) en de bedoelde getterbehandeling geheel of gedeeltelijk 25 tegelijk, als een gekombineerde behandeling worden uitgevoerd. Bij de getterbehandeling wordt het halfgeleiderlichaam 1 bijvoorbeeld gedurende ongeveer 15 min. in een inerte atmosfeer op een temperatuur van ongeveer 925°C verhit , waarna op gebruikelijk wijze wordt afgekoeld.
De derde laag 10 van siliciumoxide dient in het voorbeeld 30 onder meer cm een goede hechting van de tijdens het etsen van de ope-ningen 22 en 12 gebruikte maskerende fotolaklaag te verkrijgen. Als derde laag 10 kan ook een ander diëlektrisch materiaal worden toegepast. Het gebruik van de derde laag heeft ook het voordeel, dat de openingen 22 in deze relatief dunne derde laag nauwkeurig aan te brengen zijn en dat 35 voorts door de goede maskerende eigenschappen van de derde laag tijdens het plasma-etsen van de openingen 12 een nauwkeurige afbeelding van de openingen 22 in de tweede laag 9 kan worden verkregen.
De derde laag 10 kan voor of na de bij hoge energie uitgevoerde 8501992
"!'®H
* *r PHN 11.440 13 implantatiebehandeling worden verwijderd. Voorts wordt voor of tijdens, maar bij voorkeur na het verwijderen van de derde laag 10 het silicium-nitride van de eerste laag 8 uit de qpeningen 12 verwijderd. Bij de laatstgenoemde uitvoeringswijze kan tijdens het verwijderen van de derde 5 laag 10 het patroon van veldisolatie 6a niet worden aangetast.
Dit is vooral van belang, indien het patroon van veldoxide 6a geheel of gedeeltelijk uit het zelfde materiaal als de derde laag 10 bestaat. Het verwijderen van het siliciumnitride uit de openingen 12 wordt bij voorkeur pas na de genoemde inplantatiebehandeling uitge-10 voerd. Daarna kan de tweede laag 9 worden verwijderd. Het aktieve gebied 5 is daarbij nog beschermd door de dunne siliciumoxidelaag 24. In vereenvoudigde en nog verder geschematiseerde vorm kan het halgeleiderlichaam 1 in dit stadium van de vervaardiging worden voorgesteld zoals is getekend in fig. 2.
15 Met het resterende deel van de eerste laag 8 als een maskering, die zonder dat daarvoor een verdere fotolithografische behandeling nodig was, uit de maskering 8,9,10 werd verkregen, kan nu bijvoorbeeld een verder implantatiebehandeling worden uitgevoerd. Bijvoorbeeld kan borium worden geïmplanteerd cm de dreirpelspanning van een in het aktieve gebied 2o 5 aan te brengen p-kanaal-veldeffekttransistor in te stellen. De dosis 12 2 kan ongeveer 1.10 per cm en de irplantatieëhergie kan ongeveer 25 keV zijn. Zonodig kan voorafgaand aan deze implantatiebehandeling de cod.de-laag 24 van het aktieve gebied 5 worden verwijderd of door een axide-laag met goed gedefinieerde dikte worden vervangen.
25 Na verwijdering van het resterende deel van da eerste laag 8 kunnen in het aktieve gebied 4 een of meer implantatiebehandelingen worden uitgevoerd, waarbij zonodig het aktieve gebied 5 bijvoorbeeld met een fotolakmasker kan worden afgeschermd.
Indien in het aktieve gebied 4 ook een implantatiebehandeling 30 bij hoge irrplantatieënergie moet worden uitgevoerd, kunnen bijvoorbeeld als het resterende deel van de eerste laag 8 nog aanwezig is, een nieuwe tweede laag 9 van halfgeleidermateriaal en een nieuwe derde laag 10 worden aangebracht. In deze lagen 9 en 10 worden vervolgens zoals hiervoor al beschreven is, openingen 12 en 22 gemaakt, die dit 35 maal boven het aktieve gebied 4 gelegen zijn (fig. 3). Bij deze variant van de mastering 8,9,10 is de eerste laag 8 geen geheel gesloten laag, maar bedekt deze eerste laag 8 wel tenminste die gedeelten van het oppervlak van het halfgeleiderlichaam 1, die korresponderen met de openingen 25 0 1 9 9 2 PHN 11.440 14 12 in de tweede laag 9. Door de openingen 12 kan bijvoorbeeld borium relatief diep in het halfgeleiderlichaam 1 worden geïmplanteerd.
Als met een of meer irtplantatiebehandelingen op analoge wijze als voor het aktieve gebied 5 beschreven is, in het aktieve gebied 4 5 ook het daar gewenste doteringsconcentratieprofiel van de p-type dotering verkregen is, de lagen 8, 9 en 10 van de maskering verwijderd zijn en een getterbehandeling is uitgevoerd, is het halfgeleiderlichaam 1 zover voorbereid, dat verder op gebruikelijke wijze veldeffekttransistors in de aktieve gebieden 4 en 5 kunnen worden aangebracht. Ter illustratie 10 en bij wijze van voorbeeld zal hierna een van de mogelijkheden voor het verdere verloop van het vervaardigingsproces worden aangegeven.
Voorzover de siliciumoxidelaag 24 nog aanwezig is, wordt deze verwijderd en wordt door thermische generatie een nieuwe oxidelaag aangebracht, die als poortdiëlektrikum 25 dient. De dikte van deze silicium-15 oxidelaag kan 30 a 50 nm bedragen. Over deze oxidelaag kan door middel van depositie uit de gasfase bij lage druk (LPCVD) een polykristallijne of amorfe siliciumlaag met een dikte van ongeveer 0,6^um worden aangebracht. Deze siliciumlaag wordt vanuit de gasfase met behulp van PHg met fosfor gedoteerd en door oxidatie van een siliciumoxidelaag met een 2o dikte van ongeveer 50 nm voorzien.
Daarna kunnen de bovenste oxidelaag en de siliciumlaag op gebruikelijke wijze in patroon worden gebracht, zodat de poortelektroden 26 en eventueel ook geleidersporen 27 worden verkregen. Indien gewenst, kan een korte oxidatiebehande 1 ing volgen om ook de vertikale wanden van 25 de poortelektroden 26 en de geleidersporen 27 met een oxidelaag te bedekken. De siliciumsporen 26 en 27 zijn dan geheel onsloten door oxide-lagen 25,28. Dan wordt een fotolaklaag 29 opgebracht en van een patroon voorzien. Met deze fotolaklaag 29 als maskering kan dotering voor toe- en afvoerzones 30 en kontaktzones 31 voor n-type gebieden 21 worden aan- 15 30 gebracht. Bijvoorbeeld wordt arseen met een dosis van ongeveer 5.10 per 2 cm en een implantatieënergie van ongeveer 40 keV geïmplanteerd. Fig. 4 geeft het halfgeleiderlichaam 1 in dit stadium van de vervaardiging schematisch weer.
Vervolgens wordt de fotolakmaskering 29 vervangen door een 35 fotolakmaskering voor het aanbrengen van de dotering voor p-type toe- en afvoerzones 32 en kontaktzones 33. Als dotering wordt bijvoorbeeld 15 2 borium met een dosis van ongeveer 3.10 per cm en een implantatieënergie van ongeveer 16 keV geïmplanteerd. Daarna wordt de fotolakmaskering ver- A % Pj 1 ö q v V s PHN 11.440 ’ 15 wijderd en wordt een siliciumoxidelaag 34 met een dikte van ongeveer 0,5yUm gedeponeerd. Dan kan een annealbehandeling worden uitgevoerd, waarbij het halfgeleiderlichaam 1 bijvoorbeeld 30 tot 60 min. bij een temperatuur van ongeveerd 650°C wordt verhit. Deze behandeling kan 5 voor een gedeelte (bijvoorbeeld ongeveer 15 min.) ook bij een hogere temperatuur van ongeveer 925°C worden uitgevoerd, waarbij op gebruikelijke wijze wordt afgekoeld zodat tevens getterwerking wordt verkregen.
Als in de oxidelagen 34, 25 en 28 kontaktopeningen zijn aangebracht, kan een geleidende laag van bijvoorbeeld aluminium worden gedeponeerd en door etsen van een patroon worden voorzien. Onder het aluminium kan zonodig een barrièrelaag van bijvoorbeeld wolfraam of titaan worden toegepast. Ook kan in de kontaktopeningen silicide worden aangebracht of gevormd voor dat het aluminium wordt gedeponeerd. Daarmee is de halfgeleiderinrichting voorzien van geleidersporen 35 15 voor elektrische aansluiting en onderlinge elektrische doorverbinding van de schakelelementen (fig. 5). Indien gewenst, kan de halfgeleiderinrichting ook van een of meer, niet-getekende verdere lagen van geleidersporen worden voorzien, die door niet-getekende verdere isolerende lagen van elkaar en/of van de laag van de geleidersporen 35 zijn ge-2q scheiden. Voorts kan de aktieve zijde van het halfgeleiderlichaam 1 van de halfgeleiderinrichting praktisch geheel met een niet-getekende, beschermende, isolerende laag van bijvoorbeeld siliciumnitride worden bedekt. Tenslotte kan de siliciumschijf op gebruikelijke wijze in afzonderlijke geïntegreerde schakelingen worden cpgedeeld en kunnen deze 25 geïntegreerde schakelingen op gebruikelijke wijze in een gebruikelijke omhulling worden afgemonteerd.
De lagen 19 en 20 cp het hoofdoppervlak 3 zijn na de laatste getterbehandeling niet meer nodig en kunnen, indien gewenst, na die behandeling worden verwijderd. Verwijdering van deze lagen is echter 30 niet noodzakelijk.
In het eerste voorbeeld is het patroon van veldisolatie 6a verkregen door plaatselijke oxidatie van het siliciumlichaam 1. Een dergelijk patroon kan echter ook op andere wijze worden vervaardigd. Zo wordt bij een variant van het eerste voorbeeld op de siliciumschijf 1 3g allereerst een etsmasker aangebracht, dat bijvoorbeeld uit een laag 40 van siliciumoxide kan bestaan, die met behulp van een fotolakmasker 41 in patroon is gebracht (fig. 6). Het etsmasker 40 bedekt de aktieve gebieden van de halfgeleiderinrichting. Na verwijdering van de laag 41 '«I 'Λ* > ν! Λ '·\ m% Z* - i VI - ί / 'Aj v’ ' * PHN 11.440 16 worden door plasma-etsen groeven in het halfgeleiderlichaam 1 aangebracht net een diepte 42 van bijvoorbeeld ongeveer 0,8 ^um. Deze groef diepte kan ' net voordeel zo worden gekozen, dat de lijn 14 van maximale concentratie in het halfgeleiderlichaam 1 onder de uiteindelijke veldisolatie dicht 5 onder het grensvlak tussen het halfgeleidermateriaal en de veldisolatie verloopt. Indien gewenst kan in de wanden van de groeven of in gedeelten daarvan bijvoorbeeld borium worden geïmplanteerd ter verhoging van de oppervlakteconcentratie ter plaatse. De wanden van de groeven kunnen worden voorzien van een siliciumoxidelaag 43 met een dikte van ongeveer 10 50 nm, waarna een laag 44 van siliciumnitride kan worden gedeponeerd met een dikte van ongeveer 0,1 yum (fig. 7). Vervolgens kan een laag 45 van polykristallijn of amorf halfgeleidermateriaal of van siliciumoxide worden gedeponeerd. De dikte van de laag 45 kan ongeveer 1 ^um bedragen·. Daarna kan op gebruikelijke wijze worden geplanariseerd, waarbij bij-15 voorbeeld een fotolaklaag 46 kan worden toegepast. Bij het terugetsen van de lagen 46,45 kan worden gestopt als het op de aktieve gebieden gelegen siliciumnitride 44 is bereikt. Als de laag 45 uit halfgeleidermateriaal bestaat kan verder worden geëtst, waarna het halfgeleidermateriaal in de groeven kan worden geoxideerd zodanig dat de groeven 20 daarna weer geheel gevuld zijn. Nadat het siliciumnitride 44 en het siliciumoxide 43 van de aktieve gebieden zijn verwijderd, wordt op de aktieve gebieden een nieuwe siliciumoxidelaag 24 aangebracht (fig. 8) .Het halfgeleiderlichaam 1 is nu voorzien van een patroon van veldisolatie 6a, dat in hoofdzaak bestaat uit de nog resterende gedeelten van de 25 lagen 43., 44 en 45.
Vervolgens kan op de al beschreven wijze de maskering 8,9,10 worden aangebracht en kunnen ook de verdere reeds beschreven bewerkings-stappen voorzover nodig, worden uitgevoerd. In fig. 8 is het halfgeleiderlichaam 1 getekend in hetzelfde stadium van de vervaardiging als 30 waarop fig. 1 betrekking heeft.
In het tweede voorbeeld wordt het halfgeleiderlichaam 1 ook eerst op gebruikelijke wijze van een patroon van veldisolatie 6a voorzien. Daarna worden de lagen van de maskering 8,9,10 aangebracht. Nadat op de derde laag 10 een fotolakpatroon is aangebracht, worden de 35 lagen 10 en 9 geëtst, waarbij althans tijdens het etsen van de laag 9 een geschikt gekozen kombinatie van isotrocp en anisotroop etsen wordt gebruikt, zodat openingen 12 met schuine randen worden verkregen. Etsmetho-den, waarbij schuine randen worden verkregen, zijn beschreven in de vakli- 3501992 EHN 11.440 17 teratuur. Voorbeelden daarvan zijn te vinden in Solid State Technology, Aug. '82, blz. 98-103 en Journal Vacuum Science and Technology B, Vol.
3, No. 1, Jan.-Feb. '85, blz. 16-19. Zonodig worden na het etsen van de laag 9 de openingen 22 in de laag 10 bijvoorbeeld door onderetsen 5 van het fotolakpatroon vergroot of wordt de derde laag 10 geheel verwijderd (fig. 9).
Het gebruik van een half-maskerende laag 9 met openingen 12 met schuine randen, zoals getekend in fig. 9, heeft het voordeel, dat na de inplantatiebehandeling bij hoge energie de lijn 14 van de maxi-111 male concentratie van de doteringsstof onder de schuine randen van de opening 12 het grensvlak tussen liet halfgeleidermateriaal van het halfgeleiderlichaam 1 en het aangrenzende materiaal van het patroon van veldisolatie 6a snijdt. Als gevolg wordt in de direkte omgeving van deze doorsnijding van de maximale concentratielijn en het genoemde 15 grensvlak een relatief hoge drempelspanning voor parasitaire kanaalvor-ming, dus een relatief goede kanaalstopperwerking, verkregen.
Bij een variant van het tweede voorbeeld wordt eerst enige tijd isotroop geëtst, totdat de resterende laagdikte 36 van de tweede laag 9 in de openingen 12 juist zo groot is, dat de bij implantatie 20 te gebruiken versnelde ionen nog door het resterende deel van de tweede laag 9 en het patroon van veldisolatie 6a heen het halfgeleidermateriaal van het halfgeleiderlichaam 1 kunnen bereiken (fig. 10). Het laatste deel van de openingen 12 wordt vervolgens anisotroop geëtst. Na verwijdering van de derde laag 10 (fig. 11) wordt de inplantatiebehandeling 25 werkelijk uitgevoerd. De lijn 14 van de maximale concentratie zal in het halfgeleiderlichaam 1 aan de randen van het gebied 21 over enige afstand (het gedeelte 37) praktisch parallel aan en dicht aider het grensvlak tussen het halfgeleidermateriaal en het patroon van veldisolatie 6a verlopen. Als gevolg wordt een verder verbeterde kanaalstop-30 perwerking verkregen.
In het derde voorbeeld wordt een tweede laag 9 met een dikte 11 toegepast, die zodanig gekozen is, dat de gezamenlijke dikte van de tweede laag 9, de eerste laag 8 en het patroon van veldisolatie 6a zo groot is, dat de lijn van maximale concentratie 14 na de iinplantatie-35 behandeling onder de veldisolatie 6a in het halfgeleidermateriaal vlak onder het grensvlak met de veldisolatie en praktisch parallel aan dat grensvlak verloopt. Het betreffende gedeelte van de lijn 14 is in fig. 13 aangegeven met 37. De derde laag 10 bestaat in dit voorbeeld uit een 850 Uw- PHN 11.440 18 goed-maskerend materiaal, zoals molybaeen of wolfraam. Op deze derde laag 10 is een verdere laag 38 van bijvoorbeeld siliciumoxide en/of foto lak aangebracht. Eerst worden openingen ter grootte van de openingen 12 in de lagen 38, 10 en 9 aangebracht (fig. 12). Daarna worden, bij-5 voorbeeld door onderetsen, de vergrote openingen 22' in de laag 10 aangebracht. De openingen 22' zijn dus van hetzelfde oorspronkelijke patroon afgeleid als de openingen 12. De openingen 22' zijn groter dan de openingen 12, maar korresponderen verder geheel met deze openingen 12. Vervolgens wordt de laag 38 verwijderd. Daarna kan de implantatie-10 behandeling worden uitgevoerd (fig. 13). Ook in dit voorbeeld kan zo de best mogelijke kanaalstopperwerking onder de veldisolatie 6a worden verkregen, die zonder dat daarvoor een speciale en extra irrplantatie-behandeling wordt uitgevoerd, realiseerbaar is.
Het zal duidelijk zijn, dat in het derde voorbeeld de tweede 15 dikte 11 van de tweede laag 9 te klein is cm praktisch volledige mas-kering van de geïmplanteerde doteringsstof te kunnen realiseren. In dit voorbeeld is die praktisch volledige maskering verzekerd door de toepassing van de derde laag 10 van goed-maskerend materiaal. In de voorbeelden, waarin de maskering 8,9,10 alleen lagen van half-maskerend 20 materiaal bevat, is de gezamenlijke dikte van de lagen echter steeds zo groot gekozen, dat buiten de openingen 12,22 een praktisch volledige maskering wordt verkregen. In dit verband is de tweede dikte 11 van de tweede laag 9 bij voorkeur groter dan de eerste dikte 7 van het patroon van veldisolatie 6a.
25 In het vierde, voorbeeld worden op het half ge leider lichaam 1, dat reeds voorzien is van het patroon van veldisolatie 6a, een laag 8 van siliciumnitride, een laag 47 van amorf op polykristallijn silicium, een laag 48 van siliciumoxide of -nitride, een laag 49 van amorf of polykristallijn silicium en een laag 10 van siliciumoxide of -nitride 30 aangebracht. De lagen 47, 48 en 49 vormen samen de laag 9 van halfmas-kerend materiaal. Eerst worden nu in de laag 10 openingen 22 aangebracht. De laag 10 dient vervolgens als maskering bij het etsen van openingen 50 in de laag 49 (fig. 14).
Vervolgens kan een laag van bijvoorbeeld siliciumoxide worden 35 gedeponeerd, die daarna zonder maskering anisotroop, bijvoorbeeld door plasma-etsen, wordt verwijderd, zodanig dat langs de randen van de openingen 50 een deel 51 achterblijft (fig. 15). Indien de laag 48 uit tegen oxidatie maskerend materiaal bestaat, kan het randdeel 51 ook door 8501992 v - EHN 11.440 19 ;ότ oxidatie van de laag 49 worden verkregen. Als daarbij de laag 10 ook uit tegen oxidatie maskerend materiaal bestaat, kan met genoemde oxidatie-behandeling worden volstaan. Bij voorkeur wordt de laag 10 eerst verwijderd (maar zonder dat daarbij ook het in de qpeningen 50 vrijliggen-g de deel van de laag 48 verdwijnt) of bestaat deze laag 10 bijvoorbeeld uit siliciumaxide. In dat geval wordt na de oxidatiebehandeling van de laag 49 het aanwezige oxide anisotroop teruggeëtst tot praktisch alleen het randdeel 51 overblijft.
Vervolgens worden qpeningen 53 in de laag 47 geëtst, waarbij •jg eerst het vrij liggende deel van de laag 48 wordt verwijderd, indien dit vrijliggende deel tenminste tijdens de voorafgaande bewerkingsstappen nog niet is weggeëtst. De dikte 52 van de deellaag 47 is in dit voorbeeld praktisch gelijk gekozen aan de dikte 11 van de laag 9 in het voorbeeld volgens fig. 13. In het onderhavige voorbeeld is verder de 15 dikte 11 van de uit de deellagen 47, 48 en 49 opgebouwde tweede laag 9 groter dan de son van de dikten 7 en 52 van resp. het patroon van veld-isolatie 6a en de onderste deellaag 47. Deze dikte 11 is bovendien zo groot gekozen, dat buiten de openingen 22,50 met de maskering 8,9,10 een praktisch volledige maskering van de geïmplanteerde doteringsstof 20 wordt verkregen. Deze dikte 11 is bij voorkeur tenminste gelijk aan de indringdiepte 17 van de datering in het binnen de openingen 12 gelegen, voor datering toegankelijke deel van de aktieve gebieden.
Daarna kunnen de randdelen 51 worden verwijderd. Als de laag 10 en/of de laag 48 uit hetzelfde materiaal bestaan, zullen de 25 laag 10 en/of het eerst door de randde len 51 bedekte gedeelte van de laag 48 daarbij tegelijk verdwijnen. Als de laag 10 en/of de laag 48 uit een ander materiaal bestaan, kan voor of na de implantatiebehande ling bij hoge energie een verdere etsbehandeling worden uitgevoerd, waarbij eventueel tegelijk ook het vrij liggende deel van de laag 8 wordt ver-3fl wijderd.
Fig. 16 toont het halfgeleiderlichaam 1 na de implantatiebe-hanöaling. De qpeningen 50 en 53 in de laag 49 resp. de laag 47 vonten samen de qpeningen 12 in de laag 9 van halfmaskerend materiaal, die een getrapt profiel hebben. Daardoor wordt een doteringsconcentratiepro-35 fiel verkregen, dat vergelijkbaar is met dat van het voorbeeld volgens fig. 13. De lijn 14 van maximale concentratie van de dotering loopt over een door het getrapte profiel van de opening 12 nauwkeurig bepaalde afstand 37 vlak onder en praktisch parallel aan het grensvlak tussen het
Ss S 1 o 3 ? V ! V V ^ PHN 11.440 20 patroon van veldisolatie 6a en het halfgeleidermateriaal van het halfgeleider lichaam 1.
Bij vergelijking van het derde en het vierde voorbeeld blijkt, dat de tussenlaag 47 van het vierde voorbeeld kan worden vervangen door 5 de goed-maskerende derde laag 10 van het derde voorbeeld. De laag 10 van het vierde voorbeeld, die dan niet meer als derde laag van maskering dient en de deellaag 49 zijn dan hulplagen, die dienen om op nauwkeurige wijze de in fig. 13 getekende openingen 12,22' te realiseren.
Als in het vierde voorbeeld de niet-getekende getterlaag 19 10 op de achterzijde van het halfgeleiderlichaam 1 wordt toegepast, kan deze laag 19 tegelijk met de deellaag 47 en/of tegenlijk met de deellaag 49 worden aangebracht.
In de beschreven voorbeelden zal in het bijzonder de tweede laag 9 een voldoend grote dikte hebben om als lift-off-maskering te 15 kunnen dienen. Zo kan bijvoorbeeld een relatief dunne laag van molybdeen of een ander, geschikt materiaal in een richting praktisch dwars op het hoofdoppervlak 2 van het halfgeleiderlichaam 1 worden opgedampt. Daarna kan de laag 9 worden verwijderd, waarbij ook het daarop gelegen deel van de opgedampte molybdeenlaag verdwijnt. Op deze wijze wordt een 20 molybdeenpatroon verkregen, dat een nauwkeurige afbeelding van de openingen 12 vormt. Waar openingen 12 aanwezig waren, is het oppervlak bedekt met molybdeen, terwijl overal elders op het oppervlak geen molybdeen aanwezig is. Dit molybdeenpatroon kan bijvoorbeeld als maskering bij verdere gewenste bewerkingen van het halfgeleiderlichaam worden 25 gebruikt. Als in het voorbeeld volgens fig. 13, voorafgaand aan het opdairpen van de genoemde molybdeenlaag, de openingen 22' worden gebruikt on het daarbinnen vrij liggende deel van de laag 9 selektief te verwijderen, bedekt het uiteindelijke molybdeenpatroon nauwkeurig de gedoteerde gebieden 21. Op soortgelijke wijze kan in het voorbeeld volgens fig. 16 30 met de van openingen 50 voorziene deellaag 49 als maskering eerst het vrij liggende deel van de deellaag 47 worden verwijderd. Ook in dat geval zal het molybdeenpatroon de gedoteerde gebieden 21 nauwkeurig afdekken.
In alle voorbeelden beschermt de eerste laag 8 het daaronder liggende halfgeleiderlichaam tijdens het maken van de openingen 22 en/of 35 12. In dit verband wordt een belangrijk voordeel verkregen als het eerste materiaal van de eerste laag 8 verschilt van het materiaal, waaruit het patroon van veldisolatie 6a althans in hoofdzaak bestaat. Meestal zal dit laatste materiaal siliciumoxide zijn. In het voorbeeld volgens fig. 8 2 C 19 3 2 v y EHN 11.440 21 kan dit hoofdbestanddeel van het patroon van veldisolatie 6a ook half-geleidermateriaal zijn. Als eerste materiaal is siliciumnitride een goede keuze, die de voorkeur heeft. Deze keuze heeft het belangrijke voordeel, dat de verdere, voor de lagen 9 en 10, 47, 48 en 49 en de randdelen 5 51 gebruikte materialen niet selektief ten opzichte van het materiaal van het patroon van veldisolatie 6a verwijderbaar behoeven te zijn. Met name kan voor de lagen 10 en 48 en voor de randde len 51 dan silicium-oxide worden toegepast. Het betreffende siliciumoxide kan iraners worden weggeëtst zonder dat het door de eerste laag 8 afgedekte patroon van 10 veldisolatie 6a kan worden aangetast.
Alleen voor het eerste voorbeeld is beschreven hoe het ver-vaardigingsproces na de implantatiebehandeling bij hoge energie kan worden voortgezet en voltooid. De verdere beschreven voorbeelden van de werkwijze volgens de uitvinding kunnen op soortgelijke wijze of op een 15 andere cp zichzelf bekende wijze worden voltooid. Bepalend hierbij is vooral welke schakelelementen moeten worden gerealiseerd.
De onderhavige uitvinding is overigens niet tot de beschreven uitvoeringsvoorbeelden beperkt. Voor de vakman zijn binnen het kader van de uitvinding vele variaties mogelijk Zo kunnen andere half ge leidermate-20 rialen dan silicium, zoals germanium of ATTT B^-verbinding worden gebruikt. Als de derde laag 10 een laag van siliciumoxide bevat, kan deze in plaats van door thermische generatie bijvoorbeeld ook door depositie worden aangebracht. Hetzelfde geldt bijvoorbeeld ook voor de lagen 20 en 43. Het aanbrengen van dotering tot een hoge concentratie in de laag 19 25 is niet noodzakelijk cm getterwerking te verkrijgen. Voorts kan ook in de voorbeelden volgens de fig. 9 t/m 16 een laag 19 cp de achterzijde van het half geleider lichaam 1 worden toegepast. Deze laag 19 kan tegelijk met de laag 9, de deellaag 47 en/of de deellaag 49 worden aangebracht.
Gemakshalve is in de meeste voorbeelden de invloed van de 30 aanwezigheid van dunne lagen binnen de qpeningen 12 op de indringdiepte van de geïmplanteerde dotering in het halfgeleidermateriaal van het half-geleiderlichaam 1 verwaarloosd of althans buiten beschouwing gelaten. Het zal duidelijk zijn, dat vooral als vooraf een nauwkeurige schatting van het resulterende doteringsconcentratieprofiel gewenst is, de invloed 35 van alle binnen de openingen 12 gelegen lagen voor wat betreft hun dikte en hun specifieke indringdiepte (stopping power) in rekening moet worden gebracht.
In de voorbeelden verschilt het eerste materiaal van de eerste 85 ö1992 PHN 11.440 22 laag 8 van het tweede materiaal van de tweede laag 9 en verschilt dit laatste materiaal weer van het derde materiaal van de derde laag 10. Als de tweede laag 9 uit een aantal deellagen is opgebouwd, zoals in het voorbeeld volgens de fig. 14 t/m 16, kan daarbij een tussenliggende 5 deellaag worden toegepast, die uit hetzelfde materiaal als de derde laag 10 of het zelfde materiaal als de eerste laag 8 bestaat. Alhoewel dit niet noodzakelijk is, verschilt het eerste materiaal bij voorkeur ook van het derde materiaal.
In het voorbeeld volgens de fig. 14 t/m 16 bestaat bij voor-10 keur althans een van de deellagen 47 en 49 uit halfgeleidermateriaal. In dit voorbeeld is de dikte van de deellaag 49 niet alleen minimaal zo gekozen, dat buiten de openingen 12 de gewenste, praktisch totale mas-kering wordt verkregen, maar tevens zodanig gekozen, dat randdelen 51 van geschikte afmetingen kunnen worden verkregen.
15 Als de tweede laag 9 geheel of gedeeltelijk uit hetzelfde halfgeleidermateriaal bestaat als het halfgeleiderlichaam 1 en/of de laag 45 en althans een deel van de tweede laag 9 nog moet worden verwijderd in een stadium, dat de eerste laag 8 geen gesloten laag vormt, is het halfgeleidermateriaal van het halfgeleiderlichaam 1 en/of de laag 20 45 bij voorkeur -bedekt met een beschermende laag zoals de laag 24, die is aangebracht, voordat de eerste laag 8 van de maskering 8,9,10 werd aangebracht. Bij voorkeur bestaat deze beschermende laag uit een isolerend materiaal, dat van het eerste materiaal van de eerste laag 8 verschillend is.
25 De maskering 8,9,10 is bij voorkeur voldoende dik om buiten de openingen van het tweede patroon een praktisch volledige maskering van de geïmplanteerde doteringsstof te verkrijgen. Volledige maskering is niet altijd noodzakelijk. Als na de implantatiebehandeling bij hoge energie de concentratie van de geïmplanteerde doteringsstof in het half-30 geleidermateriaal van het halfgeleiderlichaam 1 onder de maskering 8,9,10, dus buiten de openingen van hettweede patroon, gering is ten opzichte van de aanwezige achtergronddoteringsconcentratie of ten opzichte van later nog in het betreffende gebied van het halfgeleiderlichaam 1 aan te brengen doteringsconcentraties, zal een dergelijk niet volledige maskering meestal 35 toelaatbaar zijn. Ook kan de bij niet volledige maskering onder de maskering 8,9,10 verkregen doteringshoeveelheid bijvoorbeeld mede voor de instelling van de drernpelspanning van in het betreffende halfgeleider-gebied te realiseren veldeffekttransistors worden gebruikt.
350 1 99 'L
PHN 11.440 23
Voor elk van de lagen 8/ 10 en 48 kan een geschikte keuze gemaakt worden uit materialen, zoals siliciumoxide, siliciumnitride en aluxninium05d.de. Voor de derde laag 10 kan in het algemeen ook een geschikt metaal, dat in de andere voorbeelden dan het voorbeeld volgens 5 de fig. 12 en 13, niet goed-maskerend behoeft te zijn, worden toegepast. Voor de laag 49 komt behalve halfgeleidermateriaal eventueel ook oxide of bijvoorbeeld polyimide in aanmerking. De laag 9 kan ook uit een geschikte foto lak bestaan. In dat geval kan voor de laag 10 bijvoorbeeld spin-on glass of aluminium, chroom of een ander geschikt metaal worden 10 toegepast.
15 20 25 30 35 .·; 0 199 2

Claims (11)

1. Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij een halfgeleiderlichaam, dat een hoofdoppervlak en een of meer aan dit hoofdoppervlak gelegen aktieve gebieden heeft en waarbij de ak-tieve gebieden op het hoofdoppervlak gezien begrensd zijn door een eerste 5 patroon van veldisolatie, dat een eerste dikte heeft, wordt voorzien van een maskering met een tweede patroon, dat een of meer openingen heeft, die zodanig gelegen zijn, dat via elke opening tenminste een deel van de genoemde een of meer aktieve gebieden voor dotering toegankelijk is en voor deze dotering een implantatiebehandeling bij een bepaalde im-10 plantatieënergie wordt uitgevoerd en waarbij de maskering een van de openingen voorziene laag bevat van een voor de bij de implantatiebehandeling gebruikte ionen half-maskerend materiaal, welke laag een tweede dikte heeft en de bepaalde implantatieënergie zo groot gekozen wordt, dat in het voor dotering toegankelijk deel van de genoemde een of meer 15 aktieve gebieden de indringdiepte van de doteringsstof tenminste praktisch gelijk is aan de eerste laagdikte en waarbij de van de openingen voorziene laag geheel van het halfgeleiderlichaam wordt verwijderd, met het kenmerk, dat de van de openingen voorziene laag van half-maskerend materiaal een relatief dikke tweede laag van een tweede materiaal 20 is, die wordt aangebracht op een eveneens tot de maskering behorende, relatief dunne eerste laag van een eerste materiaal, waarbij deze eerste laag tenminste die gedeelten van het oppervlak van het halfgeleiderlichaam bedekt, die korresponderen met de openingen in de tweede laag en het eerste en het tweede materiaal van elkaar verschillend zijn en dat als 25 derde laag van de maskering een relatief dunne laag van een derde materiaal wordt toegepast, die op de tweede laag gelegen is en die een of meer verdere openingen heeft, waarbij elke verdere opening met een van de een of meer openingen in de tweede laag korrespondeert, waarbij het derde materiaal van het tweede materiaal verschilt. 30
2* Werkwijze volgens conclusie 1, met het kenmerk, dat het eerste materiaal verschillend van het materiaal waaruit het patroon van veldisolatie althans in hoofdzaak bestaat, gekozen wordt.
3. Werkwijze volgens conclusie 1 of 2, met het kenmerk, dat het derde materiaal verschillend van het eerste materiaal gekozen wordt.
4. Werkwijze volgens een of meer van de voorgaande conclusies, met het kenmerk, dat het eerste materiaal van de eerste laag silicium-nitride bevat.
5. Werkwijze volgens een of meer van de voorgaande conclusies, 'X ··* ♦; ,*·· > * « *'\ * 1 * - J . 1 · 4r J & II? PHN 11.440 25 met het kenmerk, dat als tweede laag een laag wordt toegepast, waarvan althans een deellaag uit halfgeleidermateriaal bestaat.
6. Werkwijze volgens conclusie 5, met het kenmerk, dat tegelijk met de laag van halfgeleidermateriaal van de maskering op een tegenover 5 het eerstgenoemde hoofdoppervlak gelegen, daaraan praktisch evenwijdig tweede hoofdoppervlak van het halfgeleiderlichaam een verders laag van halfgeleidermateriaal wordt aangébracht.
7. Werkwijze volgens conclusie 6, met het kenmerk, dat voorafgaande aan het aanbrengen van de verdere laag van halfgeleidermateriaal 10 althans een aanmerkelijk deel van het tweede hoofdoppervlak wordt schoongemaakt en de verdere laag op dit deel van het tweede hoofdoppervlak direkt op het halfgeleidermateriaal van het halfgeleiderlichaam wordt aangebracht.
8. Werkwijze volgens conclusie 6 of 7, met het kenmerk, dat al-15 thans voor de verdere laag halfgeleidermateriaal net een relatief hoge concentratie van een doteringsstof wordt toegepast.
9. Werkwijze volgens conclusie 6, 7 of 8, met het kenmerk, dat de verdere laag van halfgeleidermateriaal wordt bedekt met een beschermingslaag. 2o
10. Werkwijze volgens conclusie 6, 7, 8 of 9, met het kenmerk, dat het halfgeleiderlichaam na de irrplantatiebehandeling, die met de bepaalde energie wordt uitgevoerd en voorafgaand aan een of meer doteringsbehandelingen voor het verkrijgen van halfgeleiderzones van schakelelementen, aan een getterbehandeling wordt onderworpen.
11. Werkwijze volgens een of meer van de voorgaande conclusies, net 1st kenmerk, dat de tweede dikte van de tweede laag groter gekozen wordt dan de eerste dikte van het patroon van veldisolatie. 30 35 $2 « 1 9 9 2
NL8501992A 1985-07-11 1985-07-11 Werkwijze voor het vervaardigen van een halfgeleiderinrichting. NL8501992A (nl)

Priority Applications (6)

Application Number Priority Date Filing Date Title
NL8501992A NL8501992A (nl) 1985-07-11 1985-07-11 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US06/880,480 US4732869A (en) 1985-07-11 1986-06-30 Method of forming implanted regions in a semiconductor device by use of a three layer masking structure
EP86201198A EP0209939B1 (en) 1985-07-11 1986-07-08 Method of manufacturing a semiconductor device
DE8686201198T DE3671324D1 (de) 1985-07-11 1986-07-08 Verfahren zum herstellen einer halbleiteranordnung.
CA000513396A CA1330648C (en) 1985-07-11 1986-07-09 Method of manufacturing a semiconductor device
JP61160964A JPH0793409B2 (ja) 1985-07-11 1986-07-10 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8501992 1985-07-11
NL8501992A NL8501992A (nl) 1985-07-11 1985-07-11 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Publications (1)

Publication Number Publication Date
NL8501992A true NL8501992A (nl) 1987-02-02

Family

ID=19846284

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8501992A NL8501992A (nl) 1985-07-11 1985-07-11 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Country Status (6)

Country Link
US (1) US4732869A (nl)
EP (1) EP0209939B1 (nl)
JP (1) JPH0793409B2 (nl)
CA (1) CA1330648C (nl)
DE (1) DE3671324D1 (nl)
NL (1) NL8501992A (nl)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0336977B1 (en) * 1987-10-08 1998-03-18 Matsushita Electric Industrial Co., Ltd. Semiconducteur device and method of producing the same
US5292671A (en) * 1987-10-08 1994-03-08 Matsushita Electric Industrial, Co., Ltd. Method of manufacture for semiconductor device by forming deep and shallow regions
JP2727552B2 (ja) * 1988-02-29 1998-03-11 ソニー株式会社 半導体装置の製造方法
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
JP2897215B2 (ja) * 1988-07-15 1999-05-31 ソニー株式会社 半導体装置の製造方法
JPH0770629B2 (ja) * 1990-03-20 1995-07-31 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP2851753B2 (ja) * 1991-10-22 1999-01-27 三菱電機株式会社 半導体装置およびその製造方法
JPH0689871A (ja) * 1992-09-08 1994-03-29 Matsushita Electron Corp 半導体装置の製造方法
JP2978345B2 (ja) * 1992-11-26 1999-11-15 三菱電機株式会社 半導体装置の製造方法
US5573963A (en) * 1995-05-03 1996-11-12 Vanguard International Semiconductor Corporation Method of forming self-aligned twin tub CMOS devices
US5661069A (en) * 1995-06-06 1997-08-26 Lsi Logic Corporation Method of forming an MOS-type integrated circuit structure with a diode formed in the substrate under a polysilicon gate electrode to conserve space
JPH09120965A (ja) * 1995-10-25 1997-05-06 Toshiba Corp 半導体装置の製造方法
US5573962A (en) * 1995-12-15 1996-11-12 Vanguard International Semiconductor Corporation Low cycle time CMOS process
US5858828A (en) 1997-02-18 1999-01-12 Symbios, Inc. Use of MEV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor
US6005253A (en) * 1998-05-04 1999-12-21 Chartered Semiconductor Manufacturing, Ltd. Scanning energy implantation
DE10056261A1 (de) * 2000-11-14 2002-05-29 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten Halbleiter-Bauelements
JP2002217123A (ja) * 2001-01-18 2002-08-02 Sony Corp イオン注入方法
CN111430307B (zh) * 2019-12-17 2021-06-25 合肥晶合集成电路股份有限公司 半导体集成器件的阱制备方法和阱注入光罩组

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506437A (en) * 1978-05-26 1985-03-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
FR2454698A1 (fr) * 1979-04-20 1980-11-14 Radiotechnique Compelec Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
DE3133468A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie
US4411058A (en) * 1981-08-31 1983-10-25 Hughes Aircraft Company Process for fabricating CMOS devices with self-aligned channel stops
DE3205858A1 (de) * 1982-02-18 1983-08-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von dynamischen halbleiter-speicherzellen mit wahlfreiem zugriff (ram) nach der doppel-polysilizium-gate-technologie
US4716451A (en) * 1982-12-10 1987-12-29 Rca Corporation Semiconductor device with internal gettering region
DE3314450A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
JPS60501927A (ja) * 1983-07-25 1985-11-07 アメリカン テレフオン アンド テレグラフ カムパニ− 浅い接合の半導体デバイス
US4535532A (en) * 1984-04-09 1985-08-20 At&T Bell Laboratories Integrated circuit contact technique
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4646425A (en) * 1984-12-10 1987-03-03 Solid State Scientific, Inc. Method for making a self-aligned CMOS EPROM wherein the EPROM floating gate and CMOS gates are made from one polysilicon layer

Also Published As

Publication number Publication date
US4732869A (en) 1988-03-22
DE3671324D1 (de) 1990-06-21
JPS6214459A (ja) 1987-01-23
EP0209939B1 (en) 1990-05-16
CA1330648C (en) 1994-07-12
JPH0793409B2 (ja) 1995-10-09
EP0209939A1 (en) 1987-01-28

Similar Documents

Publication Publication Date Title
NL8501992A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JP2510751B2 (ja) 単一集積回路チップ上に高電圧及び低電圧cmosトランジスタを形成するためのプロセス
JPH0845920A (ja) 半導体基板に絶縁物層を形成する方法
EP0068074A2 (en) Extremely small area PNP lateral transistor and method
US3928081A (en) Method for fabricating semiconductor devices using composite mask and ion implantation
US5037772A (en) Method for forming a polysilicon to polysilicon capacitor
EP0216498A1 (en) Integrated circuit structure containing MOS and bipolar devices
JPS63314868A (ja) Mos半導体装置の製造方法
NL8202686A (nl) Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze.
NL8402856A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US6403426B1 (en) Method of manufacturing a semiconductor device
EP0243988B1 (en) Method of manufacturing a semiconductor device
JP2002043567A (ja) 半導体装置およびその製造方法
US6509221B1 (en) Method for forming high performance CMOS devices with elevated sidewall spacers
US5217909A (en) Method for manufacturing a bipolar transistor
KR100554648B1 (ko) 집적회로제조방법
JP3165051B2 (ja) 半導体素子のウェル形成方法
US6063690A (en) Method for making recessed field oxide for radiation hardened microelectronics
JPH0338837A (ja) 近接離間されたデバイス領域を有するバイポーラトランジスタを形成する方法
US6406950B1 (en) Definition of small damascene metal gates using reverse through approach
US6171914B1 (en) Synchronized implant process to simplify NLDD/PLDD stage and N+/P+stage into one implant
US20040209433A1 (en) Method for manufacturing and structure of semiconductor device with shallow trench collector contact region
CA1043474A (en) Method of high current ion implantation
JPH0298143A (ja) Ldd構造ポリシリコン薄膜トランジスタの製造方法
EP0225426B1 (en) A method of fabricating a mos transistor on a substrate

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed