NL8403111A - Werkwijze ter vervaardiging van een bipolaire transistor met emitterserieweerstanden, en transistor vervaardigd volgens de werkwijze. - Google Patents
Werkwijze ter vervaardiging van een bipolaire transistor met emitterserieweerstanden, en transistor vervaardigd volgens de werkwijze. Download PDFInfo
- Publication number
- NL8403111A NL8403111A NL8403111A NL8403111A NL8403111A NL 8403111 A NL8403111 A NL 8403111A NL 8403111 A NL8403111 A NL 8403111A NL 8403111 A NL8403111 A NL 8403111A NL 8403111 A NL8403111 A NL 8403111A
- Authority
- NL
- Netherlands
- Prior art keywords
- emitter
- base
- doping
- windows
- strip
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 230000000873 masking effect Effects 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- -1 boron ions Chemical class 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/051—Manufacture or treatment of vertical BJTs
- H10D10/056—Manufacture or treatment of vertical BJTs of vertical BJTs having the main current going through the whole substrate, e.g. power BJTs
- H10D10/058—Manufacture or treatment of vertical BJTs of vertical BJTs having the main current going through the whole substrate, e.g. power BJTs having multi-emitter structures, e.g. interdigitated, multi-cellular or distributed emitters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
- H10D62/135—Non-interconnected multi-emitter structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/121—BJTs having built-in components
- H10D84/125—BJTs having built-in components the built-in components being resistive elements, e.g. BJT having a built-in ballasting resistor
Landscapes
- Bipolar Transistors (AREA)
Description
t- i % PHN 1-1.166 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
"Werkwijze ter vervaardiging van een bipolaire transistor net emitter-serieweerstanden, en transistor vervaardigd volgens de werkwijze".
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een half geleider inrichting met een bipolaire transistor, waarbij in een collectorgebied van een eerste geleidingstype ten minste een basiszone van het tweede, tegengestelde geleidingstype en daarin een 5 aantal emitterzones van het eerste geleidingstype worden aangebracht, terwijl naast de basiszone emitterserieweerstanden van het tweede geleidingstype gevormd worden die met ten minste een emitterelektrode en met een verbindingsgeleider naar een emitteraansluiting zijn verbonden.
De uitvinding heeft bovendien betrekking op een half geleider in-10 richting, vervaardigd door toepassing van de werkwijze.
Een werkwijze zoals hierboven beschreven is bekend uit het Amerikaanse octrooischrift No. 3896475 van Aanvraagster.
Bij vermogens trans is toren die bij hoge spanning gebruikt moeten warden is de aanwezigheid van emitterserieweerstanden ter voorkoming van 15 zogenaamde tweede doorslag ("second breakdown") noodzakelijk. Het verschijnsel van tweede doorslag doet zich voor wanneer tengevolge van een ongelijkmatige strocmverdeling over de emitterzones de temperatuur plaatselijk stijgt, waardoor een lawine-effekt ontstaat dat tot plaatselijke stroanconcentratie, en tenslotte tot doorbranden van de transistor leidt.
20 Cm dit te voorkomen worden de emitterzones voorzien van emitter- serieweerstanden, ook wel ballast- of stabilisatieweerstanden genoemd.
Deze zorgen voor een gelijkmatige verdeling van de stroom over de diverse emitterzones doordat, bij verhoging van de stroom over een emitterzone, de spanningsval over de daarmee verbonden serieweerstand toeneemt, waar-25 door de stroom door deze emitterzone vermindert.
Er zijn verschillende methoden bekend cm deze emitterserieweer-standen te realiseren. In het genoemde Amerikaanse octrooischrift 3896475 wordt een veel gébruikte methode beschreven, volgens welke een gemeenschappelijk strookvormig halfgeleiderweerstandsgebied van hetzelfde ge-30 leidingstype als de basiszone wordt toegepast, dat met het collectorgebied een pn-overgang vormt. Daarbij wordt de bij een bepaalde emitterzone behorende serieweerstand gevormd door het materiaal van het weerstandsge-bied, dat zich bevindt tussen de aansluiting met de betreffende emitter- 340 31 1 1 5 'i ΡΗΜ 11.166 2 elektrode en de aansluiting met de verbindingsgeleider.
Deze constructie heeft als belangrijk nadeel een grote collector-emittercapaciteit vanwege het relatief grote oppervlak van het gemeenschappelijke weerstandsgebied. Dit is vooral nadelig bij hoogfrequent-5 transistors, in het bijzonder zendtrans is tors„ Verder is een nadeel van deze bekende constructie, dat tussen naast elkaar gelegen emitter elektroden parallelweerstanden aanwezig zijn, zodat de waarde van de resulterende emitterserieweerstanden niet nauwkeurig bepaald is.
Men kan genoemde parallelweerstanden vermijden door in het half-10 geleidende weerstandsgebied gescheiden halfgeleiderweers tanden van het tegengestelde geleidingstype aan te brengen, bijvoorbeeld door middel van de emitter-dotering. Het nadeel van de grote collector-emittercapaciteit blijft ook in deze constructie echter bestaan.
Andere bekende oplossingen ter vermijding van bovengenoemde na-15 delen, waarbij gescheiden emitterserieweerstanden worden toegepast, hebr-ben als nadeel min of meer gecompliceerde extra bewerkingen.
De uitvinding beoogt ondermeer een eenvoudige werkwijze aan te geven waarbij de genoemde bezwaren worden vermeden en waarbij geen extra doteringsstappen en geen kritische extra maskerings- en uitrichtstappen 20 nodig zijn.
Volgens de uitvinding heeft een werkwijze van de in de aanhef beschreven soort het kenmerk, dat in een op het collectorgebied gelegen isolerende laag naast elkaar een basisvenster en een strookvormige opening worden gevormd, dat de strookvormige opening door een maskeringslaag 25 wordt afgedekt, dat via het basisvenster de basisdotering wordt aangebracht, dat, na verwijdering van de maskerings laag, binnen het bas is venster en binnen de strookvormige opening oxydelagen van nagenoeg gelijke dikte worden gevormd, dat in de oxydelaag binnen de basiszone emitter-vensters worden gevormd, dat door dotering via de emittervensters de 30 emitterzones worden aangebracht, dat vervolgens in de oxydelaag binnen de strookvormige opening een aantal onderling gescheiden weerstands vensters, en binnen de basiszone een aantal basiscontactvensters worden geëtst onder toepassing van een etsmasker, dat door dotering via deze vensters basiscontactzones en onderling gescheiden emitterserieweerstanden 35 van het tweede geleidingstype gevormd worden, waarbij het genoemde etsmasker tegen deze dotering maskeert, waarna de emitterelektroden, de basiselektroden, de verbindingsgeleiders en de overige delen van de metal-lisering worden aangebracht.
34 0 3 1 1 1 PHN 11.166 3 » <>
Door toepassing van de werkwijze volgens de uitvinding wordt de collector-emittercapaciteit aanzienlijk verminderd terwijl ook geen parasitaire parallelweerstanden tussen de, nu gescheiden, emitterserieweer-standen optreden.
5 Bovendien warden deze voordelen op zeer eenvoudige wijze en zender extra doteringsstappen verkregen, namelijk door op het geschikte ogenblik met een niet-kritisch masker de genoemde strookvarmige opening af te dékken, terwijl het etsen van de vensters steeds In een oxydelaag van dezelfde dikte geschiedt. Daardoor is er geen gevaar voor onderetsen.
10 De uitvinding is vooral van belang in die gevallen waarbij de basis-, basiscontact- en emitterdotering plaats vinden door middel van ionenimplantatie. Als maskeringslaag kan dan fotolak worden gebruikt.
Tijdens het etsen van de basiscontactvensters en de weerstandsvensters wordt dan de fotolak niet verwijderd, doch gebruikt om de reeds geïmplan- 15 teerde emitterzones tegen de basiscontact- tevens weerstandsImplantatie te maskeren.
De uitvinding zal nu verder worden toegelicht aan de hand van een uitvoeringsvoorbeeld en de tekening, waarin
Figuur 1 schematisch in bovenaanzicht een halfgeleiderinrichting 20 toont, vervaardigd door toepassing van de werkwijze volgens de uitvinding, Figuur 2 A-D schematisch in dwarsdoorsnede volgens de lijn II-II in Figuur 1 opeenvolgende stadia van de werkwijze tonen, en
Figuur 3 A-D schematisch in dwarsdoorsnede volgens de lijn III-III in Figuur 1 opeenvolgende stadia van de werkwijze tonen.
25 De figuren zijn zuiver schematisch, en niet qp schaal getekend.
Terwille van de duidelijkheid zijn daarbij in het bijzonder de afmetingen in de dikterichting relatief sterk overdreven. In de dwarsdoorsneden zijn half geleider gebieden van hetzelfde geleidingstype in dezelfde richting gearceerd.
30 Figuur 1 toont in bovenaanzicht een halfgeleiderinrichting ver vaardigd door toepassing van de werkwijze volgens de uitvinding. De figuren 2D en 3D tonen schematisch dwarsdoorsneden van de halfgeleiderinrichting volgens de lijnen II-II en III-III, terwijl de figuren 2A-C en 3A-C de inrichting tijdens opeenvolgende stadia van vervaardiging weergeven.
35 De halfgeleiderinrichting bevat een bipolaire transistor met een collectorgebied (1,2) van een eerste geleidingstype, in dit voorbeeld het n-geleidingstype, een basiszoneVvan het tweede, tegengestelde (hier dus p-) geleidingstype en daarin een aantal emitterzones^ran het eerste, 84 0 3 1 1 1 V c PHN 11.166 4 n-geleidingstype. Naast de basiszone. zijn p-type emitterserieweerstanden R aanwezig die elk met een emitterelektrodèl^n met een verbindingsgelei-20 der naar een emitteraansluiting E zign verbonden. Verder is de basiszone voorzien van hooggedoteerde p-type contactzonei^ie gecontacteerd worden 5 door basiselektroden 19 welke verbonden zijn met een basisaansluiting B. Ofschoon ook andere gecmetrieën mogelijk zijn, zijn de emitterzones 12 en de bas iscontactzones 17 in dit voorbeeld als strookvormige gebieden uitgevoerd, terwijl de basis- en emitterelektroden op gebruikelijke wijze in elkaar grijpen. Contactvensters zijn in Figuur 1 met diagonalen aangeduid.
10 De halfgeleiderinrichting kan volgens de uitvinding qp de volgen de wijze worden vervaardigd.
Uitgegaan wordt (zie Figuur 2A, 3A) van een halfgeleiderplaatje, in dit voorbeeld van n-type silicium, bestaarde uit een epitaxiale n-type siliciumlaag 2, met een dikte van 7^um en een soortelijke weerstand van 15 ongeveer 1 ohm cm, die is aangegroeid qp een substraat 1 van hooggedoteerd n-type silicium, met een soortelijke weerstand van bijvoorbeeld 0,01 ohm.cm. Andere dikten en/of doteringen zijn mogelijk, en zullen door de vakman overeenkomstig de omstandigheden worden gekozen. Het collectorgebied wordt gevormd door de gebieden 1 en 2.
20 Op het collectorgebied wordt, qp de laag 2, een isolerende laag 3 aangebracht. Dit is in dit voorbeeld een siliciumoxydelaag met een dikte van bijvoorbeeld 0,8^um, die bijvoorbeeld door thermische oxydatie wordt gevormd,
In de oxydelaag 3 worden vervolgens naast elkaar een basisvenster 25 4 en een strookvormige opening 5 gevormd door fotolithografisch etsen, zie Fig. 2A, 3A. In Figuur 1 is de omtrék van opening 5 gestippeld aangeduid; deze markeert in het eindproduct niet de begrenzing van een half geleider zone doch de plaats van een stap in de oxydedikte.
De opening 5 wordt nu af gedekt met een masker ings laag 6, in dit 30 voorbeeld een fotolaklaag die door bekende belichtings- en ontwikkeltech-nieken in de vorm van het gewenste masker wordt gebracht. Onder fotolak-lagen worden hier ook lagen die voor andere dan zichtbare straling, bij voorbeeld ultra-violet, Röntgen- of elektronenstraling gevoelig zijn verstaan. Dit masker is niet-kritisch.
13 2 35 Door een implantatie van boorionen 7 (dosis 7x10 ionen per cm , energie 25 keV) wordt nu via het basisvenster 4 de basisdotering 8 aangebracht. De oxydelaag 3 en het fotolakmasker 6 maskeren tegen deze implantatie.
840 3 1 1 1 *· -c EHN 11.166 5
Dan wordt bijvoorbeeld door pyrolithisch neerslaan in de beide openingen 4 en 5 een oxydelaag 9 met een dikte van ongeveer 0,4^um gevormd, zie Figuur 2B, 3B. In deze oxydelaag 9 worden (zie Figuur 2B) binnen het basisvenster 4 emittervensters 10 gevormd. De laag 9 kan ook door 5 thermische oxydatie gevormd worden. Wanneer de laag 9 pyrolithisch wordt neergeslagen vormt zij zich ook (¾) de oxydelaag 3.
15
Door implantatie van arseenionen 11 M3 een dosis van 6x10 2 ionen per cm en een energie van 50 keV worden nu de emitterzones 12 gevormd, waarbij de axydelagen 3 en 9 tegen deze implantatie maskeren.
10 Vervolgens wordt een fotolakmasker 13 aangebracht (zie Fig. 2C, 3C) met openingen ter plaatse van de aan te brengen basiscontactzones en weerstanden. Onder toepassing van het masker 13 als etsmasker worden binnen de basiszone 8 de basiscontactvensters 14, en binnen de strookvormige opening 5 een aantal onderling gescheiden weerstandsvensters 15 in de 15 oxydelaag 9 geëtst. Dan worden door implantatie van boorionen 16 bij een 15 2 dosis van 10 ionen per cm en een energie van 40 keV de basiscontactzones 17 en de onderling gescheiden emitterserieweerstanden R gevormd.
Tijdens deze ionenimplantatie blijft het fotolakmasker 13 aanwezig, ter maskering van de emitterzones 12 tegen deze implantatie. Daarna wordt, na 20 verwijdering van het fotolakmasker en na het (dip) etsen van contactgaten, de metallisering cpgedampt en geëtst in de vorm van emitterelektroden 18, basiselektroden 19, verbindingsgeleiders 20 alsmede de overige delen van het geleiderpatroon.
De volgens deze werkwijze verkregen, onderling gescheiden emit-25 terballas tweerstanden vormen met het collectorgebied pn-overgangen met een gezamenlijk oppervlak dat aanzienlijk kleiner is dan het oppervlak van het gebied 5 (Fig. 1), zodat de collector-emittercapaciteit aanmerkelijk lager is dan in constructies waarin het gebied 5 een gemeenschappelijk half geleidend weerstandsgebied vormt. Bovendien kunnen geen parasitaire 30 parallelweerstanden tussen de emitterelektroden optreden daar de weerstanden R elektrisch van elkaar zijn gescheiden.
De Mer beschreven uitvoeringsvorm van de werkwijze volgens de uitvinding is de meest gunstige aangezien de maskers 6 en 13 gemakkelijk aan te brengen en te verwijderen fotolakmaskers zijn, die als implanta-35 tie en/of etsmasker kunnen worden gebruikt. Wanneer voor het doteren in plaats van ionenimplantatie diffusie wordt toegepast, kan de werkwijze volgens de uitvinding ook worden uitgevoerd. In dat geval echter moeten voor de maskers 6 en 13 andere, hittebestendige materialen worden gebruikt 840 31 1 1 ΡΗΝ 11.166 6 ♦ ν die zelf weer door fotolithografisch etsen met een fotolakmasker in de gewenste vorm worden gebracht. Deze materialen moeten bovendien ten opzichte van de isolerende laag (3,9) selectief etsbaar zijn.
Op de in bovenstaand voorbeeld beschreven uitvoeringswijze van 5 de werkwijze volgens de uitvinding zijn verder verschillende variaties mogelijk. Zo kunnen de geleidingstypen van de verschillende halfgeleider-gebieden en -zones (alle tegelijk) door hun tegengestelde worden vervangen. Het halfgeleidermateriaal kan een ander dan silicium zijn, bijvoorbeeld galliumarsenide of germanium. Het materiaal van de isolerende lagen 10 3 en 9 kan gevormd worden door thermisch oxyde, pyrolitisch oxyde, siliciumnitride of een ander geschikt isolerend materiaal, of uit combinaties daarvan bestaan. Verder kan de beschreven transistor deel uitmaken van een geïntegreerde schakeling.
15 20 25 30 35 840 31 1 1
Claims (4)
1. Werkwijze voor het vervaardigen van een halfgeleider inrichting met een bipolaire transistor, waarbij in een collectorgebied van een eerste geleidingstype ten minste een basiszone van het tweede, tegengestelde geleidingstype en daarin een aantal emitterzones van het eerste 5 geleidingstype worden aangebracht, terwijl naast de basiszone emitter-serieweerstanden van het tweede geleidingstype gevormd worden, die met ten minste een emitterelektrode en met een verbindingsgeleider naar een emitteraansluiting zijn verbonden, met het kenmerk dat in een op het collectorgebied gelegen isolerende laag naast elkaar een basisvenster en een 10 strookvormige opening worden gevormd, dat de strookvormige opening door een maskeringslaag wDrdt afgedékt, dat via het basisvenster de basisdo-tering wordt aangebracht, dat, na verwijdering van de masker ingslaag, binnen het basisvenster en binnen de strookvormige opening oxydelagen van nagenoeg gelijke dikte worden gevormd, dat in de oxydelaag binnen de ba-15 siszone emittervensters worden gevormd, dat door dotering via de emitter-vensters de emitterzones worden aangebracht, dat vervolgens in de oxydelaag binnen de strookvormige opening een aantal onderling gescheiden weerstandsvensters, en binnen de basiszone een aantal basiscontactvensters worden geëtst onder toepassing van een etsmasker, dat door dotering via 20 deze vensters basiscontactzones en onderling gescheiden emitterserieweer-standen van het tweede geleidingstype gevormd worden, waarbij het genoemde etsmasker tegen deze dotering maskeert, waarna de emitterelektroden, de basiselektroden, de verbindingsgeleiders en de overige delen van de metallisering worden aangebracht.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat de basis- dotering, de basiscontact- en weerstandsdotering en de emitterdotering alle door ionenimplantatie worden uitgevoerd.
3. Werkwijze volgens conclusie 2, met het kenmerk, dat de maske- ringslaag en het etsmasker uit fotolak bestaan.
4. Half geleider inrichting, vervaardigd door toepassing van de werk wijze volgens een der voorgaande conclusies. 35 84 0 3 1 1 1
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8403111A NL8403111A (nl) | 1984-10-12 | 1984-10-12 | Werkwijze ter vervaardiging van een bipolaire transistor met emitterserieweerstanden, en transistor vervaardigd volgens de werkwijze. |
| JP60223857A JPH0620069B2 (ja) | 1984-10-12 | 1985-10-09 | エミツタ直列抵抗を有するバイポーラトランジスタの製造方法 |
| DE8585201640T DE3572262D1 (en) | 1984-10-12 | 1985-10-09 | Method of manufacturing a bipolar transistor having emitter series resistors |
| EP85201640A EP0182400B1 (en) | 1984-10-12 | 1985-10-09 | Method of manufacturing a bipolar transistor having emitter series resistors |
| US07/008,111 US4762804A (en) | 1984-10-12 | 1987-01-23 | Method of manufacturing a bipolar transistor having emitter series resistors |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8403111A NL8403111A (nl) | 1984-10-12 | 1984-10-12 | Werkwijze ter vervaardiging van een bipolaire transistor met emitterserieweerstanden, en transistor vervaardigd volgens de werkwijze. |
| NL8403111 | 1984-10-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8403111A true NL8403111A (nl) | 1986-05-01 |
Family
ID=19844601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8403111A NL8403111A (nl) | 1984-10-12 | 1984-10-12 | Werkwijze ter vervaardiging van een bipolaire transistor met emitterserieweerstanden, en transistor vervaardigd volgens de werkwijze. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4762804A (nl) |
| EP (1) | EP0182400B1 (nl) |
| JP (1) | JPH0620069B2 (nl) |
| DE (1) | DE3572262D1 (nl) |
| NL (1) | NL8403111A (nl) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0262048A (ja) * | 1988-08-27 | 1990-03-01 | Fuji Electric Co Ltd | トランジスタ |
| DE69322226T2 (de) * | 1992-10-08 | 1999-05-20 | Stmicroelectronics, Inc., Carrollton, Tex. | Integriertes Dünnschichtverfahren zur Erlangung von hohen Ballastwerten für Überlagerungsstrukturen |
| US6064109A (en) * | 1992-10-08 | 2000-05-16 | Sgs-Thomson Microelectronics, Inc. | Ballast resistance for producing varied emitter current flow along the emitter's injecting edge |
| US5684326A (en) * | 1995-02-24 | 1997-11-04 | Telefonaktiebolaget L.M. Ericsson | Emitter ballast bypass for radio frequency power transistors |
| RU2107972C1 (ru) * | 1996-04-12 | 1998-03-27 | Валерий Викторович Асессоров | Способ изготовления биполярных планарных n-p-n-транзисторов |
| JP4949650B2 (ja) * | 2005-07-13 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL164703C (nl) * | 1968-06-21 | 1981-01-15 | Philips Nv | Halfgeleiderinrichting, voorzien van een contact met ten minste twee gedeelten en een voor deze gedeelten gemeenschappelijk gedeelte, waarbij in elk der ver- bindingswegen tussen de gedeelten en het gemeenschappe- lijke gedeelte een serieweerstand is opgenomen. |
| US3896475A (en) * | 1972-01-28 | 1975-07-22 | Philips Corp | Semiconductor device comprising resistance region having portions lateral to conductors |
| JPS5846863B2 (ja) * | 1977-08-25 | 1983-10-19 | 松下電器産業株式会社 | 半導体集積回路装置 |
| JPS5459074A (en) * | 1977-10-20 | 1979-05-12 | Toshiba Corp | Semiconductor device |
| US4253107A (en) * | 1978-10-06 | 1981-02-24 | Sprague Electric Company | Integrated circuit with ion implanted hall-cell |
| JPS55138267A (en) * | 1979-04-12 | 1980-10-28 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor integrated circuit containing resistance element |
| JPS55140260A (en) * | 1979-04-16 | 1980-11-01 | Fujitsu Ltd | Semiconductor device |
| JPS5852347B2 (ja) * | 1980-02-04 | 1983-11-22 | 株式会社日立製作所 | 高耐圧半導体装置 |
| EP0062725B1 (de) * | 1981-04-14 | 1984-09-12 | Deutsche ITT Industries GmbH | Verfahren zum Herstellen eines integrierten Planartransistors |
| US4566176A (en) * | 1984-05-23 | 1986-01-28 | U.S. Philips Corporation | Method of manufacturing transistors |
| US4654687A (en) * | 1985-03-28 | 1987-03-31 | Francois Hebert | High frequency bipolar transistor structures |
-
1984
- 1984-10-12 NL NL8403111A patent/NL8403111A/nl not_active Application Discontinuation
-
1985
- 1985-10-09 DE DE8585201640T patent/DE3572262D1/de not_active Expired
- 1985-10-09 EP EP85201640A patent/EP0182400B1/en not_active Expired
- 1985-10-09 JP JP60223857A patent/JPH0620069B2/ja not_active Expired - Lifetime
-
1987
- 1987-01-23 US US07/008,111 patent/US4762804A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0182400B1 (en) | 1989-08-09 |
| JPH0620069B2 (ja) | 1994-03-16 |
| EP0182400A1 (en) | 1986-05-28 |
| DE3572262D1 (en) | 1989-09-14 |
| JPS6195565A (ja) | 1986-05-14 |
| US4762804A (en) | 1988-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0691034B1 (en) | Bipolar transistor structure using ballast resistor | |
| JPS5939906B2 (ja) | 半導体装置の製造方法 | |
| NL8003612A (nl) | Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd door toepassing van deze werkwijze. | |
| US4639757A (en) | Power transistor structure having an emitter ballast resistance | |
| EP0196122B1 (en) | Bipolar semiconductor devices with implanted recombination region and their manufacture | |
| US4343080A (en) | Method of producing a semiconductor device | |
| JPS6042626B2 (ja) | 半導体装置の製造方法 | |
| NL8600770A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. | |
| NL8403111A (nl) | Werkwijze ter vervaardiging van een bipolaire transistor met emitterserieweerstanden, en transistor vervaardigd volgens de werkwijze. | |
| US5801065A (en) | Structure and fabrication of semiconductor device having merged resistive/capacitive plate and/or surface layer that provides ESD protection | |
| NL8104862A (nl) | Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan. | |
| NL8302383A (nl) | Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze. | |
| US4566176A (en) | Method of manufacturing transistors | |
| NL8303441A (nl) | Geintegreerde schakeling met komplementaire veldeffekttransistors. | |
| US5227316A (en) | Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size | |
| JP3454076B2 (ja) | 炭化けい素半導体装置 | |
| US5098862A (en) | Method of making ohmic electrical contact to a matrix of semiconductor material | |
| US4809055A (en) | Semiconductor device having an electrode and a method of manufacturing the same | |
| JPH077012A (ja) | 絶縁基盤上に設けられた半導体材料の層中に形成されるバイポーラトランジスタを持つ半導体装置 | |
| EP0592157B1 (en) | Integrated thin film approach to achieve high ballast levels for overlay structures | |
| NL8600769A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. | |
| US5061986A (en) | Self-aligned extended base contact for a bipolar transistor having reduced cell size and improved electrical characteristics | |
| KR0166069B1 (ko) | 반도체장치 | |
| WO1995005679A1 (en) | Bipolar transistors and method of making the same | |
| EP1429391A1 (en) | Insulated gate semiconductor device and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |