NL8004331A

NL8004331A - METHOD OF DISPLAYING LOGIC SIGNALS.

Info

Publication number: NL8004331A
Application number: NL8004331A
Authority: NL
Original assignee: Tektronix Inc
Priority date: 1979-08-07
Filing date: 1980-07-29
Publication date: 1981-02-10
Also published as: GB2066030A; FR2463456A1; NL187087C; DE3029839C2; NL187087B; CA1151329A; JPS5624579A; DE3029839A1; GB2066030B; JPS5827465B2; FR2463456B1

Description

* * - 1 -* * - 1 -

Methode voor het weergeven van logische signalen.Method for displaying logic signals.

De uitvinding heeft betrekking op een methode voor het weergeven van logische signalen voor een logisch signaalmeetapparaat, dat geheugenorganen bevat voor het opslaan van ingangs-logische signalen en weergeefmiddelen 5 voor het weergeven van een deel van de opgeslagen logische signalen, gekenmerkt door het tegelijk weergeven van een aanwijsinformatie voor het aanwijzen van de betrekking van het gekozen deel tot het geheel van de opgeslagen logische signalen.The invention relates to a method of displaying logic signals for a logic signal measuring device, which contains memory means for storing input logic signals and display means 5 for displaying part of the stored logic signals, characterized by simultaneously displaying an indication information for indicating the relationship of the selected part to the whole of the stored logic signals.

10 De recente vorderingen op het gebied der digitale technieken maken de meting van digitale signalen in toenemende mate even belangrijk als die van analoge signalen.10 Recent advances in digital techniques are making measurement of digital signals increasingly important as that of analog signals.

Logische signaalmeetapparaten of logische analysatoren zijn in het bijzonder geschikt om te worden aangepast aan 15 of te worden gehouden bij digitale uitrusting zoals digitale computers, bureaucomputers, computerterminals, digitale regeleenheden enz. Het vermogen van logische analysatoren voor het meten van logische signalen voor een trekkersignaal en voor het genereren van een trekkersignaal, wanneer 20 ingangs-logische signalen overeenkomen met een vastgesteld logisch patroon, zijn geschikt om een logisch niveau te meten alsook een tijdsrelatie van logische signalen in data en adreshoofdlijnen van een digitale uitrusting, die wordt onderzocht.Logical signal measuring devices or logic analyzers are particularly suitable for being adapted to or held by digital equipment such as digital computers, desktop computers, computer terminals, digital control units, etc. The ability of logic analyzers to measure logic signals for a trigger signal and for generating a trigger signal, when 20 input logic signals correspond to an established logic pattern, are capable of measuring a logic level as well as a time relationship of logic signals in data and address main lines of a digital equipment under investigation.

25 Logische analysatoren zijn ontworpen voor het opslaan van een aantal logische signalen in geheugenorganen zoals IC-geheugens, alvorens dergelijke opgeslagen logische signalen weer te geven op geschikte weergeeforganen zoals een kathodestraalbuis. Onder andere geschikte modi bezitten 30 logische analysatoren een paralleltijdsregelingmodus voor het weergeven van de opgeslagen logische signalen in een tijd-geregeld schema. De geheugencapaciteit van logische analysatoren kan betrekkelijk gemakkelijk worden uitgebreid voor het verkrijgen van een groter aantal logische signalen, 35 maar een begrensd weergeefgebied van het weergeeforgaan vermindert de resolutie, wanneer het geheel van opgeslagen 800 4 3 31 * - 2 -ï data in êên keer wordt weergegeven, waardoor het aantal logische signalen, dat kan worden weergegeven in het tijdsschema beperkt is. Dë geheugencapaciteit van gebruikelijke logische analysatoren hangt af van het beschikbare 5 weergeefgebied van het weergeeforgaan en de vereiste resolutie. Met andere woorden: een nadeel van gebruikelijke logische analysatoren is het ontbreken van de mogelijkheid om grote bits van ingangs-logische signalen op te slaan, teneinde deze weer te geven in een tijdsschema.Logic analyzers are designed to store a number of logic signals in memory devices such as IC memories before displaying such stored logic signals on suitable displays such as a cathode ray tube. Among other suitable modes, 30 logic analyzers have a parallel timing mode for displaying the stored logic signals in a time-controlled schedule. The memory capacity of logic analyzers can be expanded relatively easily to obtain a larger number of logic signals, but a limited display area of the display decreases the resolution when the entirety of stored 800 4 3 31 * -2 data is stored at one time. is displayed, which limits the number of logic signals that can be displayed in the time schedule. The memory capacity of conventional logic analyzers depends on the available display area of the display and the required resolution. In other words, a drawback of conventional logic analyzers is the lack of the ability to store large bits of input logic signals in order to display them in a time schedule.

10 De waarneming in detail van een deel van de opgeslagen logische signalen geschiedt door de weergeeftijd-basis uit te rekken. Er bestaan twee wijzen van aanpak voor het uitrekken van de tijdbasis: een is het verhogen van de versterking van de horizontale versterker onder 15 het regelen van het gelijkstroomniveau voor het selecteren van het te vergroten deel als een oscilloscoop, terwijl de andere er uit bestaat de weergeefklokfrequentie te variëren bij het besturen van het adressignaal van het geheugenorgaan voor het selecteren van de vergrotings-20 locatie. Deze laatste techniek is handiger dan de eerste, omdat de vergrotingsfaktor en de vergrotingslokatie digitaal kunnen worden bestuurd. In toevoeging kan de betrekking tussen de vergrote en niet-vergrote delen, alsook de betrekking tussen het vergrote gedeelte en het 25 trekkerpunt op geschikte wijze worden weergegeven door digitale middelen. Sommige gebruikelijke oscilloscopen hebben een weergeefmodus voor het weergeven van een geselecteerde gedeeltelijke golfvorm, die met hogere intensiteit dan de rest van de golfvorm wordt vergroot alvorens 30 de vergrote golfvorm wordt weergegeven, maar het is niet mogelijk om zowel de vergrote als niet-vergrote golfvormen simultaan weer te geven. Hoewel sommige oscilloscopen een alternatieve modus hebben, in staat om elk van deze golfvormen weer te geven, kan deze techniek niet worden 35 toegepast op logische analysatoren, die een groot aantal ingangskanalen en een beperkt weergeefgebied hebben.The detailed observation of part of the stored logic signals is done by stretching the display age base. There are two approaches to stretching the time base: one is to increase the gain of the horizontal amplifier while controlling the DC level for selecting the portion to be enlarged as an oscilloscope, while the other consists of display clock frequency when controlling the address signal of the memory device to select the magnification location. The latter technique is more convenient than the former, because the magnification factor and magnification location can be controlled digitally. In addition, the relationship between the enlarged and non-enlarged parts, as well as the relationship between the enlarged part and the trigger point, can be suitably displayed by digital means. Some conventional oscilloscopes have a display mode for displaying a selected partial waveform, which is enlarged with higher intensity than the rest of the waveform before displaying the enlarged waveform, but it is not possible to simultaneously display both the enlarged and non-enlarged waveforms display. Although some oscilloscopes have an alternative mode capable of displaying each of these waveforms, this technique cannot be applied to logic analyzers, which have a large number of input channels and a limited display area.

Er zij op gewezen, dat gebruikelijke oscilloscopen gewoonlijk twee ingangskanalen bezitten, terwijl logische analysatoren 8, 16, 32 of meer ingangskanalen hebben.It should be noted that conventional oscilloscopes usually have two input channels, while logic analyzers have 8, 16, 32 or more input channels.

40 Verder is er geen digitale informatie, die de vergrotings- 8 0 0 4 3 31 Λ * - 3 - faktor en de vergrotingsplaats representeert, beschikbaar bij een vergrotingsmethode, waarbij de versterking van de horizontale versterker wordt bestuurd. Gebruikelijke oscilloscopen geven het ingangssignaal slechts na een 5 trekkerpunt weer, waardoor er geen behoefte is voor het aanwijzen van de relatie tussen het te vergroten ingangsdeel en het trekkerpunt.40 Furthermore, no digital information representing the magnification 8 0 0 4 3 31 Λ * - 3 factor and the magnification location is available with a magnification method controlling the gain of the horizontal amplifier. Conventional oscilloscopes display the input signal only after a trigger point, eliminating the need to indicate the relationship between the input portion to be enlarged and the trigger point.

Sommige gebruikelijke logische analysatoren gebruiken een markeur in de niet-vergrote modus voor het 10 aangeven van het startpunt van het deel van het ingangssignaal, dat moet worden vergroot. Een groot aantal ingangskanalen maakt het onmogelijk om simultaan de vergrote partiële ingang, alsook de positionele relatie van de ingang voor en na de vergroting weer te geven.Some conventional logic analyzers use an unmagnified mode marker to indicate the starting point of the portion of the input signal to be magnified. A large number of input channels make it impossible to simultaneously display the enlarged partial input, as well as the positional relationship of the input before and after the enlargement.

15 Het is daarom een doel van de uitvinding om een methode te verschaffen voor het weergeven van logische signalen voor een logisch-signaal meetapparaat, waarin ëên deel van de logische signalen, opgeslagen in een geheugenorgaan, wordt weergegeven op vergrote schaal, 20 terwijl tegelijk de aanwijsinformatie wordt weergegeven voor het aanwijzen van de relatie van het vergrote deel ten opzichte van het geheel der logische signalen.It is therefore an object of the invention to provide a method for displaying logical signals for a logical signal measuring device, in which one part of the logical signals stored in a memory device is shown on an enlarged scale, while at the same time clue information is displayed to indicate the relationship of the enlarged portion to the entirety of the logic signals.

Het is een ander doel van de uitvinding om een methode te verschaffen voor het weergeven van logische 25 signalen voor een logisch-signaal meetapparaat, in staat om meer bits op te slaan dan gebruikelijke geheugenbits, die worden bepaald door het weergeefgebied en het oplossend vermogen (resolutie) van weergeeforganen.It is another object of the invention to provide a method of displaying logical signals for a logical signal measuring device capable of storing more bits than conventional memory bits, which are determined by the display area and the resolving power ( resolution) of displays.

Het is een verder doel van de uitvinding om een 30 methode te verschaffen voor het weergeven van logische signalen voor logisch-signaal meetapparaat voor het simultaan weergeven van de vergrote weergave en de aanwijs-informatie, die de relatie aangeeft van het signaal voor en na de vergroting.It is a further object of the invention to provide a method of displaying logic signals for logic signal measuring device for simultaneously displaying the enlarged display and the indication information indicating the relationship of the signal before and after the magnification.

35 De aanwijsinformatie, die wordt gebruikt bij de methode volgens de uitvinding, is een lineaire balk (of een aanwijsbalk) van een zekere lengte, die de totale geheugencapaciteit representeert van de geheugenorganen met een aanwijzing voor het aangeven, welk deel van de 40 logische signalen in de geheugenorganen feitelijk wordt 8004331 * - 4 - weergegeven. Er valt evenwel op te merken, dat de aanwijs-balk voldoende smal is om te worden weergegeven met een aantal logische signaalgolfvormen.The designation information used in the method according to the invention is a linear bar (or a designation bar) of a certain length, which represents the total memory capacity of the memory members with an indication for indicating which part of the 40 logic signals in the memory members actually 8004331 * - 4 - is displayed. It should be noted, however, that the pointing bar is sufficiently narrow to be displayed with a number of logic signal waveforms.

De uitvinding zal thans nader worden toegelicht 5 onder verwijzinq naar de tekeninq. In de tekeninq toont, resp. tonen: fiq. 1 een blokschema van een loaisch-siqnaal meetapparaat, waarbij de uitvinding wordt toegepast, fig. 2 t/m 8 voorbeelden van weergaven op de 10 weergeefeenheid uit fig. 1 voor het beschrijven van de uitvinding, en fig. 9 en 10 stroomschema's voor het beschrijven van de uitvinding.The invention will now be further elucidated with reference to the drawing. In the drawing, resp. show: fiq. 1 is a block diagram of a noise signal measuring apparatus employing the invention, FIGS. 2 through 8 show examples on the display unit of FIG. 1 for describing the invention, and FIGS. 9 and 10 show flow charts for the describing the invention.

In fig. 1 is een vereenvoudigd blokschema getoond 15 van een logische analysator, die bij de uitvinding te gebruiken is. In dit blokschema stelt 10 een datasonde voor, 12 een ingangsketen, 14 een snel geheugen, 16 een woord-herkenner (word recognizer WR), 18 een klokgenerator, 22 een toetsenpaneel, 24 een centrale verwerkingseenheid 20 (CPU), 26 een hoofdlijn, 28 een programmeerbare teller, 30 een CPU direkt toegankelijk geheugen (CPU RAM), 32 een onuitwisbaar geheugen (ROM), 34 een weergeef RAM, 36 een weergeefeenheid, 38 een weergeefformaatregelorgaan, en 40 een spanningsvoeding.Fig. 1 shows a simplified block diagram of a logic analyzer for use in the invention. In this block diagram, 10 represents a data probe, 12 an input chain, 14 a fast memory, 16 a word recognizer (word recognizer WR), 18 a clock generator, 22 a keypad, 24 a central processing unit 20 (CPU), 26 a main line, 28 a programmable counter, 30 a CPU direct access memory (CPU RAM), 32 an indelible memory (ROM), 34 a display RAM, 36 a display unit, 38 a display format controller, and 40 a voltage supply.

25 Datasonde 10 omvat acht actieve of passieve sondes, elk verbonden tussen een ingangsterminal voor acht kanalen (kanalen 0 t/m 8) en respectievelijke sonde-punt. De uitgang van datasonde 10 wordt aangelegd aan zowel het snelle geheugen 14, als de woordherkenner (WR 16) 30 via ingangsketen 12. WR 16 ontvangt logische signalen van terminal 20 en tevens een terugstelsignaal van de tweerichtingshoofdlijn 26. De uitgang van WR 16 wordt aangelegd aan de programmeerbare teller 28, waarvan de uitgang vervolgens wordt aangelegd aan het snelle geheugen 35 14. Zoals in fig. 1 te zien is, zijn verbonden aan de hoofdlijn 26 het geheugen 14, de klokgenerator 18, de programmeerbare teller 28, de centrale verwerkingseenheid (CPU) 24, het toetsenpaneel 22, het onuitwisbare geheugen (ROM) 32, het CPU direkt toegankelijke geheugen (RAM) 30, 40 en weergeef RAM 34. De uitgang van weergeef RAM 34 wordt 80 0 4 3 31 - 5 - * aangelegd aan rasterweergeefeenheid 36 voor het weergeven daarvan via videoweergeefaandrijfketen 38. Hoewel dit niet is getoond in fig. 1, zijn de klokgenerator 18 en de spanningsvoeding 40 gekoppeld aan alle of sommige 5 van de bovengenoemde blokken.Data probe 10 includes eight active or passive probes, each connected between an eight-channel input terminal (channels 0 through 8) and respective probe tip. The output of data probe 10 is applied to both the fast memory 14 and the word recognizer (WR 16) 30 through input circuit 12. WR 16 receives logic signals from terminal 20 and also a bi-directional reset signal 26. The output of WR 16 is applied to the programmable counter 28, the output of which is then applied to the fast memory 35 14. As can be seen in Fig. 1, connected to the main line 26 are the memory 14, the clock generator 18, the programmable counter 28, the central processing unit (CPU) 24, the keypad 22, the indelible memory (ROM) 32, the CPU direct access memory (RAM) 30, 40 and display RAM 34. The output of display RAM 34 is applied 80 0 4 3 31 - 5 - * to raster display 36 for displaying it via video display driving circuit 38. Although not shown in Fig. 1, clock generator 18 and voltage supply 40 are coupled to all or some of the above blocks and.

In bedrijf schijnt een weergave, zoals getoond in fig. 2, op het weergeefscherm van weergeefeenheid 36, wanneer de hoofdschakelaar wordt aangedraaid. De weergave "PRL TIMING” in fig. 2 betekent een parallelle 10 tijdsregelingsweergeefmodus van parallelle logische ingangssignalen. De hier getoonde logische analysator omvat verder parallelle en serietoestandsmodi en een signatuurmodus."<HEX>” betekent de hexadecimale parameter-instelling uit de andere beschikbare, binaire, octale, 15 en decimale parameterinstellingen. "SMPL" betekent, dat de ingangs-logische signalen worden gemonsterd op de randen van het kloksignaal. In toevoeging aan de "SMPL" modus is er een "LATCH” modus, die identiek is aan de "SMPL" modus, uitgezonderd dat eventuele signaalovergangen 20 zoals nauwe ruispieken gedurende een kloksignaalinterval de volgende logische bit veranderen. "POST" betekent, dat logische signalen achter het trekkersignaal worden gekozen. Behalve de "POST" modus is ook de "PRE" modus voor bedrijf beschikbaar voor het selecteren van logische 25 signalen uitsluitend voor het trekkersignaal. "POS" betekent de positieve logische modus, maar de negatieve logische modus kan eveneens worden gekozen. "DATa[hJ= XX" bij de tweede lijn op het weergeefscherm in fig. 2 laat zien, dat de operateur in WR 16 op de plaats "XX" een 30 ingangs-logische signaalcombinatie (karakteristieke waarde) dient te zenden in hexadecimale vorm ( Jh^J betekent hexa-decimaal) om te worden gegeven aan datasonde 10. Voor het instellen van getallen in binaire, octale of decimale vorm, dient de weergave resp. B , [o] , of Q, te zijn.In operation, a display, as shown in Fig. 2, appears on the display screen of display unit 36 when the main switch is turned on. The display "PRL TIMING" in Fig. 2 means a parallel timing display mode of parallel logic input signals. The logic analyzer shown here further includes parallel and series state modes and a signature mode. "<HEX>" means the hexadecimal parameter setting from the other available, binary, octal, 15 and decimal parameter settings. "SMPL" means that the input logic signals are sampled on the edges of the clock signal. In addition to the "SMPL" mode, there is a "LATCH" mode, which is identical to the "SMPL" mode, except that any signal transitions such as narrow noise peaks during a clock signal interval change the next logical bit. "POST" means logical signals are selected behind the trigger signal In addition to the "POST" mode, the "PRE" mode for operation is also available for selecting logic signals for the trigger signal only. "POS" means the positive logic mode, but the negative logic mode may also be selected. "DATa [hJ = XX" at the second line on the display screen in FIG. 2 shows that the operator in WR 16 must send a 30 input logic signal combination (characteristic value) in position "XX". in hexadecimal form (Jh ^ J means hexa-decimal) to be given to data probe 10. To set numbers in binary, octal or decimal form, the display must be B, [o], or Q, respectively.

35 "DLY H = 0000" geeft aan, dat de operateur de programmeerbare teller 28 instelt op logische vertraging voor het instellen van een karakteristieke waarde op de plaats "0000" in hexadecimaal. "EXT = X" op de derde lijn van het weergeefscherm toont de logische-signaalcombinatie, 40 die möet worden aangelegd aan terminal 20, en de operateur 8004331 - 6 - stelt een hexadecimaal getal bij de plaats "X". "SMPL = 50 ns" geeft aan, dat de beraonsteringsperiode 50 ns is. De getallen 0 t/m 7 aan de linkerzijde van een aantal horizontale lijnen geven de kanaalnuimners.35 "DLY H = 0000" indicates that the operator sets the programmable counter 28 to logic delay to set a characteristic value at the position "0000" in hexadecimal. "EXT = X" on the third line of the display screen shows the logic signal combination 40 to be applied to terminal 20, and operator 8004331-6 - sets a hexadecimal number at the position "X". "SMPL = 50 ns" indicates that the sampling period is 50 ns. The numbers 0 to 7 on the left of a number of horizontal lines indicate the channel numbers.

5 De operateur bedient toetsenpaneel 22 voor het kiezen van noodzakelijke parameters. De CPU 24 verwerkt dan het signaal, dat binnenkomt van het toetsenbord 22 in overeenstemming met de instrukties opgeslagen in ROM 32, en draagt de parameterinformatie over aan de weergeef RAM 34. 10 De informatie, opgeslagen in weergeef RAM 34 wordt periodiek opnieuw opgeroepen (of herinnerd) om te worden weergegeven op weergeefeenheid 36 na omzetting in een televisiesignaal door videoweergeefaandrijfketen 38. Indien zij aangenomen, dat de operateur de volgende parameters laat binnenkomen: 15 de logische combinatie van WR 16 naar datasonde 10 is "3F", het signaal van de uitwendige terminal 20 wordt verwaarloosd (waardoor de weergave rechts van "EXT H " op "X" wordt gelaten), en de digitale vertraging en de bemonsteringsperiode zijn resp. "2A6F" en "5με". De weergave, 20 zoals getoond in fig. 3, zal nu tevoorschijn komen, wanneer de startknop van het toetsenbord 22 wordt ingedrukt.The operator operates keypad 22 to select necessary parameters. The CPU 24 then processes the signal entering from the keyboard 22 in accordance with the instructions stored in ROM 32, and transfers the parameter information to the display RAM 34. The information stored in display RAM 34 is periodically recalled (or remembered) to be displayed on display 36 after conversion to a television signal by video display driving circuit 38. If it is assumed that the operator allows the following parameters to be input: 15 the logic combination from WR 16 to data probe 10 is "3F", the signal from the external terminal 20 is neglected (leaving the display to the right of "EXT H" on "X"), and the digital delay and sampling period are resp. "2A6F" and "5με". The display, 20 as shown in Fig. 3, will now appear when the start button of the keyboard 22 is pressed.

Het logische niveau van het ingangssignaal, gedetecteerd door de datasonde 10, wordt geconverteerd tot een gewenst niveau zoals TTL (transistor transistor 25 logica), ECL (emittor coupled logic), enz. door ingangs- keten 12, die vergelijkingsorganen bevat voor het beoordelen van het daaraan gegeven logische ingangsniveau. Het qua golfvorm gevormde logische signaal van ingangsketen 12 wordt aangelegd aan het snelle geheugen 14 en WR 16.The logic level of the input signal, detected by the data probe 10, is converted to a desired level such as TTL (transistor transistor logic), ECL (emitter coupled logic), etc. by input circuit 12, which includes comparators for judging the logical input level given to it. The waveform-shaped logic signal from input circuit 12 is applied to the fast memory 14 and WR 16.

30 Geheugen 14 slaat de uitgang op van ingangsketen 12 synchroon met de klokpuls (die een periode heeft van 5 ais of een frequentie van 200 kH in deze speciale uitvoering) van klokoscillator 18. Wanneer het ingangssignaal overeenkomt met de logische combinatie "3F", ingesteld in WR 16, 35 wordt een eerste stuursignaal gegenereerd door WR 16, dat wordt aangelegd aan teller 28. Dit eerste stuursignaal initieerd teller 28 om de klokpulsen te tellen. De geheugencapaciteit per kanaal bedraagt 252 bits bij deze speciale uitvoering. De "POST" trekkermodus dient voor 40 het opslaan van 12 bits voorafgaand aan de trekkerpuls.30 Memory 14 stores the output of input circuit 12 synchronously with the clock pulse (which has a period of 5 ais or a frequency of 200 kH in this special embodiment) of clock oscillator 18. When the input signal corresponds to the logic combination "3F" set in WR 16, 35, a first control signal is generated by WR 16, which is applied to counter 28. This first control signal initiates counter 28 to count the clock pulses. The memory capacity per channel is 252 bits in this special version. The "POST" trigger mode serves for storing 12 bits prior to the trigger pulse.

8004331 - 7 -8004331 - 7 -

Aldus telt teller 28 2A6F (equivalent aan 10863 in decimaal) + (252 - 12) (beide decimaal) alvorens een tweede stuursignaal voort te brengen, dat wordt aangelegd aan geheugen 14.Thus, counter 28 counts 2A6F (equivalent to 10863 in decimal) + (252 - 12) (both decimal) before producing a second control signal applied to memory 14.

Indien de "PRE" trekkermodus zou zijn gekozen, worden 12 bits 5 achter het trekkersignaal ook opgeslagen, en teller 28 telt "2A6F" - 12 (decimaal), alvorens het eerdergenoemde tweede stuursignaal voort te brengen. De digitale vertragings-tijd in dit speciale voorbeeld bedraagt 5 ps x 2A6F = 53,15 ms in decimaal. Zowel WR 16 als de programmeerbare teller 28 10 worden bestuurd door het toetsenpaneel 22 door middel van CPU 24 en hoofdlijn 26. Bij ontvangst van het tweede stuursignaal stopt geheugen 14 de ingangs-logische signalen op te slaan. Dit betekent, dat geheugen 14 alleen logische signalen opslaat voor het optreden van het tweede stuursignaal. De 15 data, opgeslagen in geheugen 14, wordt overgedragen naar CPU RAM 30. Zoals eerder opgemerkt, maken de resolutie en weergeef-gebiedbeperkingen van rasterweergeefeenheid 36 het slechts mogelijk om 168 bits weer te geven ongeacht de geheugencapaciteit van 252 bits per kanaal. Dit betekent, dat slechts 20 een fraktie van de opgeslagen data kan worden weergegeven op rasterweergeefeenheid 36 (zie fig. 4) .If the "PRE" trigger mode were selected, 12 bits 5 after the trigger signal are also stored, and counter 28 counts "2A6F" - 12 (decimal) before producing the aforementioned second control signal. The digital delay time in this special example is 5 ps x 2A6F = 53.15 ms in decimal. Both WR 16 and the programmable counter 28 10 are controlled by the keypad 22 by means of CPU 24 and main line 26. Upon receipt of the second control signal, memory 14 stops storing the input logic signals. This means that memory 14 only stores logic signals for the occurrence of the second control signal. The data stored in memory 14 is transferred to CPU RAM 30. As noted earlier, the resolution and display area limitations of raster display 36 only allow 168 bits to be displayed regardless of the memory capacity of 252 bits per channel. This means that only a fraction of the stored data can be displayed on raster display 36 (see Fig. 4).

Hierdoor ontstaat de noodzaak om de weergegeven data te identificeren met betrekking tot het geheel der opgeslagen data, dat correspondeert met de geheugencapaciteit. 25 Een druk van een vensterknop in het toetsenpaneel 22 doet "WDO" weergeven, dat de venstermodus representeert, 168 bits van de ingangsdata en een aanwijsbalk. De gehele lengte van de aanwijsbalk representeert de maximale geheugencapaciteit, terwijl de witte zone, de blanke zone en "O" resp. het 30 weergeefdeel, het niet weergegeven deel van de opgeslagen logische signalen, en het trekkerpunt betekenen. Deze informaties worden verwerkt door CPU 24 bij ontvangst van instrukties daarvan.This creates the need to identify the displayed data with respect to all of the stored data corresponding to the memory capacity. Pressing a window button in the keypad 22 causes "WDO" to represent the window mode, 168 bits of the input data and a pointer bar. The entire length of the pointer bar represents the maximum memory capacity, while the white zone, the blank zone and "O" respectively. mean the display part, the non-displayed part of the stored logic signals, and the trigger point. This information is processed by CPU 24 upon receipt of instructions therefrom.

Indien de vensterknop opnieuw wordt ingedrukt, 35 wordt de tijdbasis van de weergave uitgerekt, zoals getoond in fig. 6. De vergrotingsfaktor bedraagt 168/84 = 2. In dit geval wordt elke bit van de data, opgeslagen in CPU RAM 30 overgedragen aan weergeef RAM 34 bij elke twee klokpulsen, waardoor de inhoud van weergeef RAM 34 wordt gemodificeerd.If the window button is pressed again, 35 the time base of the display is stretched, as shown in Fig. 6. The magnification factor is 168/84 = 2. In this case, each bit of the data stored in CPU RAM 30 is transferred to display. RAM 34 with every two clock pulses, thereby modifying the content of display RAM 34.

40 Zoals getoond in fig. 7 zal een andere druk van de vensterknop 800 43 31 r - 8 - de weergeefgolfvorm vergroten met een faktor 4 ten opzichte van fig. 5. Elke bit van de data, opgeslagen in CPU RAM 30 wordt overgedragen aan weergeef RAM 34 bij elke vier klok-pulsen. Een positiebesturing in toetsenpaneel 22 bestuurt 5 het weer te geven deel. Het positiebesturingssignaal van toetsenpaneel 22 wordt afgetast door CPU 24, welke het adres selecteert van CPU RAM 30 in reaktie op het positiebesturingssignaal, wanneer de data in CPU RAM 30 wordt overgedragen aan weergeef RAM 34. Fig. 8 laat zien hoe de 10 aanwijsinformatieweergave varieert, als de weergeefpositie wordt bestuurd. Daarbij zijn de fig. 8A en B getoond in de "POST" trekkermodus, terwijl de fig. 8C t/m G in de "PRE" trekkermodus zijn.40 As shown in Fig. 7, another pressure of the window button 800 43 31 r - 8 - increases the display waveform by a factor of 4 relative to Fig. 5. Each bit of the data stored in CPU RAM 30 is transferred to display RAM 34 with every four clock pulses. A position control in keypad 22 controls the part to be displayed. The position control signal from keypad 22 is sensed by CPU 24, which selects the address of CPU RAM 30 in response to the position control signal when the data in CPU RAM 30 is transferred to display RAM 34. FIG. 8 shows how the 10 indication information varies when the display position is controlled. In addition, FIGS. 8A and B are shown in the "POST" trigger mode, while FIGS. 8C through G are in the "PRE" trigger mode.

Fig. 9 is een stroomschema voor het toelichten 15 van de methode van weergave van de indicatorinformatie volgens de uitvinding. Wanneer de venstermodus is gekozen, verplaatst de weergeefindicator zich puntsgewijs naar het linkereinde van de aanwijsbalk in stap 50 en CPU 24 beoordeelt in stap 52, of de vergrotingsfaktor eenheid 20 bedraagt of niet. De aanwijsbalk is verdeeld in 21 onderscheiden sekties, die elk 12 byte bevatten. Met de eenheids-vergrotingsfaktor geeft de onvergrote modus 168 byte weer (168 bit x 8 kanalen = 12 bit x 14 sekties). CPU 24 telt 14 sekties in stap 54. Bij elke andere modus dan 25 de eenheidsvergrotingsfaktor beoordeelt CPU 24, of al dan niet de vergrotingsfaktor 2 is. Indien de vergrotingsfaktor op 2 beoordeeld is, worden 84 byte data (84 bit x 8 kanalen = 12 bit x 7 sekties) weergegeven, en telt CPU 24 7 sekties in stap 58. Indien de vergrotingsfaktor niet 2 bedraagt, 30 beoordeelt CPU 24 in stap 60, of de vergrotingsfaktor al dan niet 4 is. In het geval dat de vergrotingsfaktor 4 is, worden 42 byte data (42 bit x 8 kanalen = 12 bit x 4 sekties) weergegeven, terwijl CPU 4 sekties telt in stap 62. Indien de vergrotingsfaktor niet 4 is, leidt stap 64 35 het systeem er automatisch naar, dat de vergrotingsmodus in stap 62 wordt uitgevoerd, waardoor elke systeemfout wordt vermeden.Fig. 9 is a flow chart for explaining the method of displaying the indicator information according to the invention. When the window mode is selected, the display indicator moves pointwise to the left end of the pointing bar in step 50 and CPU 24 judges in step 52 whether the magnification factor is unit 20 or not. The pointer bar is divided into 21 distinct sections, each containing 12 bytes. With the unit magnification factor, the unmagnified mode displays 168 bytes (168 bit x 8 channels = 12 bit x 14 sections). CPU 24 counts 14 sections in step 54. In any mode other than 25, the unit magnification factor CPU 24 judges whether or not the magnification factor is 2. If the magnification factor is rated at 2, 84 byte data (84 bit x 8 channels = 12 bit x 7 sections) is displayed, and CPU 24 counts 7 sections in step 58. If the magnification factor is not 2, CPU 24 judges in step 60, whether or not the magnification factor is 4. In case the magnification factor is 4, 42 byte data (42 bit x 8 channels = 12 bit x 4 sections) is displayed, while CPU counts 4 sections in step 62. If the magnification factor is not 4, step 64 leads the system automatically indicates that the magnification mode is executed in step 62, thereby avoiding any system error.

De hierboven gegeven beschrijving laat zien, dat de weergeefpositie kan worden bestuurd door de positie-40 besturing in het toetsenpaneel 22. CPU 24 tast nu de 8004331 - 9 - weergeefpositie in stap 66, en de daarop volgende stap 68 trekt 12 af van de weergeefpositie. Stap 70 beoordeelt, of het resultaat positief of negatief is.The above description shows that the display position can be controlled by the position-40 controller in the keypad 22. CPU 24 now probes the 8004331-9 display position in step 66, and the subsequent step 68 subtracts 12 from the display position . Step 70 judges whether the result is positive or negative.

Een zwarte sektie ^ zal resulteren bij het 5 weergeefindicatorpunt in stap 72, indien dit positief is.A black section will result at the display indicator point in step 72 if positive.

Na het weergeven van de zwarte sektie gaat de weergeef-indicatorpunt naar de volgende sekties in stap 74, alvorens terug te keren tot stap 68. Indien echter de aftrekking in stap 70 negatief is, wordt stap 76 uitgevoerd om 12 op 10 te tellen bij het resultaat van de aftrekking. Een beoordeling wordt gemaakt in stap 78, of de optelling gelijk is aan 0 of niet. Indien deze 0 is, wordt een aantal witte sekties Q] weergegeven in stap 80. Het aantal witte sekties hangt uitsluitend af van de gekozen vergro-15 tingsfaktor, en bedraagt 14, 7 en 4 resp. voor de vergro-tingsfaktoren 1, 2 en 4. Na het weergeven van een aantal witte sekties wordt één zwarte sektie weergegeven in stap 22, en de weergeefindicatorpunt gaat naar de volgende sektie in stap 84. CPU 24 beoordeelt in stap 86, of de 20 weergave van de indicatie-informatie al dan niet is voltooid. De operatie keert terug naar stap 82, indien deze niet is voltooid, maar stopt, indien deze wel is voltooid.After displaying the black section, the display indicator point advances to the following sections in step 74, before returning to step 68. However, if the subtraction in step 70 is negative, step 76 is performed to count 12 out of 10 in the result of the subtraction. A judgment is made in step 78 whether the addition is equal to 0 or not. If it is 0, a number of white sections Q] is displayed in step 80. The number of white sections depends solely on the selected magnification factor, and is 14, 7 and 4, respectively. for the magnification factors 1, 2 and 4. After displaying a number of white sections, one black section is displayed in step 22, and the display indicator point goes to the next section in step 84. CPU 24 judges in step 86, whether the 20 display of the indication information is completed or not. The operation returns to step 82 if it is not completed, but stops if it is completed.

Terugkerende naar stap 78, zal een eerste zwart en witte sektie ]|f] met zwart aan de linkerhelft 25 en wit aan de rechterhelft worden weergegeven in stap 88, indien het resultaat van de optelling niet 0 is. De weergeefindicatorpunt gaat naar de volgende sektie in stap 90 en geeft een witte sectie QJ in stap 92 overeenkomstig aan stap 80. Vervolgens wordt een tweede zwart en 30 witte sektie T| met tegenovergestelde zwarte en witte relatie ten opzichte van de eerste zwarte en witte sektie weergegeven in stap 94. De weergeefindicatorpunt gaat naar de volgende sektie in stap 96 voor het uitvoeren van stap 86. De aanwijsbalk is daartoe verdeeld in 21 35 sekties, welke twee zwart en witte sekties omvatten in de stappen 88 en 94.Returning to step 78, a first black and white section] | f] with black on the left half and white on the right half will be displayed in step 88, if the result of the addition is not 0. The display indicator point goes to the next section in step 90 and gives a white section QJ in step 92 corresponding to step 80. Then, a second black and white section T | with opposite black and white relationship to the first black and white section shown in step 94. The display indicator point goes to the next section in step 96 to perform step 86. The pointer bar is therefore divided into 21 35 sections, which two black and include white sections in steps 88 and 94.

Fig. 10 toont een stroomschema voor het toelichten, hoe een trekkerpunt wordt weergegeven. Eerst detecteert CPU 24 het trekkerpunt in stap 98, teneinde in stap 100 40 te beoordelen, of de "POST" trekkermodus is gekozen.Fig. 10 shows a flow chart for explaining how a trigger point is displayed. First, CPU 24 detects the trigger point in step 98 in order to judge in step 100 40 whether the "POST" trigger mode is selected.

800 4 3 31 < - 10 -800 4 3 31 <- 10 -

De weergeefindicatorpunt beweegt in stap 102 naar het linkereinde in de "POST" trekkermodus, maar naar het rechtereinde in stap 106 in de "PRE" trekkermodus. Een trekkerpuntindicatiemerk "0" wordt weergegeven in stap 5 104 bij het trekkerpunt, waardoor de trekkerpuntweergave is voltooid.The display indicator point moves to the left end in "POST" trigger mode in step 102, but to the right end in step 106 in "PRE" trigger mode. A trigger point indicator mark "0" is displayed in step 5 104 at the trigger point, thereby completing the trigger point display.

Zoals in het bovenstaande beschreven, is de uitvinding bedoeld om een selecteerbaar deel weer te geven van de logische signalen, opgeslagen in het geheugen, 10 tegelijk met de relatieve positie van het gekozen deel in het geheel van de logische signalen. Een logische analysator, waarbij de uitvinding wordt toegepast, slaat logische signalen op, die de geheugencapaciteit, begrensd door het weergeefgebied en de resolutie van de weergeef-15 eenheid, overschrijden. Verder geeft de uitvinding de operateur middelen voor het op geschikte wijze identificeren van de relatieve positie van het te vergroten deel en de geheugencapaciteit.As described above, the invention is intended to display a selectable portion of the logic signals stored in the memory simultaneously with the relative position of the selected portion in all of the logic signals. A logic analyzer using the invention stores logic signals that exceed the memory capacity limited by the display area and the resolution of the display unit. Furthermore, the invention provides the operator with means for suitably identifying the relative position of the portion to be enlarged and the memory capacity.

Hoewel in het voorgaande één voorkeursuitvoerings-20 vorm is toegelicht en beschreven, zal het duidelijk zijn, dat er tal van modificaties kunnen geschieden zonder daardoor te treden buiten het kader van de uitvinding.While one preferred embodiment has been explained and described in the foregoing, it will be appreciated that numerous modifications may be made without departing from the scope of the invention.

- conclusies - 300 43 31- conclusions - 300 43 31

Claims

Method for displaying logical signals for a logical signal measuring device, characterized by: storing logical input signals in a memory device, displaying a selected part of the stored logical signals in a display device, and displaying an indication information simultaneously with the selected portion of the logic signals on the display, the indication information indicating the relationship of the selected portion to the stored logic signals.

2. Method as claimed in claim 1, characterized in that the indication information consists of an indication bar, which has a length which represents the memory capacity of the memory member or the entirety of the stored logic signals.

Method according to claim 2, characterized in that the pointer bar is modulated to indicate the selected part.

Method according to claim 1, characterized in that it further comprises selecting a part of the logic signals to be displayed from the stored logic signals. 25

Method according to claim 1 or 4, characterized in that it further comprises changing the magnification factor of the displayed logic signals by changing the memory capacity of the memory means for the logic signal to be displayed.

Method according to claim 5, characterized in that it further comprises indicating the capacity of the memory device for the logical signal to be displayed in figures. 800 4 3 31 ί - 12 -

A method according to claim 1, characterized in that it further comprises displaying trigger information simultaneously with the indicating information on the display. 300 4 3 31