MXPA04010140A - Ecualizador de retroalimentacion de decision. - Google Patents

Abstract

Un ecualizador de retroalimentacion por decision para procesar una senal de datos que proporciona salidas del ecualizador concurrentes (Z0k, Z1k) para los modos dirigidos por decision suave y dirigido por decision firme. La arquitectura conjunta de conformidad con la presente invencion toma ventaja del techo, aqui reconocido, que para cada representacion de bit de decision suave de simbolo de salida del ecualizador, un sub-grupo de esos bits corresponde a la representacion de decision firme. Como resultado, la invencion permite la salida concurrente de dos modos diferentes con esencialmente el mismo hardware como un ecualizador de salida.

Description

ECUALIZAPOR DE RETRQALIMENTACIÓN DE DECISIÓN REFERENCIA CRUZADA CON SOLICITUDES RELACIONADAS Se hace referencia a la Solicitud de Patente Provisional de Estados Unidos No. 60/372,970 titulada ARCHITECTURE FOR A DECISION FEEDBACK EQUALIZER (ARQUITECTURA PARA UN ECUALIZADOR DE RETROALI MENTACIÓN DE DECISIÓN) y presentada a nombre de los inventores Heo, Markman, Park y Gelfand el 16 de abril de 2002, y la cual reclama el beneficio de prioridad y cuya exposición se incorpora aquí como referencia.

CAMPO DE LA INVENCIÓN La presente invención se relaciona en general, con ecualizadores y más en particular a ecualizadores adaptables, que se pueden utilizar para compensar la transmisión de señal por medio de un canal que tiene características desconocidas y/o variantes de tiempo.

ANTECEDENTES DE LA INVENCIÓN En la norma de Advanced Televisión Systems Committee (ATSC) para una televisión de alta definición (HDTV) en los Estados Unidos, el ecualizador es un filtro adaptable que recibe una corriente de datos transmitida por una modulación de banda lateral vestigial (VSB), VSB que es el sistema de modulación de conformidad con la norma ATSC-HDTV, a una velocidad promedio igual a la velocidad de símbolo de aproximadamente 10.76 MHz. El ecualizador intenta retirar o reducir las distorsiones lineales provocadas principalmente por una propagación de trayectos múltiples, que es una característica típica del canal de transmisión terrestre. Consultar United States Advanced Televisión Systems Commíttee "ATSC, Digital Televisión Standard", 16 de septiembre de 1995. Los ecualizadores de retroalimentación de decisión (DFE) que se utilizan en la técnica de comunicaciones por lo general incluyen un filtro de retroalimentación delantera (FFF) y un filtro de retroalimentación (FBF), en donde el FBF se activa típicamente por decisiones en la salida del detector de señal y los coeficientes de filtro se pueden ajustar para adaptar las características deseadas para reducir los efectos de distorsión no deseados. Típicamente, la adaptación puede tomar lugar por la transmisión de una "secuencia de entrenamiento" durante un intervalo de sincronización en la señal o puede ser mediante un "algoritmo ciego" con el uso de técnicas de restauración de propiedad de la señal transmitida. Típicamente, el ecualizador tiene cierto número de tomas en cada uno de sus filtros, dependiendo de tales factores como la distribución de retardo de trayectos múltiples para ser ecualizada y en donde las separaciones "T" de toma por lo general, pero no siempre, están a la velocidad del símbolo. Un parámetro importante de tales filtros es la velocidad de convergencia, la cual se puede definir como el número de iteraciones requeridas para la convergencia a un ajuste óptimo del ecualizador. Para un análisis y explicación más detallados de tales ecualizadores, los algoritmos utilizados y sus aplicaciones en funciones de comunicación se hace referencia a la literatura técnica y los libros de texto como por ejemplo, "Digital Communications", por John G. Proakis segunda edición, McGraw-Hill, Nueva York, 1989; Wireless Communications'' por Theodore S. Rappaport, Prentice Hall PTR, Saddle River, Nueva Jersey, 1996; y "Principies of Data Transmission" por A.P. Clark, segunda edición, John Wiley & Sons, Nueva York, 1983.

BREVE DESCRIPCIÓN DE LA INVENCIÓN De conformidad con un aspecto de la invención, un ecualizador de retroaiimentacion de decisión para procesar una señal de datos proporciona salidas del ecualizador concurrentes para los modos dirigidos por decisión firme y el modo de dirigido por decisión no firme. La arquitectura conjunta de conformidad con la presente invención toma ventaja del hecho, aquí reconocido, que para cada representación de bits de decisión no firme de símbolo de salida del ecualizador, un sub-grupo de estos bits corresponde a la representación de decisión firme. Como resultado, la invención permite la salida concurrente de dos modos diferentes con esencialmente el mismo hardware como una ecualizador de salida. De conformidad con otro aspecto de la invención, un ecualizador de retroalimentación de decisión (DFE) para procesar una señal de datos exhibe los modos operativos dirigidos por decisión (dd) firme y suave para proporcionar las salidas firme dd y suave dd respectivas del ecualizador, en donde cada representación de bit de decisión suave de símbolo de salida del ecualizador concurrentemente incluye las representaciones de decisión suave y firme. De conformidad con otro aspecto de la invención, un ecualizador de retroalimentación de decisión (DFE), para procesar la señal de datos y para proporcionar señales de salida DFE, comprende un filtro de retroalimentación directa (FFF); un filtro de retroalimentación (FBF), un rebanador, el rebanador, el FFF y el FBF se acoplan mutuamente para formar la configuración del ecualizador de retroalimentación de decisión, la configuración del ecualizador exhibe los modos operativos dirigidos por decisión (dd) firme y suave. Las representaciones de bit de salida del DFE correspondientes a los modos operativos dd suave y firme se emiten en forma concurrente. De conformidad con otro aspecto de la invención, un método para la ecualización de retroalimentación por decisión para derivar más de una señal de datos de salida desde una señal de entrada de datos a ser procesada, el método comprende los pasos de: aplicar la señal de entrada de datos a ser procesada en un filtro de retroalimentación directa (FFF), acoplar el filtro de retroalimentación (FBF) y un rebanador al FFF para formar con el mismo una configuración del ecualizador de retroalimentación por decisión (DFE) que exhibe los modos operativos dirigidos por decisión (dd) firme y suave concurrentes y salidas; y acoplar una entrada del FBF con una salida del rebanador en el modo operativo dd firme y acoplar otra entrada del FBF a una de las señales de salida DFE en el modo operativo dd suave, de modo que la representación del bit para cada símbolo de salida en la salida DFE incluye como un subgrupo de la misma una representación del bit de la salida del rebanador.

BREVE DESCRIPCIÓN DE LOS DIBUJOS La invención será comprendida mejor a partir de la siguiente descripción detallada junto con los dibujos, en los cuales: La Figura 1 muestra un diagrama en bloque esquemático de una arquitectura de ecualizador de retroalimentación de decisión (DFE).

La Figura 2 muestra la velocidad de error de bit (BER) contra la relación de señal a ruido en dB para un ecualizador y un decodif icador Viterbi bajo un 3dB, 0.3 microsegundos de señal fantasma (µß) y ruido blanco Gaussiano aditivo (AWGN); y La Figura 3 muestra un diagrama en bloque de una arquitectura del ecualizador de retroalimentación de decisión firme/suave conjunta de conformidad con la presente invención.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN Un ecualizador de conformidad con la presente invención comprende un DFE (retroalimentación de decisión) separado por T (en donde T es el período de símbolo) con tres modos disponibles, entrenamiento, ciego y dirigido por decisión (dd). Antes de entrar a una descripción detallada de las modalidades preferidas de la presente invención, para una mejor comprensión de los principios de la presente invención y para definir los términos, será útil considerar primero un diagrama en bloque un tanto simplificado de una arquitectura de un ecualizador de retroalimentación de decisión (DFE) como se muestra en la Figura 1. La entrada del DFE se acopla con un filtro de retroalimentación directa 10 (FFF) cuya salida se acopla con una unidad 12 sumadora, la otra entrada de la unidad 12 sumadora se acopla con la salida del filtro de retroalimentación (FBF) 14. La salida de la unidad 12 sumadora se acopla con un rebanador 16, a una entrada del conmutador 18 de modo y a un detector 20 de cierre. La salida del detector 20 de cierre se acopla con una entrada de control del conmutador 18 de modo. La salida del rebanador 16 se acopla con otra entrada del conmutador 18 de modo y una salida del conmutador 18 de modo se acopla con una entrada del FBF 14. Otra salida del conmutador 18 de modo se acopla con las entradas de control de coeficiente del FFF 10 y la FBF 14. Las funciones del FFF 10, FBF 14 y el rebanador 16 son bien conocidas y constituyen las funciones básicas de filtrado y cuantificación , respectivamente. Consultar por ejemplo, el texto antes citado de Proakis. La información adicional sobre filtros y su implementación se puede encontrar en varios libros de texto como por ejemplo, "Digital Signal Processing", por John G. Proakis y Dimitris G. Manolakis, Prentice Hall, Nueva Jersey; 1996 e "Introduction to Digital Signal Processing", por Román Kuc, McGraw- Hill Book Company, Nueva York, 1988. El detector de cierre 20 es responsable de la función del detector de cierre del ecualizador. Actualiza la salida del detector de cierre al comparar la salida del ecualizador contra los niveles del rebanador con un umbral. Cuando la salida del ecualizador y los niveles del rebanador están dentro de la distancia del umbral, se detecta un cierre o convergencia. El conmutador 18 de modo selecciona la entrada del filtro FBF así como las señales de error y control para ser usadas en la adaptación del ecualizador, de conformidad con el modo del ecualizador seleccionado. También revisa la salida del detector de cierre. En la operación normal, el conmutador 18 de modo tiene una capacidad de conmutación automática, la cual depende de la salida del detector 20 de cierre del ecualizador. El conmutador 18 de modo interpreta los modos de entrenamiento y ciego como usados para propósitos únicamente de convergencia. Después de que el detector de cierre del ecualizador detecta la convergencia, el ecualizador se traslada al modo de decisión dirigida (dd). Cuando se pierde la convergencia, el ecualizador regresa al modo de entrenamiento o ciego. En la norma de Advanced Televisión Systems Committee (ATSC), se incluyó una secuencia de entrenamiento en la sincronización de campo para permitir la convergencia inicial del ecualizador. En el modo de entrenamiento, los coeficientes del ecualizador solamente se actualizan durante la sincronización de campo. Sin embargo, dos desventajas principales asociadas con su uso es que requieren antes de la detección correcta de la sincronización de campo y que la secuencia de entrenamiento está contenida en la sincronización de campo, que solamente ocurre aproximadamente cada 25 milisegundos (ms), posiblemente dando como resultado una convergencia lenta. Para los ambientes fantasma que hacen difícil detectar la sincronización de campo o con un componente dinámico, será de interés tener un ajuste inicial de los coeficientes de toma del ecualizador independiente de la secuencia de entrenamiento, que es auto-recuperada o ciega. Consultar por ejemplo, el texto antes citado de Proakis y el documento de D. N. Godard, "Self-Recovering Equalization and Carrier Tracking ¡n Two Dimensional Data Communication Systems ", IEEE Trans. On Commun., Vol. COM-28, pp. 1867-1875, noviembre de 1980. Además, debido a que funciona en cada símbolo de datos, el algoritmo ciego puede tener una convergencia más rápida. Como es típico el caso en el modo dd convencional, la entrada al FBF 14 es la salida del rebanador 16. De este modo, en el modo dd, el error de adaptación y la entrada para el filtro de retroalimentación son ayudadas por la presencia de un rebanador, y la adaptación del coeficiente toma lugar a través de la secuencia de datos. Este modo no cuenta con buena capacidad de convergencia, pero después de la convergencia, tiene ventajas sobre los otros dos modos. La ventaja del modo dd con respecto al modo ciego se puede atribuir a la presencia del rebanador, lo que da como resultado un mejor desempeño del MSE (error de media cuadrada) y de la BER (velocidad de error de bit) en la salida del ecualizador. Con respecto al modo de entrenamiento, el hecho de que dd actualiza su toma en cada símbolo, opuesto a los símbolos de entrenamiento solamente, permite una adaptación más rápida y capacidades de rastreo. Se debe reconocer que el uso de los modos dd y ciego como una ayuda o como medidas alternativas para el modo de entrenamiento son deseables debido a que, Inter. Alia, el modo de entrenamiento en la norma ATSC-HDTV tiene una convergencia lenta, así como capacidades deficientes de entrenamiento dinámico. Durante muchos años, el DFE ha sido un tema controversial en el área del diseño del receptor de comunicaciones. Mientras que el DFE cuenta con el potencial para ecualizar un canal lineal altamente dispersor a un bajo costo de complejidad, puede sufrir de una propagación de error, un mecanismo mediante el cual los cálculos del símbolo de fuente no corregido pueden provocar errores futuros de decisión que llevan posiblemente a ráfagas de error largas. Consultar por ejemplo, los documentos de P. Monsen, "Theoretical and Measured Performance of a DFE MODEM on a Fading Multipath Channel", IEEE Trans. on Commun, Vol. COM-25(10), pp. 1144.1153, octubre 1977. y por S.A. Afiltroekar y N.C. Beaulieu, "Upper Bounds to the Error Probability of Decisión Feedback Equalization", IEEE Trans. on Info. Theory, Vol. IT-39(1), pp. 145-156, enero de 1993, y el texto antes citado por A.P. Clark en la página 221.

De conformidad con un principio de la presente invención, un simulacro de un receptor ATSC incluye un ecualizador DFE para el canal terrestre HDTV con un fuerte trayecto múltiple y ruido blanco Gaussiano aditivo (AWGN) mostró que el desempeño del receptor se puede mejorar cuando el modo dirigido por decisión se reemplaza por un modo dirigido por decisión suave, por lo cual la entrada del filtro FBF es la salida del ecualizador, en lugar de la salida del rebanador. Como es conocido la técnica de comunicaciones, un demodulador, que incluye un cuantif icador, puede operar en el modo "firme" o "suave". Dicho brevemente, en el modo firme, la decisión de si se transmite un 1 o un cero está con base en la polaridad de la salida del demodulador y es irrevocable, mientras que en el modo suave, la amplitud de señal también se utiliza hasta el punto para mejorar el desempeño para tomar esta determinación. La información sobre los demoduladores de decisión suave y firme se puede encontrar en la literatura técnica como por ejemplo, "Telecommunications Transmission Handbook", cuarta edición por oger L. Freeman, John Wiley & Sons, Inc., Nueva York, 1998: pp. 340 et seq. La importancia de estos modos dentro del contexto de la presente invención será evidente a partir de la descripción que sigue. Como será descrito y explicado con mayor detalle más adelante mediante las modalidades ilustrativas, la presente invención comprende una arquitectura de ecualizador de retroalimentación de decisión (DFE) que permite que las salidas concurrentes del ecualizador para dos modos separados: el modo dirigido por decisión (dd) (firme) y el modo dirigido por decisión suave. La diferencia entre los modos dd firme y no firme se asocia con la entrada del filtro de retroalimentación del ecualizador que es la salida del rebanador (decisión firme) o la salida del ecualizador (decisión suave). La arquitectura conjunta toma ventaja del hecho, aquí reconocido, que para cada representación de bit de decisión suave de símbolo de salida del ecualizador, un sub-grupo de estos bits corresponde a la representación de decisión firme. Como resultado, esta arquitectura de conformidad con la presente invención permite la salida concurrente de dos modos diferentes con básicamente el mismo hardware que el ecualizador de salida. En el receptor ATSC-HDTV, cuando un canal terrestre presenta la transmisión de trayectos múltiples y con ruido blanco, en particular una combinación de un trayecto múltiple fuerte y una relación de señal a ruido baja (SNR), la propagación de error en el filtro de retroalimentación del ecualizador afecta el desempeño en la salida del decodif icador Viterbi de tal forma que el modo del ecualizador de conmutación automática (ciego/dd) presenta un peor desempeño que el modo ciego únicamente o un modo que llamará al modo del ecualizador de conmutación automática suave. En el modo de conmutación automática, el ecualizador está en el modo ciego antes de la convergencia (cierre) y se conmuta a un modo dd (firme) después de que se detecta la convergencia (cierre). Cuando se pierde la convergencia, se conmuta de regreso al modo ciego. El modo de conmutación automática suave es similar al modo de conmutación automática, excepto que el modo dd es un modo dd suave. En el modo dd suave, la entrada del filtro de retroalimentación es la salida del ecualizador, en lugar de la salida del rebanador. El decodificador Viterbi es un tipo conocido de un decodificador convolutivo que utiliza un algoritmo de decodificación con probabilidad máxima de trayecto. Una descripción detallada del decodificador Viterbi se puede encontrar en la literatura técnica por ejemplo, el antes mencionado "Telecommunications Transmission Handbook", cuarta edición, por Roger L. Freeman, John Wiley & Sons, Inc., Nueva York, 1998: pp. 348-354. Al diseñar la arquitectura del ecualizador que proporciona las salidas concurrentes para dos modos separados del dd suave y firme, el receptor puede tomar ventaja de los mismos y procesar estas salidas para decidir el modo que será el más apropiado para el mejor desempeño. La Figura 2 muestra las curvas de desempeño de BER contra SNR de un receptor HDTV en el canal AWGN más el canal de trayectos múltiples. El canal de trayectos múltiples para este ejemplo es un fantasma de 3dB, 3µ5, que es un fantasma relativamente fuerte. El desempeño se mide después del ecualizador así como después del decodificador Viterbi (VD). Las curvas mostradas en la Figura 2 son ilustrativas de los resultados de conformidad con los principios de la presente invención. Se muestran tres curvas para el ecualizador así como la salida del VD: Uno para el ecualizador en el modo ciego, otra para el ecualizador en el modo de conmutación automática y la tercera para el ecualizador en el modo de conmutación automático suave. En el modo de conmutación automática suave. A partir de la información indicada en la Figura 2 se puede llegar a las siguientes conclusiones: (a) El desempeño de salida del ecualizador bajo el modo automático es igual o mejor que bajo el modo ciego solamente o en el modo de conmutación automática suave. Para aumentar la SNR, el desempeño de conmutación automática se mejora mucho. (b) Sin embargo, el desempeño de la salida del VD no refleja el desempeño de salida del ecualizador, especialmente para la SNR media. Para esos valores de SNR, el desempeño de la salida del VD es peor bajo el modo de conmutación automática que en el modo ciego solamente o el modo de conmutación automática suave por hasta D1.5 dB. (c) Los simulacros adicionales también muestran que este problema se agrava para los fantasmas fuertes, aunque están presentan en una menor escala para fantasmas más débiles. Aquí se reconoce que por lo tanto es deseable detectar estas condiciones de propagación de error para el cual el modo dd estándar ofrece un desempeño general peor que en el modo dd suave, y conmuta los modos. Es de particular interés comparar el desempeño de ambos modos.

Otra conclusión importante que resulta de los trabajos de simulacros es que no existe una diferencia substancial en la convergencia de toma del ecualizador entre el modo de conmutación automática (ciego más dd) y el modo de conmutación automática suave (ciego más dd suave), ya que la convergencia se lleva a cabo en su mayoría en el modo ciego. De conformidad con esto, el factor principal en la diferencia de desempeño entre los modos de conmutación automática suave y firme corresponde a los datos del filtro FBF, ya sea la salida del rebanador o la salida del ecualizador. Al reconocer las ventajas anteriores, un objetivo de la presente invención es correr en forma concurrente los modos de conmutación automática suave y firme en el ecualizador, de modo que el ecualizador emita en forma concurrente sus salidas para ambos modos. Como resultado, permite que el receptor procese estas salidas en tiempo real y tome la opción adecuada, casi sin ningún incremento en la complejidad del ecualizador. De conformidad con esto, a continuación se encuentra una descripción detallada de una modalidad ejemplif ¡cativa de conformidad con los principios de la presente invención, la cual incorpora el diseño de la arquitectura del ecualizador de retroalimentación de decisión (DFE) que permite salidas concurrentes del ecualizador para los dos modos separados: dirigida por decisión (firme) y dirigida por decisión suave. La diferencia entre los modos dd suave y firme se asocia con la entrada del filtro de retroalimentación del ecualizador que es la salida del rebanador (decisión firme) o la salida del ecualizador (decisión suave). La arquitectura conjunta toma ventaja del hecho de que para cada símbolo de salida del ecualizador, un sub-grupo de su representación de bits corresponde a la representación de decisión firme asociada con la salida del rebanador. Como resultado, la arquitectura propuesta permite la salida concurrente de dos diferentes modos, básicamente con el mismo hardware que el ecualizador de una salida . La Figura 3 muestra un diagrama en bloque de la arquitectura del sistema dd conjunta. Para esta arquitectura, el detector de cierre y el conmutador de modo se pueden implementar como se describe para la arquitectura DFE convencional, descrita antes con relación al aparato mostrado en la Figura 1. De este modo, la Figura 3 solamente necesita dirigir los bloques del FFF, FBF y del rebanador. En la Figura 3, la entrada del DFE de conformidad con la presente invención se acopla con una entrada de señal hasta un filtro de retroalimentación directa (FFF) cuya salida se acopla con una primera entrada de una primera unidad 13 sumadora, la segunda entrada de la unidad 13 sumadora se acopla con la primera salida del filtro de retroalimentación 14 (FBF). La salida de la unidad 13 sumadora se acopla con una primera entrada de un multiplexor (MUX) 22 y con la primera entrada de una segunda unidad 15 sumadora. Una segunda entrada de la unidad 15 sumadora se acopla con una segunda salida del FBF 14, y la salida de la unidad 15 sumadora se acopla con una segunda entrada del MUX 22. La salida del MUX 22 se acopla con una entrada de señal substractora de una tercera unidad 24 sumadora y con la entrada de un rebanador 16. La salida del rebanador 16 se acopla con otra entrada de la unidad 24 sumadora y con una primera entrada del FBF 14 mediante una unidad 26 divisora. La salida de la unidad 24 sumadora se acopla con una segunda entrada de señal del FBF 14. Las señales de control y error de adaptación se aplican en las entradas de control del FFF 10 y del FBF 14, análogas a la arquitectura de la Figura 1, señales que se derivan de un modo de conmutación. En la arquitectura ejemplificativa presente, el modo de conmutación (no mostrado en la Figura 3) se puede conectar en una variedad de formas. Una forma sencilla es utilizar la salida del rebanador y Zk como entradas, así como la salida de cierre (detector de cierre no mostrado en la Figura 3). Las salidas del modo de conmutación entonces son lk y Ek para los modos de decisión ciego y dirigido por decisión, así como las señales de control y de error de adaptación como en la Figura 1. ¡k se asocia con el modo dirigido por decisión firme solamente, e y Ek con los modos ciego y dirigido por decisión (dd) suave. El modo de conmutación tiene una señal de error de adaptación, que es Ek bajo el modo dirigido por decisión y es una función diferente bajo el modo ciego, como será descrito más adelante. El detector de cierre puede monitorear a y ?? al mismo tiempo o puede monitorear solamente a Zk. La salida del detector de cierre selecciona los modos ciego o dd. El sistema empieza en el modo ciego y una vez que se detecta el cierre, se traslada al modo dirigido por decisión. Como se comprenderá, existen varias formas alternativas para llevar a cabo estas conexiones para llegar a las funciones apropiadas. Con respecto al FBF 14 en la Figura 3, la memoria o registro del filtro, que contiene los datos, se pueden considerar como dos grupos separados de memoria \k y Ek, pero en la práctica, se pueden agrupar juntas, en donde cada registro tiene "lkEk" en este orden, por ejemplo. Los coeficientes Ck de filtro son solamente un grupo adaptable. Sin embargo, en forma separada multiplican lk y Ek para crear ecuaciones (2) a continuación. La operación completa se puede considerar como un filtro con 2 salida de señal. Ambas operaciones en las ecuaciones (2) a continuación se van a la salida del modo dirigido por decisión suave y en el modo ciego. Sin embargo, solamente la ecuación (2) es necesaria para el modo dirigido por decisión firme. Durante la operación, para el sistema mostrado en la Figura 3, aplica la siguiente relación: Zk = Sk - Ek (1) en donde Zk es la entrada del rebanador, S es la salida del rebanador y Ek es el error del rebanador. Como ejemplo, para la representación de datos de 10 bits, los valores de Z0k, Z1k y Zk requieren 10 bits. Los niveles del rebanador pueden ser seleccionados para ser D32, ?96, D160, y D224. Se debe notar que los valores para Sk necesitan almacenarse con una representación de 4 bits. La unidad de división, en la modalidad presente ejemplificativa utiliza una operación de desplazamiento derecho de 5 bits, que corresponde a una división por 32. Por lo tanto, lk adopta el valor de D1, D3, ??, o ?7. Además, Ek se une por (-288, 287) en la condición del peor caso, lo que requiere 9 bits. La operación de filtrado del FBF se explica por las siguientes ecuaciones: (a) Uk = (CkT *lk) «5 (b) Vk = Cj*Ek (2) en donde Ck es el vector de coeficiente de toma FBF del ecualizador al tiempo , (.)T es la operación de transposición y lk y Ek son los vectores correspondientes de las variables lk y Ek. Por lo tanto, las salidas del ecualizador para tanto el modo dd (firme) como para el modo dd suave, son respectivamente: (a) Z0k = Uk + Yk (b) Zlk = Uk + Yk + Vk = Zok + V, (3) en donde lk y Vk satisfacen las ecuaciones (2), y Yk es la salida del bloque del filtro FFF. Se debe observar que bajo el modo ciego, la salida del ecualizador también satisface la ecuación (3b) ya que la entrada del filtro FBF bajo el modo ciego es la salida del ecualizador, y no la salida del rebanador. La salida apropiada del ecualizador para cada modo entonces se puede suministrar en etapas posteriores del receptor para mayor procesamiento. En el caso del modo dd, las salidas suave y firme se pueden suministrar en forma concurrente a las etapas posteriores del receptor para mayor procesamiento. La unidad 22 MUX toma una señal de entrada sel desde el modo de conmutación y selecciona si ?0? y Z¡k se envía al receptor. Esto se utiliza para diferenciar el modo ciego del modo dd. La señal sel puede ser la salida del detector de cierre usual. Cuando la salida del detector de cierre es 0, entonces no hay cierre, por lo tanto, el modo es ciego, y Zk = Ztk. Cuando la salida del detector de cierre es 1, entonces el ecualizador se cierra, el modo es dd y Zk = Zok- Como se muestra en las ecuaciones (3), para el modo dd suave, la salida del ecualizador es Z1K. La información adicional en la forma de un bit de control será necesaria en la señal sel para hacer la distinción entre el dd suave y el firme. Esta información se puede alimentar de regreso al ecualizador para el cual el modo dd es el mejor desempeño para un canal particular. Sin embargo, como será explicado más adelante, de conformidad con los principios de la presente invención, se selecciona para establecer la salida de la unidad 22 MUX (y la entrada del rebanador) para ambos modos dd como Zk = ZOK, lo cual resulta en un hardware simplificado y sin mayor diferencia en el desempeño. El filtrado y adaptación del modo ciego satisface la arquitectura previa descrita junto con el sistema mostrado en la Figura 1. Para este modo, la adaptación de error Erk se calcula de conformidad con el algoritmo Godard y no es Ek. Consultar el documento antes mencionado de Godard. De conformidad con ello, en la Figura 3, las entradas del error de adaptación y de la señal de control se muestran separadas, y se suministran por la unidad de conmutación de modo del ecualizador como en la Figura 1. El error Erk de adaptación es igual a Ek cuando está bajo el modo dd únicamente. Para la adaptación del coeficiente de toma del ecualizador, esta operación en el FBF se describe por: Ck+1 = Ck + *Erk *(lk«5) (4) para ambos modos dd, con la entrada sel en la unidad mux que es igual a 1. Para el modo ciego, es: Ck+1 = Ck + *Erk *((lk«5) + Ek) == C* +M*Erk*>Zk (5) Con la entrada sel en la unidad mux que es igual a 0. La adaptación del coeficiente de toma del ecualizador en el FFF se describe por: para todos los modos, en donde Ck es el vector de coeficiente de toma del ecualizador en el tiempo k y Xk es el vector de contenido de memoria F en el tiempo k. Como se podrá entender, la ecuación (4) no corresponde a la fórmula teórica de la adaptación para un caso dd suave, que sería la ecuación (5) ya que la entrada del filtro FBF es la salida del ecualizador. Sin embargo, con el fin de llevar a cabo ambas ecuaciones en forma concurrente para ambos modos dd, se necesitará básicamente duplicar el tamaño del FBF. Por fortuna, los simulacros han demostrado que no existe mayor diferencia en el desempeño en el modo dd suave cuando las ecuaciones (4) se aplican en lugar de la (5). Esto tiene que ver con el hecho de que la convergencia se lleva a cabo con el ecualizador en el modo ciego, y solamente se logra el rastreo por el modo dd. La Tabla 1 a continuación resume la arquitectura de la Figura 3 para diferentes modos del ecualizador. Tabla 1 En resumen, se ha expuesto una arquitectura de ecualizador de retroalimentación de decisión (DFE) la cual permite que las salidas del ecualizador para dos modos diferentes: el dirigido por decisión (firme) y el dirigido por decisión (dd) suave. La diferencia entre los modos dd suave y el firme está asociada con la entrada del filtro de retroalimentación del ecualizador que es la salida del rebanador (decisión firme) o la salida del ecualizador (decisión suave). La arquitectura conjunta toma ventaja del hecho de que para cada representación de bit de decisión suave del símbolo de salida del ecualizador, un sub-grupo de esos bits corresponde a la representación de decisión firme. Como resultado, esta arquitectura de conformidad con la presente invención permite la salida concurrente de dos diferentes modos con básicamente el mismo hardware como una salida del ecualizador. Mientras que la presente invención ha sido descrita por medio de las modalidades ejemplif ¡cativas, las personas experimentadas en la técnica podrán reconocer y entender que la invención puede sufrir cambios y sustituciones sin apartarse de la invención como se define en las reivindicaciones anexas. De este modo, por ejemplo, mientras la arquitectura del ecualizador de conformidad con la invención ha sido descrita por medio de las modalidades apropiadas para un ecualizador HDTV-ATSC, la invención se puede aplicar en cualquier ecualizador de usos generales con una arquitectura DFE. Además, la invención se puede implementar apropiadamente para usarse en un receptor digital, como una televisión o un receptor de datos, el cual incluye un ecualizador DFE. Además, aunque se describe en el contexto de un ecualizador separado por símbolos (separado en T, en donde T es el período del símbolo), la invención también se puede aplicar en ecualizador separados por fracciones, en donde T es menor que el período de símbolo. Los ecualizadores separados por fracciones se describen en los libros de texto como el antes mencionado "Digital Communications" por John G. Proakis, segunda edición, McGraw-Hill, Nueva York, 1989. También la entrada dirigida por decisión no firme para el FBF; aunque se describe como la salida del ecualizador puede ser una función de decisión no firme más compleja de la salida del ecualizador. También, se debe entender que el ecualizador de la Figura 3 puede incluir el modo de entrenamiento. El modo de operación de entrenamiento será exclusivo con respecto al modo ciego como en un DFE tradicional y no interferirá con los modos dirigidos por decisión.

Claims (33)

REIVINDICACIONES

1. Un ecualizador de retroalimentación de decisión (DFE) para procesar una señal de datos y exhibir los modos operativos dirigidos por decisión (dd) firme y suave concurrentes para proporcionar las salidas respectivas del ecualizador dd firme y dd suave, en donde cada representación de bit de decisión suave de símbolo de salida del ecualizador concurrentemente incluye tanto las representaciones de decisión suave y firme.

2. Un ecualizador de retroalimentación de decisión (DFE) para procesar una señal de datos y exhibir modos operativos dirigidos por decisión (dd) firme y suave concurrentes para proporcionar las salidas respectivas del ecualizador dd firme y dd suave, en donde para cada símbolo de salida del ecualizador, un sub-grupo de su representación de bit de salida de decisión suave corresponde a su representación de bit de decisión firme.

3. Un ecualizador de retroalimentación de decisión (DFE) para procesar una señal de datos y proporcionar las señales de salida DFE, el DFE está caracterizado porque comprende: un filtro de retroalimentación directa (FFF) (10); un filtro de retroalimentación (FBF) (14); un rebanador (16), el rebanador (16), el FFF (10), y el FBF (14) se acoplan mutuamente para formar una configuración del ecualizador de retroalimentación de decisión, la configuración del ecualizador exhibe los modos de operación dirigidos por decisión (dd) suave y firme concurrentes; y en donde las representaciones de bit de salida DFE que corresponden a los modos de operación dd suave y firme, se emiten en forma concurrente.

4. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 3, caracterizado porque incluye: un multiplexor controlable (MUX) (22) acoplado con la configuración del ecualizador para acoplar una seleccionada de las salidas del DFE con la entrada del rebanador (16), de conformidad con un valor de una entrada del selector para el MUX (22).

5. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 3, caracterizado porque la representación de bit para cada símbolo de salida en las salidas DFE incluye como un sub-grupo del mismo una representación del bit de la salida del rebanador.

6. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 5, caracterizado porque la representación del bit para cada símbolo de salida en las salidas DFE se asocia con la entrada del FBF (14) en el modo dd suave y en donde la representación del bit de la salida del rebanador (16) se asocia con la entrada del FBF (14) en el modo dd firme.

7. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 4, caracterizado porque incluye un detector (20) de cierre acoplado con las salidas concurrentes del DFE, para proporcionar una señal de cierre indicativa de una condición de convergencia del ecualizador de conformidad con el algoritmo de detección de convergencia del ecualizador.

8. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 3, caracterizado porque la configuración del ecualizador exhibe un modo de operación ciego seleccionable.

9. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 7, caracterizado porque la configuración del ecualizador exhibe un modo de operación ciego seleccionable; y el ecualizador incluye un conmutador (18) de modo que responde a la señal de cierre y se acopla con la salida del detector de cierre, la salida del MUX, y con el rebanador (16) para proporcionar las respectivas señales de control para controlar las características del modo operativo del FFF (10) y el FBF (14) y para seleccionar los modos operativos en respuesta a la señal de cierre.

10. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 9, caracterizado porque el conmutador (18) de modo comprende un detector (20) de cierre y proporciona señales de control al FFF (10) y al FBF (14) para provocar la selección de entre los modos de operación ciego y dd con base en las características de cierre de la señal de salida DFE.

11. Un ecualizador de retroalimentación de decisión (DFE) para procesar una señal de datos y proporcionar las señales de salida del DFE de conformidad con cualquiera del modo (dd) dirigido por decisión firme, un modo dd suave, un modo ciego, el DFE está caracterizado porque comprende: un filtro de retroalimentación directa (FFF) (10) que tiene una entrada de control, que tiene una entrada de error de adaptación, que tiene una entrada para recibir la señal de datos, y tiene una salida; un filtro de retroalimentación (FBF) (14) que tiene una entrada de control, tiene una entrada de error de adaptación, tiene primera y segunda entradas de datos, y tiene primera y segunda salidas; un multiplexor (MUX) (22) que tiene una entrada de control, tiene primera y segunda entradas y tiene una salida; una primera unidad (13) sumadora que tiene una primera entrada acoplada con la salida del FFF (10), tiene una segunda entrada acoplada con la primera salida del FBF (14), y tiene una salida acoplada con la primera entrada del MUX (22); una segunda unidad (15) sumadora que tiene una primera entrada acoplada con la salida de la primera unidad (13) sumadora, que tiene una segunda entrada acoplada con la segunda salida del FBF (14), y tiene una salida acoplada con la segunda entrada del MUX (22); un rebanador (16) que tiene una entrada acoplada con la salida del MUX (22) y tiene una salida; un detector (20) de cierre para monitorear una condición de convergencia del ecualizador y proporcionar una señal de cierre indicativa de una condición cerrada; un conmutador (18) de modo que tiene una entrada de control acoplada con la salida del detector de cierre, la primera entrada acoplada con la salida del MUX (22), una segunda entrada acoplada con la salida del rebanador (16) y dos salidas acopladas con las entradas del FBF (14); un conmutador (18) de modo que se acopla con la salida del rebanador (16) con la primera entrada del FBF (14); y un conmutador (18) de modo que además comprende una tercera unidad (24) sumadora que tiene una primera entrada acoplada con la salida del rebanador (16), tiene una segunda entrada acoplada con la salida del MUX (22), y tiene una salida acoplada con la segunda entrada del FBF (14).

12. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 11, caracterizado porque la salida del rebanador (16) se acopla con la primera entrada del FBF (14) por medio de una unidad (26) divisora.

13. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 12, caracterizado porque la unidad (26) divisora se divide por un número predeterminado.

14. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 13, caracterizado porque la unidad (26) divisora se divide en 32.

15. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 14, caracterizado porque la unidad (26) divisora se divide en 32 al llevar a cabo una operación de desplazamiento derecho de 5 bits.

16. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 11, caracterizado porque la entrada del detector (20) de cierre se acopla con por lo menos una de la primera y segunda salidas del DFE.

17. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 11, caracterizado porque la entrada de control del conmutador (18) de modo se acopla con la salida del detector (20) de cierre, por lo menos una de las entradas del MUX (22) y la salida del rebanador (16).

18. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 17, caracterizado porque el conmutador (18) de modo selecciona uno u otro modo dirigido por decisión (dd) firme, el modo dd suave y el modo ciego, dependiendo de la señal de cierre y las características de la señal.

19. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 11, caracterizado porque la representación de bit para cada símbolo de salida en las salidas DFE incluyen como un sub-grupo del mismo una representación de bit de la salida del rebanador.

20. El ecualizador de retroalimentación de decisión de conformidad con la reivindicación 11, caracterizado porque la representación de bit para cada símbolo de salida en las salidas DFE se asocia con la entrada del FBF (14) en el modo dd suave y en donde la representación de bit de la salida del rebanador se asocia con la entrada del FBF (14) en el modo dd firme.

21. Un ecualizador de retroalimentación por decisión (DFE) para procesar la señal de datos y proporcionar las señales de salida del DFE, el DFE está caracterizado porque comprende: un medio (10) para filtrar por retroalimentación directa la señal de datos; un medio (14) para filtrar por retroalimentación; un medio (16) para el rebanado de señal; y un medio para acoplar el medio (10) para el filtrado por retroalimentación directa, el medio (14) para filtrado por retroalimentación y el medio (16) para el rebanado de señal para formar una configuración del DFE que exhibe los modos operativos dirigidos por decisión (dd) suave y el firme concurrentes y salidas; y un medio para acoplar una entrada del medio del FBF (14) de filtrado por retroalimentación con una salida del medio (16) para el rebanado de señal en el modo operativo dd firme y acoplar otra entrada del medio para filtrado por retroalimentación directa con una de las señales de salida del DFE en el modo operativo dd suave, de tal modo que la representación de bit para cada símbolo de salida en la salida DFE incluye como un sub-grupo del mismo una representación de bit de la salida del rebanador.

22. El ecualizador de retroalimentación de decisión de conformidad con la reivindicación 21, caracterizado porque incluye un medio (22) para multiplexar señales entre los medios (10) para el filtrado de retroalimentación directa, el medio (14) para el filtrado de retroalimentación y el medio rebanador (16) para el rebanado de señal para así provocar que la configuración del DFE opere en un modo operativo ciego.

23. El ecualizador de retroalimentación de decisión de conformidad con la reivindicación 22, caracterizado porque incluye un medio (22) para multiplexar señales entre el medio (10) para el filtrado de retroalimentación directa, el medio (14) para el filtrado por retroalimentación, y el medio (16) rebanador para el rebanado de la señal, para así provocar que la configuración DFE opere en uno seleccionado de los modos operativos.

24. El ecualizador de retroalimentación de decisión de conformidad con la reivindicación 22, caracterizado porque incluye un medio (20) para monitorear el estado de convergencia de la configuración del DFE.

25. El ecualizador de retroalimentación de decisión de conformidad con la reivindicación 24, caracterizado porque incluye un medio (22) para multiplexar señales entre el medio (10) para el filtrado de retroalimentación directa, el medio (14) para el filtrado de retroalimentación, y el medio (16) rebanador para el rebanado de señal para así, provocar que la configuración del DFE opere en uno seleccionado de los modos operativos de conformidad con el estado de convergencia.

26. Un método para la ecualización de retroalimentación por decisión para derivar más de una señal de datos de salida desde una señal de entrada de datos a ser procesada, el método está caracterizado porque comprende los pasos de: aplicar la señal de entrada de datos a ser procesada en un filtro de retroalimentación directa (FFF) (10); acoplar el filtro de retroalimentación (FBF) (14) y el rebanador (16) en el FFF (10) para formar con el mismo una configuración del ecualizador de retroalimentación de decisión (DFE), la cual exhibe los modos operativos dirigidos por decisión (dd) suave y firme concurrentes y las salidas; y acoplar una entrada del FBF (14) con una salida del rebanador (16) en el modo operativo dd firme y acoplar otra entrada del FBF (14) a una de las señales de salida DFE en el modo operativo dd suave, de modo que la representación de bits para cada símbolo de salida en la salida del DFE incluye como un sub-grupo del mismo una representación del bit de la salida del rebanador (16).

27. El método para la ecualización de retroalimentación por decisión de conformidad con la reivindicación 26, caracterizado porque incluye el paso de multiplexar señales entre el FFF (10) y el FBF (14), y el rebanador (16) para provocar que la configuración del DFE opere en un modo operativo ciego.

28. El método para la ecualización de retroalimentación por decisión de conformidad con la reivindicación 27, caracterizado porque incluye el paso de multiplexar señales entre el FFF (10), el FBF (14) y el rebanador (16) para así provocar que la configuración del DFE opere en un modo operativo seleccionado.

29. El método para la ecualización de retroalimentación por decisión de conformidad con la reivindicación 27, caracterizado porque incluye el paso de monitorear el estado de convergencia de la configuración del DFE.

30. El método para la ecualización de retroalimentación por decisión de conformidad con la reivindicación 29, caracterizado porque incluye el paso de multiplexar señales entre el FFF (10), el FBF (14) y el rebanador (16) para así provocar que la configuración del DFE opere en uno seleccionado de los modos operativos de conformidad con el estado de convergencia.

31. Un ecualizador de retroalimentación por decisión (DFE) de conformidad con la reivindicación 11, caracterizado porque las salidas del DFE satisfacen las siguientes ecuaciones: Zlk = Uk + Yk + Vk = Z0k + Vk en donde Z0k es la salida en el modo dd firme, Zm es la salida en el modo dd y ciego y Yk es la salida del bloque del filtro FFF (10) y Uk y Vk satisfacen las siguientes ecuaciones: Uk = (C *lk) «5 Vk = CkT*Ek en donde Ck es el vector de coeficiente de toma FBF (14) del ecualizador al tiempo , (.)T es la operación de transposición y Tk y Ek son los vectores correspondientes de las variables lk y Ek, es la primera entrada del FBF (14) y Ek es la segunda entrada del FBF (14).

32. El ecualizador de retroalimentación por decisión de conformidad con la reivindicación 31, caracterizado porque la adaptación de toma del FBF(14) del ecualizador en el modo dirigido por decisión puede satisfacer una de las siguientes ecuaciones: Ck+1 = Ck + *Erk *(¡k«5) o Ck+1 = Ck + µ*?G?( *((lk«5) + Ek) == Ck +M*Erk*>Zk en donde Ck+1 es el vector del coeficiente de toma FBF (14) del ecualizador en el tiempo + 1, Ck es el vector del coeficiente de toma del ecualizador en el tiempo k, µ es el tamaño del paso de adaptación, <z<5 significa un desplazamiento izquierdo de 5 bits, o multiplicación por 32, Zk es la salida del MUX (22), lk y Ek son los vectores correspondientes de las variables lk y Ek, lk es la primera entrada del FBF (14), Ek es la segunda entrada del FBF (14) y Erk es el error de adaptación de toma de modo; y en donde la adaptación de toma FBF del ecualizador en el modo ciego satisface la segunda ecuación anterior.

33. El ecualizador de retroalimentación de decisión (DFE) de conformidad con la reivindicación 31, caracterizado porque la salida Zk de salida del selector del MUX (22) puede seleccionarse para ser una de Z0k y Z1k, cuando están en los modos dd suave y firme y es Z1k cuando está en el modo ciego.