MXPA99002654A - Receptor de televisión con amplificadores de frecuencia intermedia separados por banda lateral vestigial y señales de televisión digitales de amplitud modulada en cuadratura que son sincrodinizadas digitalmente - Google Patents

Abstract

Se describe un receptor de radio que incluye primeras y segundas cadenas de amplificadores de frecuencia intermedia que alimentan respectivamente primeras y segundas respuestas de frecuencia intermedia finales a una señal de televisión digital (DTV) seleccionada para su recepción;primeros y segundos convertidores análogo a digital para digitalizar las primeras y segundas respuestas de frecuencia intermedia finales;un circuito sincrodino de QAM para generar corrientes de muestras reales Ea imaginarias de códigos de símbolos de QAM intercalados mediante la sincrodinación de la primera respuesta de frecuencia intermedia final digitalizada a la banda base, a condición de que la señal de DTV seleccionada sea una señal de QAM;y un circuito sincrodino de VSB para generar una corriente de muestra real de códigos de símbolos de VSB intercalados mediante la sincrodinación de la segunda respuesta de frecuencia intermedia final digitalizada a la banda base, a condición de que la señal de DTV seleccionada sea una señal de VSB. Las primeras y segundas cadenas de amplificadores de frecuencia intermedia comparten por lo menos un oscilador local.

Description

RECEPTOR DE TELEVISIÓN CON AMPLIFICADORES DE FRECUENCIA INTERMEDIA SEPARADOS POR BANDA LATERAL VESTIGIAL Y SEÑALES DE TELEVISIÓN DIGITALES DE. AMPLITUD MODULADA EN CUADRATURA QUE SON SINTONIZADAS DIGITALMENTE Campo de^la invención La presente invención es concerniente con los receptores de radio que tienen la capacidad de recibir señales de televisión digital (DTV) , no importa si son transmitidas al utilizar modulación de amplitud en cuadratura (QAM) de la onda portadora principal o si son transmitidas al utilizar modulación de amplitud de banda lateral vestigial o residual (VSB) de la onda portadora principal.

Antecedentes de la invención Un estándar de televisión digital publicado el 16 de septiembre de 1995 por el comité de sistema de televisión avanzada (ATSC) especifica las señales de banda lateral vestigial o residual (VSB) para la transmisión de señales de televisión digital (DTV) en canales de televisión de ancho de banda de 6 MHz, tales como aquellas usadas actualmente en la difusión en el aire de las señales de televisión análogas del Comité del Sistema de Televisión Nacional (NTSC) en los Estados Unidos de Norteamérica. La señal de DTV de VSB está diseñada de tal manera que es probable de su espectro se intercale con el espectro de una señal de televisión análoga ref. 29796 de NTSC interférente de co-canal. Esto se hace al posicionar la portadora piloto y las frecuencias de banda lateral de amplitud modulada principales de la señal de DTV en múltiplos impares o nones de un cuarto de la velocidad de línea de barrido o exploración horizontal de la señal de televisión análoga de NTSC que cae entre lo múltiplos pares de un cuarto de la velocidad de línea de barrido o exploración horizontal de la señal de televisión análoga de NTSC, en los cuales múltiplos pares caerá la mayoría de la energía de los componentes de luminancia y crominancia de una señal de televisión análoga de NTSC interférente de co-canal. La portadora de video de una señal de televisión análoga de NTSC está desplazada 1.25 MHz de la frecuencia límite inferior del canal de televisión. La portadora de la señal de DTV está desplazada de tal portadora de video por 59.75 veces la velocidad de línea de barrido o exploración horizontal de la señal de televisión análoga de NTSC, para colocar la portadora de la señal de DTV aproximadamente 309,877.6 KHz de la frecuencia del límite inferior del canal de televisión. Así, la portadora de la señal de DTV está a aproximadamente 2,690122.4 Hz de la frecuencia media del canal de televisión. La velocidad exacta de transmisión de símbolos en el estándar de televisión digital es (684/286) veces la portadora de sonido de 4.5 MHz desplazada de la portadora de video en una señal de televisión análoga de NTSC. El número de símbolos por línea de barrido horizontal en una señal de televisión análoga de NTSC es 684 y 286 es el factor por el cual la velocidad de la línea de barrido o exploración horizontal, en una señal de televisión análoga de NTSC es multiplicada para obtener la portadora de sonido de 4.5 MHz desplazada de la portadora de video en una señal de televisión análoga de NTSC. La velocidad de transmisión de símbolos es de 10.762238 * 106 símbolos por segundo, que puede estar contenida en una señal de VSB que se extiende a 5.381119 MHz de la portadora de la señal de DTV. Esto es, la señal de VSB puede ser limitada a una banda que se extiende 5.690997 MHz de la frecuencia límite inferior del canal de televisión. El estándar de ATSC para la difusión terrestre de la señal de HDTV digital en los Estados Unidos de Norteamérica es capaz de permitir ya sea uno u otro de los dos formatos de televisión de alta definición (HDTV) con una relación de aspecto de 16:9. Un formato de HDTV utiliza 1920 muestras por línea de barrido y 1080 líneas de exploración horizontales activas por cuadro de 30 Hz con intercalación de campos de 2:1. El otro formato de HDTV utiliza 1280 muestras de luminancia por línea de barrido y 720 líneas de barrido exploradas progresivamente de la imagen de televisión por cuadro de 60 Hz. El estándar de ATSC también acomoda la transmisión de formatos de DTV diferentes a los formatos de HDTV, tales como la transmisión paralela de cuatro señales de televisión que tienen definición normal en comparación con una señal de televisión análoga de NTSC. La DTV transmitida mediante modulación de amplitud (o amplitud modulada) (AM) de banda lateral vestigial o residual (VSB) durante la difusión terrestre en los Estados Unidos de Norteamérica comprende una sucesión de campos de datos consecutivos en el tiempo, que contiene cada uno 313 segmentos de datos consecutivos en el tiempo. Hay 832 símbolos por segmento de datos. Así con la velocidad de transmisión de símbolos que es de 10.76 MHz, cada segmento de datos es de 77.3 microsegundos de duración. Cada segmento de datos comienza con un grupo de códigos de sincronización de línea de cuatro símbolos que tienen valores sucesivos de +S, -S, -S y +S . El valor +S está a un nivel menor de la excursión de datos positiva máxima y el valor -S está a un nivel mayor que la excursión de datos negativa máxima. La línea inicial de cada campo de datos incluye un grupo de códigos de sincronización de campo que codifica una señal de instrucción para procedimientos de compensación de canal y supresión de multitrayectoria. La señal de instrucción es una secuencia de ruido seudoaleatoria de 511 muestras (o "secuencia PN") seguidas por tres secuencias de PN de 63 muestras . La secuencia de PN de 63 muestras media es transmitida de acuerdo con una primera convención lógica en la primera línea de cada campo de datos de número impar y de acuerdo con una segunda convención lógica en la primera línea de cada campo de datos de número par, las primeras y segundas convenciones lógicas son complementarias entre sí. Las líneas subsecuentes de cada campo de datos contienen datos que han sido codificados por corrección de error directa de Reed-Solomon. En la difusión en el aire los datos codificados por corrección de error son luego codificados mediante codificación de Trellis al utilizar doce códigos de Trellis intercalados, cada uno de 2/3 del código de Trellis nominal con un bit sin codificar. Los resultados de la codificación de Trellis son analizados o separados en grupos de tres bits para su transmisión en el aire en una codificación de símbolos de constelación unidimensional de ocho niveles, la cual transmisión se realiza sin precodificación de símbolos separada del procedimiento de codificación de Trellis. La codificación de Trellis no es utilizada en la difusión por cable. Los datos codificados por corrección de error son analizados en grupos de cuatro bits para su transmisión como una codificación de símbolos de constelación unidimensional de 16 niveles, las cuales transmisiones se realizan sin precodificación. Las señales de VSB tienen su onda portadora natural, la cual variaría en amplitud dependiendo del porcentaje de modulación suprimida. La onda portadora natural es reemplazada por una onda portadora piloto de amplitud fija, la cual amplitud corresponde a un porcentaje prescrito de modulación. Esta onda portadora piloto de amplitud fija es generada al introducir un desplazamiento de componente directo al voltaje de modulación aplicado al modulador equilibrado que genera las bandas laterales de amplitud modulada que son alimentadas al filtro que suministra la señal de VSB como su respuesta. Si los ocho niveles de la codificación de símbolos de 4 bit tienen valores normalizados de -7, -5, -3, -1, +1, +3, +5 y +7 en la señal modulada portadora, la portadora piloto tiene un valor normalizado de 1.25. el valor normalizado de +S es +5 y el valor normalizado de -S es -5. Las señales de VSB que utilizan la codificación de símbolos de 8 niveles serán utilizadas en la difusión en el aire en los Estados Unidos de Norteamérica y las señales de VSB que utilizan codificación de símbolos de 16 niveles son propuestas en el estándar de ATSC para uso en los sistemas de difusión estrecha en el aire o en sistemas de difusión por cable. Sin embargo, la práctica estándar en tales sistemas es utilizar señales de amplitud modulada de cuadratura (QAM) de portadora suprimida en lugar de las señales de VSB. Esto presenta a los diseñadores del receptor de televisión el reto de diseñar receptores que sean capaces de recibir ya sea un tipo u otro de transmisión y de seleccionar automáticamente aparatos receptores apropiados para el tipo de transmisión que es actualmente recibida. El diseño de tales aparatos receptores con amplificadores de frecuencia intermedia (IF) utilizados en común para ambas señales de QAM y VSB han sido descritos por C.B. Patel y el inventor en su patente norteamericana No. 5,506,636 expedida el 9 de abril de 1996, intitulada HDTV SIGNAL RECEIVER WITH IMAGINARY-SAMPLE-PRESENCE DETECTOR FOR QAM/VSB MODE SELECTION e incorporada en la presente por referencia. Este tipo de receptor de DTV de QAM/VSB es también descrito por C.B. Patel y el inventor en la solicitud de patente norteamericana número de Serie 08/266,753, presentada el 28 de junio de 1994 e intitulada RADIO RECEIVER FOR RECEIVING BOTH VSB AND QAM DIGITAL HDTV SIGNALS, la patente norteamericana No. 5,715,012 expedida el 3 de febrero de 1998 e intitulada RADIO RECEIVERS FOR RECEIVING BOTH VSB AND QAM DIGITAL HDTV SIGNALS y la patente norteamericana número de serie 98/773,949 presentada el 26 de diciembre de 1996 e intitulada RADIO RECEIVERS FOR RECEIVING BOTH VSB AND QAM DIGITAL HDTV SIGNALS. Las patentes norteamericanas Nos. 5,506,636 y 5,715,012 y la solicitud de patente norteamericana No. de Serie 08/266,753 fueron escritas suponiendo que la frecuencia portadora de una señal de DTV de VSB sería 625 KHz mayor que la frecuencia de canal más baja, como se proponía anteriormente por un subco ité del Comité de Sistemas de Televisión Avanzada. Esta especificación supone que la frecuencia portadora de una señal de DTV de VSB es nominalmente 310 KHz mayor que la frecuencia de canal más baja, tal como se específica en el anexo A del estándar de televisión digital (Digital Televisión Standard) publicado el 16 de septiembre de 1995. En la solicitud de patente norteamericana número de serie 08/826,790, presentada el 24 de marzo de 1997 e intitulada DTV RECEIVER ITH FILTER IN I-F CIRCUITRY TO SUPPRESS FM SOUND CARRIER OF NTSC CO-CHANEL INTERFERING SIGNAL el inventor describe la deseabilidad de utilizar filtración de trampa para el sonido de NTSC en los amplificadores de frecuencia intermedia utilizados para las señales de DTV de VSB, con el fin de facilitar la supresión de la interferencia de co-canal de las señales de televisión análogas de NTSC. La filtración de trampa para el sonido de NTSC también se puede utilizar en los amplificadores de frecuencia intermedia utilizados para las señales de DTV de QAM, pero usualmente no se consideran necesarios. Es difícil proporcionar filtración de trampa para el sonido de NTSC sin alguna distorsión de fase en la banda de paso cercana a las frecuencias que el filtro de trampa suprime y así puede ser deseable evitar el uso de la filtración de trampa en los amplificadores de IF para las señales de QAM. También puede ser posible reducir la interferencia de co-canal de la portadora de video de NTSC y subportadora de color mediante filtración de trampa a aquellas frecuencias en los amplificadores de IF para la señal de VSB, sin introducir error inaceptable a la codificación de símbolos de VSB. Si tal filtración de trampa es factible, sería deseable evitar el uso de esta filtración de trampa en los amplificadores de IF para las señales de QAM. En el aparato de recepción que tiene amplificadores de IF utilizados para las señales de DTV de QAM y que tienen amplificadores de IF separados utilizados para las señales de DTV de VSB es preferible continuar el sincrodinación a la banda base en el régimen digital en lugar del régimen análogo. Esto es, la respuesta de la respuesta del amplificador de IF final para las señales de DTV de VSB es todavía de preferencia sincrodina a la banda base en el régimen digital como se describe por C.B. Patel y el inventor en su patente norteamericana No. 5,479,449 expedida el 26 de diciembre de 1995 e intitulada DIGITAL VSB DETECTOR WITH BANDPASS PHASE TRACKER, AS FOR INCLUSIÓN IN A HDTV RECEIVER; y la respuesta del amplificador de IF final para las señales de DTV de QAM es todavía de preferencia sincrodina a la banda base en el régimen digital, como se describe en la patente norteamericana No. 5,715,012. Estos procedimientos de sincrodinación son todavía de preferencia llevados a cabo al utilizar frecuencias intermedias finales que colocan las portadoras de las señales de QAM y VSB en submúltiplos de la velocidad de muestreo utilizada durante la digitalización de estas frecuencias, la cual velocidad de muestreo es de preferencia una armónica de la velocidad de transmisión de símbolos. Esto facilita el almacenamiento de descripciones digitales de las frecuencias intermedias finales en memoria digital, para uso en los procedimientos de sincrodinación digitales.

Breve descripción de la invención Un receptor de radio para recibir una señal de televisión digital seleccionada, sin consideración de si es una señal de televisión digital de amplitud modulada en cuadratura (QAM) o una señal de televisión digital de banda lateral residual o vestigial (VSB) toma la siguiente forma en la invención. Una primera cadena de amplificadores de frecuencia intermedia es conectada para alimentar una primera respuesta de frecuencia intermedia final a la señal de televisión digital seleccionada. Un primer convertidor análogo a digital es conectado para digitalizar la primera respuesta de frecuencia intermedia final para generar una primera respuesta de frecuencia intermedia final digitalizada. Un circuito de sincrodinación de QAM es conectado para generar corrientes de muestras reales e imaginarias de códigos de Símbolos de QAM intercalados al sincrodinar la primera respuesta de frecuencia intermedia final digitalizada a la banda base a condición de que sea una señal de QAM. Una segunda cadena de amplificador s de frecuencia intermedia es conectada para alimentar una segunda respuesta de frecuencia intermedia final a la señal de televisión digital seleccionada. Un segundo convertidor análogo a digital es conectado para digitalizar la segunda respuesta de frecuencia intermedia final para general una segunda respuesta de frecuencia intermedia final digitalizada. El sistema de circuitos de sincrodinación de VSB es conectado para generar una corriente de muestras real de códigos de símbolos de VSB intercalados mediante la sincrodinación de la segunda respuesta de frecuencia intermedia final digitalizada a la banda base a condición de que sea una señal de VSB. En ciertas modalidades preferidas de la invención la segunda cadena de amplificadores de frecuencia intermedia es construida de tal manera que la segunda respuesta de frecuencia intermedia final es más selectiva que la primera respuesta de frecuencia intermedia final, para excluir la respuesta sustancial a la mayor parte de la portadora de audio de la señal de televisión análoga de co-canal adjunta, si se obtiene tal señal de televisión análoga de co-canal.

Breve descripción de los dibujos Cada una de las figuras 1, 2, 3 y 4 es un diagrama esquemático por bloques de porciones del receptor de radio de un receptor de DTV construido de acuerdo con la invención. La figura 5 es un diagrama esquemático por bloques que muestra en mayor detalle, los circuitos utilizados en cada una de las figuras 1, 2, 3 y 4 para sincrodinar la señal de DTV de QAM a la banda base en el régimen digital. La figura 6 es un diagrama esquemático por bloques que muestra en mayor detalle los circuitos utilizados en cada una de las figuras 1, 2, 3 y 4 para sincrodinar la señal de DTV de VSB a la banda base en el régimen digital. La figura 7 es un diagrama esquemático por bloques detallado de los circuitos para proporcionar' el generador de reloj (o de sincronización) de muestra, las memorias de solo lectura (ROM) de tabla de consulta para alimentar descripciones digitales de las portadoras complejas utilizadas para la síncrodinación de las señales de QAM digitales y las señales de VSB digitales a las frecuencias de la señal de IF finales cada una a la banda base y los generadores de dirección para aquellas ROM, los cuales circuitos están incluidos en ciertos receptores de radio de señal de DTV de los tipos mostrados en las figuras 1, 2, 3 y 4. La figura 8 es un diagrama esquemático por bloques que muestra las porciones restantes de las porciones del receptor de radio de los receptores de DTV de los cuales se muestran en las figuras 1, 2, 3 y 4. La figura 9 es una tabla de frecuencias de diseño para el tercer oscilador local utilizado en las porciones del receptor de radio mostradas en las figuras 1 y 3 para alimentar las oscilaciones utilizadas para heterodinar una penúltima banda de frecuencia intermedia centrada a 44 MHz a varias bandas de frecuencia intermedia finales para las señales de QAM. La figura 10 es una tabla de frecuencias de diseño para el tercer oscilador local utilizado en las porciones del receptor de radio mostradas en las figuras 1 y 3 para alimentar las oscilaciones utilizadas para heterodinar una penúltima banda de frecuencia intermedia centrada a 44 MHz a varias bandas de frecuencia intermedia finales para las señales de VSB, suponiendo que la banda lateral vestigial o residual está localizada por encima de la plena banda lateral en frecuencia en la penúltima banda de IF y la banda de IF final . La figura 11 es una tabla de frecuencias de diseño para el tercer oscilador local utilizado en las porciones de receptor de radio mostradas en las figuras 1 y 3 para alimentar las oscilaciones utilizadas para heterodinar una penúltima banda de frecuencia intermedia centrada a 44 MHz a las varias bandas de frecuencia intermedia finales para las finales de VSB, suponiendo que la banda lateral o residual estará localizada por debajo de la plena banda lateral en la penúltima banda de Fl y en la banda de IF final.

Descripción detallada La figura 1 muestra las porciones del receptor de radio de un receptor de DTV construido de acuerdo con la invención, el cual receptor es capaz de recibir ya sea señales de televisión digital de QAM o de VSB. Una antena 1 es una fuente representativa de señales de televisión en la banda de ultra alta frecuencia (UHF) o posiblemente en la banda de frecuencia muy alta (VHF) , las cuales señales de televisión son aplicadas a un amplificador 2 de radiofrecuencia (RF) . El amplificador de RF 2 está provisto con un filtro de preselección de seguimiento o rastreo para seleccionar una porción de una de las bandas de difusión de televisión en donde se encuentra la señal de televisión seleccionada para su recepción. El amplificador de RF es de AGC inverso en respuesta retardada a las señales de AGC aplicadas al amplificador 2 de RF vía un circuito 3 de retardo de AGC. El amplificador 2 de RF alimenta la respuesta amplificada a la señal de televisión seleccionada para su recepción a primeras y segundas cadenas de amplificadores de frecuencia intermedia en paralelo.

La primera cadena de amplificadores de IF comprende la conexión de un primer mezclador 11 respectivo, un amplificador 12 separador de banda de frecuencia alta-intermedia (UHF) 12, un filtro 13 de onda acústica superficial (SAW) diseñado para la recepción de la señal de DTV de QAM, un segundo mezclador de 14, un amplificador 15 separador de banda de frecuencia baja-intermedia (VHF), un filtro 16 de onda acústica superficial (SAW) diseñado para una respuesta plana sobre por lo menos un ancho de banda de 6 MHz, un amplificador 17 de banda de frecuencia baja-intermedia (VHF) de ganancia controlada automática y un tercer mezclador 18 para alimentar una señal de frecuencia intermedia final. El filtro 13 de SAW está diseñado para exhibir una banda de paso de un ancho de banda de sustancialmente 6 MHz, la cual banda de paso es simétrica alrededor de una frecuencia de banda media. La señal de IF final del tercer mezclador 18 es digitalizada mediante un convertidor 19 análogo a digital para su aplicación al circuito 4 de sincrodinación digital, que detecta sincronizadamente la modulación de onda portadora de QAM en fase (I) y detecta sincronizadamente la modulación de onda portadora de QAM de cuadratura de fase (Q) . La segunda cadena de amplificadores de IF comprende la conexión de un primer mezclador 21 respectivo, un amplificador 22 separador de banda de frecuencia alta-intermedia (UHF) , un filtro 23 de onda acústica superficial (SAW) diseñado para la recepción de la señal de DTV de VSB, un segundo mezclador 24 respectivo, un amplificador 25 separador de banda de frecuencia baja-intermedia .(VHF), un filtro 26 de onda acústica superficial (SAW) diseñado para una respuesta plana sobre por lo menos un ancho de banda de 6 MHz, un amplificador 27 de banda de frecuencia baja-intermedia (VHF) de ganancia controlada automática y un tercer mezclador 28 para alimentar una señal de frecuencia intermedia final. El filtro 23 de SAW está diseñado para tener una trampa por una porción sustancial del subespectro asociada con la portadora de audio de frecuencia modulada de cualquier señal de televisión análoga de NTSC interférente de co-canal, pero de otra manera para exhibir una respuesta tan plana como sea posible para la modulación de la portadora de DTV de VSB. La señal de IF final del tercer mezclador 28 es digitalizada mediante un convertidor 29 análogo a digital para su aplicación al circuito 5 de sincrodinación digital, que detectan sincronizadamente la modulación de onda portadora de VSB en fase (I) y detectan sincronizadamente la modulación de onda portadora de VSB de cuadratura de fase (Q) . Un primer oscilador local 10 con un ajuste o sintonización fina automática (AFT) alimenta una señal superheterodina a los primeros mezcladores 11 y 21, los cuales son de preferencia de un tipo de multiplicación lineal doblemente equilibrada. En línea con la práctica de televisión actual, el primer oscilador local 10 es usualmente un sintetizador de frecuencia para generar la señal superheterodina de una frecuencia en proporción o relación seleccionada con la frecuencia de un oscilador controlado por componentes, la frecuencia, del oscilador controlado es controlada mediante la señal de AFT. Esta práctica preferida da como resultado que la sensibilidad de la frecuencia de la señal superheterodina a la señal de ATF sea sustancialmente la misma para todos los canales de televisión recibidos. Los primeros mezcladores 11 y 21 fijan de manera multiplicativa la señal de radiofrecuencia seleccionada con la señal superheterodina para generar una señal de frecuencia intermedia en una banda de frecuencia alta-intermedia (UHF) y cada uno de los primeros mezcladores 11 y 21 comprende un filtro respectivo para suprimir la imagen de aquella señal de IF en su señal de salida. La señal de radiofrecuencia seleccionada de 6 MHz de ancho alimentada por el amplificador de RF2 es convertida de manera ascendente o elevada por los primeros mezcladores 11 y 21 para estar nominalmente centrada a una frecuencia ultra-alta por encima de aquella porción de la banda de UHF que contienen canales asignados para la difusión de televisión, que coloca las frecuencias de imagen por encima de 1 GHz, de tal manera que son fácilmente rechazadas por las redes de acoplamiento de paso de banda en la salidas de los primeros mezcladores 11 y 21. A manera de ejemplo, la señal de IF de UHF puede ser centrada a 920 MHz. Los filtros 13 y 23 de SAW de arseniuro de galio funcionan satisfactoriamente en este rango de frecuencia. Un oscilador local 20 el cual es de preferencia de un tipo controlado por cristal, alimenta una señal heterodina de frecuencia fija estable a los segundos mezcladores 14 y 24, los cuales son de preferencia cada uno de un tipo de multiplicación lineal doblemente equilibrada. Los segundos mezcladores 14 y 24 son para la conversión descendente de la respuesta de los filtros SAW 13 y 23 a una banda de frecuencia baja - intermedia (VHF) , centrada normalmente alrededor de 44 MHz como es común en la práctica de televisión análoga. Los filtros de SAW 15 y 25 de niobiato de litio se pueden poner en operación satisfactoriamente en este rango de frecuencia. La señal de IF de UHF alimentada del primer mezclador 11 es aplicada vía el amplificador 12 separador al filtro 13 de SAW que tiene una respuesta de amplitud plana, sustancialmente de fase lineal que tiene un ancho de banda de -1 dB a -1 dB de sustancialmente 6 Mhz. El amplificador 12 separador proporciona una ganancia fija para compensar la perdida de inserción de 10 - 12 dB del filtro 13 de SAW y acciona el filtro 13 de SAW de una impedancia fuente fija escogida para evitar las reflexiones indeseables. La respuesta del filtro 13 de SAW y la oscilaciones locales de UHF del segundo oscilador local 20 son aplicadas como primeras y segundas señales de entrada respectivamente al segundo mezclador 14 para la conversión descendente de la respuesta del filtro 13 de SAW, para generar una primera señal de frecuencia intermedia de VHF. El filtro 16 de SAW tiene una respuesta sustancialmente en fase lineal sobre un ancho de banda de más de 6 MHz, de tal manera que el filtro 13 de SAW anterior determina las características de canal de la primera cadena de amplificadores de IF. El amplificador 15 separador proporciona una ganancia fija para compensar la perdida de inserción de 10 - 12 dB del filtro 16 de SAW y acciona el filtro 16 de SAW de una impedancia fuente fija escogida para evitar las reflexiones indeseables. La respuesta del filtro 16 de SAW a la primera señal de frecuencia intermedia de VHF alimenta la señal de entrada del amplificador 17 de banda de frecuencia baja-intermedia (VHF) de ganancia controlada automática. La respuesta del aplicador 17 de IF de AGC y las oscilaciones locales de VHF de un tercer oscilador local 30A de voltaje controlado son aplicadas como primeras y segundas señales de entrada respectivamente al tercer mezclador 18. El tercer mezclador 18 es para la conversión descendente de la primera señal de frecuencia intermedia de VHF amplificada del amplificador 17 de IF de AGC para generar una primera señal de frecuencia intermedia final desplazada unos pocos MHz de la banda base.

El circuito 4 de sincrodinación digital está diseñado para responder a la señal de DTV de QAM en esta primera señal de frecuencia intermedia final para recuperar las respectivas señales de banda base en fase (I) y en cuadratura de fase (Q) que son descriptivas de los símbolos de QAM. Un multiplicador 31 digital, el cual con el fin de asegurar una operación rápida es implementado de preferencia en memoria de sólo lectura (ROM) , multiplica estas señales de banda base de I y Q conjuntamente. El producto resultante que contiene muestras descriptivas de un término heterodino de baja frecuencia y de un término a dos veces la velocidad de transmisión de símbolos es convertida a forma análoga mediante el convertidor 32 digital a análogo. El término a dos veces la velocidad de transmisión de símbolos en la respuesta 32 de ADC en alimentada a un detector 33 de control automático de frecuencia y fase y la respuesta 33 del detector de AFPC ajusta la frecuencia y fase del tercer oscilador local 30A de voltaje controlado, para reducir el término heterodino de baja frecuencia en la respuesta 32 de ADC a frecuencia cero. Este control de retroalimentación del tercer oscilador local 30A de voltaje controlado es una especie del circuito de Costas. El componente directo de frecuencia cero en la respuesta de ADC 32 es separado de la respuesta de ADC 32 mediante un filtro 34 de paso de bajos para generar un voltaje de control de ganancia automática (AGC) para su aplicación al amplificador 17 de banda de frecuencia baja-intermedia y al circuito 3 de retardo de AGC utilizado en el control de ganancia del amplificador 2 de RF durante la recepción de DTV de QAM. Con el fin de preservar la linealidad de la modulación digital en la respuesta del amplificador 17 de banda de frecuencia baja-intermedia, se emplea AGC inversa con este amplificador. La señal de IF de UHF alimentada del primer mezclador 21 es aplicada vía el amplificador 22 separador al filtro 23 de SAW que tiene una respuesta de amplitud plana, de fase sustancialmente lineal, que tiene un ancho de banda de -1 dB a -1 dB de sustancialmente 5.7 MHz. Hay una trampa profunda en el filtro 23 de SAW para aquel subespectro en la cual la mayor parte de la energía de la portadora de audio de FM de cualquier señal de televisión análoga de NTSC interferente de co-canal se extinguirá. El amplificador 22 separador proporciona ganancia fija para compensar la perdida de inserción de 10 - 12 dB del filtro 23 de SAW y acciona el filtro 23 de SAW de una impedancia fuente fija escogida para evitar las reflexiones indeseables. La respuesta del filtro 23 de SAW y la oscilaciones locales de UHF del segundo oscilador local 20 son aplicadas como primeras y segundas señales de entrada respectivamente al segundo mezclador 24 para la conversión descendente de la respuesta del filtro 23 de SAW para generar una segunda señal de frecuencia intermedia de VHF. El filtro 26 de SAW tiene una respuesta sustancialmente de fase lineal sobre un ancho de banda de más de 6 MHz, de tal manera que el filtro 23 de SAW anterior determina las características de canal de la segunda cadena de amplificadores de IF. El amplificador 25 separador proporciona ganancia fija para compensar la perdida de inserción de 10 -12 dB del filtro 26 de SAW y acciona el filtro 26 de SAW de una impedancia fuente fija escogida para evitar las reflexiones indeseables. La respuesta del filtro 26 de SAW a la segunda señal de frecuencia intermedia de VHF alimenta la señal de entrada del amplificador 27 de banda de frecuencia baja-intermedia (VHF) de ganancia controlada automática. La respuesta del aplicador 27 de IF de AGC y las oscilaciones locales de VHF de un tercer oscilador local 30B de voltaje controlado son aplicadas como primeras y segundas señales de entrada respectivamente al tercer mezclador 28. El tercer mezclador 28 es para la conversión descendente de la segunda señal de frecuencia intermedia de VHF amplificada del amplificador 27 de IF de AGC para generar una segunda señal de frecuencia intermedia final desplazada unos pocos MHz de la banda base. El circuito 5 de sincrodinación digital está diseñado para responder a la señal de DTV de VSB en esta segunda señal de frecuencia intermedia final para recuperar las respectivas señales de banda base en fase (I) y en cuadratura de fase (Q) , por lo menos la primera de las cuales señales de banda base es descriptiva de los símbolos de AM de VSB. La señal de banda base de cuadratura de fase del circuito 5 sincrodino es convertida a forma análoga mediante un convertidor 35 digital a análogo y un filtro 36 de paso de bajos extrae un término heterodino de baja frecuencia de la respuesta 35 de ADC para su aplicación al tercer oscilador 30A de voltaje controlado como una señal de control de frecuencia y fase automática (AFPC) del mismo. La señal de banda base en fase del circuito 5 sincrodino es convertida a forma análoga mediante un convertidor 37 digital a análogo y un filtro 38 de paso de bajos extrae un término directo de la respuesta de ADC 35 para su aplicación al amplificador 27 de banda de frecuencia baja-intermedia como un voltaje de control de ganancia automática (AGC) y al circuito 3 de retardo de AGC a ser usado en el control de ganancia del amplificador 2 de RF durante la recepción de DTV de VSB. Con el fin de preservar mejor la linealidad de la modulación digital en la respuesta del amplificador 27 de banda de IF baja, se emplea AGC inversa con este amplificador. La presencia o ausencia en la respuesta del ADC 35 de un término directo que surge de la detección sincronizada de la portadora piloto de la señal de ATSC es detectada mediante un detector 39 de umbral que opera como un detector de la presencia de la portadora piloto de VSB.

La indicación de la presencia o ausencia de la portadora piloto de la señal de ATSC mediante el detector 39 de la presencia de la portadora piloto de VSB es utilizada como señal de control mediante un selector 6 de resultados sincrodino. En respuesta al detector 39 de la presencia de la portadora piloto de VSB que indica la ausencia de una portadora piloto de la señal de ATSC, el selector 6 de resultados sincrodino selecciona la señal de banda base en fase del circuito 4 sincrodino digital para su aplicación a un compensador 7 de retardo de amplitud y grupo como una corriente de muestras real y selecciona la señal de banda base de cuadratura de fase del circuito 4 sincrodino digital para su aplicación al compensador 7 como una corriente de muestras imaginaria. Los dos procedimientos de selección son llevados a cabo sincronizadamente, en lugar de una manera escalonada por fases. Suponiendo que la velocidad de muestras es de 21.52 * 106 muestras por segundo, el compensador 7 puede ser puesto en operación como un compensador fraccional, con el circuito de filtro digital en el compensador temporizado o sincronizado a la velocidad de 21.52 * 106 muestras por segundo que es cuatro veces la velocidad de baudios de los símbolos de QAM. Los diseños preferidos utilizan filtración de reducción de velocidad de las corrientes de muestras reales e imaginarias que el compensador 7 recibe del circuito 4 sincrodino digital para QAM. Desde el punto de vista de utilización de componentes físicos también utilizados para la compensación de la corriente de muestras reales de los símbolos de AM de VSB desmodulados, es conveniente multiplexar por división de tiempo las corrientes de muestras reales e imaginarias de los símbolos de QAM desmodulados ,en una base alterna de muestras y luego poner en operación el resto de la filtración de compensación digital en una base de doble fase para proporcionar la compensación compleja durante la recepción de QAM. La filtración de reducción de velocidad a la entrada del compensador 7 para la QAM desmodulada puede ser de tal manera para poner en operación el compensador como un compensador síncrono para la QAM desmodulada o como un compensador fraccional para la QAM desmodulada. Si el equilibrador 7 se poner en operación como un equilibrador fraccional para la Q7AM desmodulada, incorporará un filtro de reducción de velocidad en su salida a un descodificador de Trellis 91 (mostrado en la figura 8) para la señal de QAM. En la figura 1, en respuesta al detector 39 de la presencia de la portadora piloto de VSB que indica la presencia de una portadora piloto final de ATSC, el selector 6 de resultados sincrodino selecciona la señal de banda base en fase del circuito 5 sincrodino digital para su aplicación al compensador 7 de retardo de amplitud y grupo como una corriente de muestras real y selecciona una corriente de ceros aritméticos para su aplicación al compensador 7 como una corriente de muestras imaginaria. Suponiendo que la velocidad de muestras en cada corriente es de 21.52 * 106 muestras por segundo, el compensador 7 puede ser acondicionado para operar como un compensador fraccional durante la recepción de AM de VSB, con el circuito de filtro digital en el compensador temporizado o sincronizado a la velocidad de 21.52 * 106 muestras por segundo, que es 2 veces la velocidad de baudios para los símbolos de AM de VSB. Alternativamente, el compensador 7 puede ser provisto con un filtro de reducción de velocidad en su entrada. Todavía suponiendo que la velocidad de muestras en cada corriente es de 21.52 * 106 muestras por segundo, el filtro de reducción de velocidad puede volver a muestrear a la velocidad de baudios de 10.76 * 106 muestras por segundo para AM de VSB, para poner en operación el compensador 7 como un compensador síncrono o puede volver a muestrear a una velocidad más baja, tal como 4/3 de la velocidad de baudios, para poner en operación el compensador 7 como un compensador fraccional con menos derivaciones . Si el compensador 7 se pone en operación como un compensador fraccional para la AM de VSB desmodulada, incorporará un filtro de reducción de velocidad en salida a un descodificador 92 de Trellis (mostrado en la figura 8) para la señal de AM de VSB. La figura 2 muestra las porciones del receptor de radio de un receptor de DTV construido de acuerdo con la invención, el cual receptor es capaz de recibir ya sea señales de televisión digital de QAM o VSB. Estas porciones del receptor de radio difieren de aquellas de la figura 1 con respecto a lo siguiente. Los terceros mezcladores 18 y 28 reciben ambos su señal portadora heterodina de un tercer oscilador local 30, en lugar de terceros osciladores locales separados 30A y 30B, con los cuales se provee. El tercer oscilador local 30 suministra una señal heterodina de frecuencia fija estable y es de preferencia de un tipo controlado mediante cristal. También se suministra el segundo oscilador local 20. La señal de AFPC del detector 33 de AFPC es aplicada a un segundo oscilador local 20A de voltaje controlado, el cual VCO 20A suministra sus oscilaciones al segundo mezclador 14 como segunda señal de entrada para la heterodinación con la respuesta del filtro SAW aplicada al segundo mezclador 14 como su primera señal de entrada. La señal de AFPC del filtro 44 de paso de bajos es aplicada a un segundo oscilador local 20B de voltaje controlado, el cual VCO 20B suministra sus oscilaciones al segundo mezclador 24 como segunda señal de entrada para su heterodinación con la respuesta del filtro 23 de SAW aplicada al segundo mezclador 24 como su primera señal de entrada. El uso de solo un segundo oscilador local 20, en lugar de solo un tercer oscilador local 30 es preferido. Debido a su frecuencia de oscilación más baja, hay menos probabilidad de interacción entre los terceros osciladores locales separados 30A y 30B que entre los segundos osciladores locales separados 20A y 20B. Las figuras 3 y 4 muestran variantes de las porciones del receptor de radio mostradas en las figuras 1 y 2 respectivamente. En estas variantes los primeros mezcladores separados 11 y 21 son reemplazados por un solo primer mezclador 9, que alimenta la señal de frecuencia intermedia en una banda de alta frecuencia intermedia como señal de entrada al amplificador 12 separador de banda de IF alta y al amplificador 22 separador de banda de IF alta. Los amplificadores intermedios 12 y 22 impiden que surja cualquier interacción entre los filtros 13 y 32 de SAW al ser accionados directamente del primer mezclador único 9 como una fuente común. La figura 5 muestra en más detalle el circuito 4 digital para la sincrodinación de las señales de DTV de QAM a la banda base. El circuito 4 sincrodino de QAM incluye el receptor 40 sincronizado en fase de QAM para generar la porción real de su señal de salida y el detector 45 sincronizado de cuadratura de fase de QAM para generar la porción imaginaria de su señal de salida. El circuito 4 sincrodino de QAM es esencialmente un multiplicador digital complejo que multiplica una respuesta del convertidor 48 de muestras reales a compleja a las muestras digitales del ADC 19 por las muestras digitales complejas de la onda portadora de QAM leidas de una memoria de solo lectura 49. El circuito 4 sincrodino de QAM incluye un sumador o adicionador 46 digital, un substractor 47 digital y respectivos primeros, segundos, terceros y cuartos multiplicadores digitales 41-44. El detector 40 sincronizado , en fase de QAM incluye el multiplicador 41, el multiplicador 42 y el sumador 46 para sumar o agregar las señales de salida producidas de los multiplicadores 41 y 42 para generar la porción real de la señal de salida del circuito 4 sincrodino de QAM. El primer multiplicador digital 41 multiplica las muestras digitales reales de la señal de IF final alimentada del convertidor 48 de muestras reales a complejas por las muestras digitales descriptivas del coseno de la portadora de QAM que son leídas de una tabla de consulta 491 en la ROM 439 y el segundo multiplicador digital 42 multiplica las muestras digitales imaginarias de a señal de IF final alimentadas del convertidor 48 de muestras reales a complejas por las muestras digitales descriptivas del seno de la portadora de QAM que son leídas de una tabla de consulta 492 en la ROM 49. El detector 45 síncrono de cuadratura de fase de QAM incluye el multiplicador 43, el multiplicador 44 y el subtractor 47 para restar la señal de salida producida del multiplicador 43 de la señal de salida producida del multiplicador 44 para generar la porción imaginaria de la señal de salida del circuito sincrodino 4 de QAM. El tercer multiplicador digital 43 multiplica las muestras digitales reales de la señal de IF final alimentada del convertidor 48 de muestras reales a complejas por las muestras digitales descriptivas del seno de la portadora de QAM que son leídas de la tabla de consulta 492 en la ROM 49 y el cuarto multiplicador digital 44 multiplica las muestras digitales imaginarias de la señal de IF final alimentada del convertidor 48 de muestras reales a complejas por las muestras digitales descriptivas del coseno de la portadora de QAM que son leídas de la tabla de consulta 491 en la ROM 49. La figura 6 muestra en más detalle el circuito 5 digital para sincrodinar las señales de DTV de VSB a la banda base. El circuito 5 sincrodino de VSB incluye el detector 50 síncrono en fase de VSB para generar la porción real de su señal de salida y el detector síncrono 55 de cuadratura de fase de VSB para generar la porción imaginaria de su señal de salida. El circuito 5 sincrodino de VSB es esencialmente un multiplicador digital complejo que multiplica una respuesta del convertidor 58 de muestras reales a complejas a las muestras digitales del ADC 29 por las muestras digitales complejas de la onda portadora de QAM leídas de una memoria de solo lectura 59. El circuito 5 sincrodino de VSB incluye un sumador 56 digital, un substractor digital 57 y respectivos primeros, segundos, terceros y cuartos multiplicadores digitales 51-54. El detector 50 sincronizado en fase de VSB incluye el multiplicador 51, el multiplicador 52 y el sumador 56 para agregar las señales de salida producidas de los multiplicadores 51 y 52 para generar la porción real de la señal de salida del circuito 5 sincrodino de VSB. El primer multiplicador digital 51 multiplica las muestras digitales reales de la señal de IF final alimentada del convertidor 58 de muestras reales a complejas por las muestras digitales descriptivas del coseno de la portadora de VSB que son leídas de una tabla de consulta 591 en la ROM 59 y el segundo multiplicador digital 52 multiplica las muestras digitales imaginarias de la señal de IF final alimentada del convertidor 58 de muestras reales a complejas por las muestras digitales descriptivas del seno de la portadora de VSB que son leídas de una tabla de consulta 592 en la ROM 59. El detector 55 síncrono de cuadratura de fase de VSB incluye el multiplicador 53, el multiplicador 54 y el subtractor 57 para restar la señal de salida producida del multiplicador 53 de la señal de salida producida del multiplicador 54 para generar la porción imaginaria de la señal de salida del circuito de sincrodinación 5 de VSB. El tercer multiplicador digital 53 multiplica las muestras digitales reales de la señal de IF final alimentada del convertidor 58 de muestras reales a complejas por las muestras digitales descriptivas del seno de la portadora de VSB que son leídas de la tabla de consulta 592 en la ROM 59 y el cuarto multiplicador digital 54 multiplica las muestras digitales imaginarias de la señal de IF final alimentada del convertidor 24 de muestras reales a complejas por las muestras digitales descriptivas del coseno de la portadora de QAM que son leídas de la tabla de consulta 591 en la ROM 59. La figura 7 muestra en detalle una construcción representativa del generador 8 de reloj (o de sincronización) de muestras. Esta construcción incluye un oscilador 80 de voltaje controlado que genera oscilaciones cisoidales nominalmente de 21.52 MHz de frecuencia. El oscilador 80 es un oscilador controlado, la frecuencia y fase de sus oscilaciones son controladas mediante un voltaje de la señal de control de fase y frecuencia automática (AFPC) . Este de voltaje de la señal de AFPC es generado mediante un detector 81 de control de frecuencia y fase automático (AFPC) , que compara la respuesta dividida por frecuencias con las oscilaciones del oscilador 80 con una portadora de referencia de 10.76 MHz vía un filtro 82 de paso de banda de 10.76 MHz análogo. De preferencia, el oscilador 80 es de un tipo que utiliza un cristal para estabilizar la frecuencia natural y fase de sus oscilaciones. Un recortador o limitador simétrico 83 genera una respuesta esencialmente de onda cuadrada a estas oscilaciones cisoidales, que se utiliza como la primera señal de reloj (o de sincronización) para temporizar el muestreo de la señal de IF final en el ADC 22. Un basculador 84 divisor de frecuencias responde a las transiciones de la primera señal de reloj en un sentido preescrito para general otra onda cuadrada con una frecuencia fundamental de 10.76 MHz, la mitad de la frecuencia de las oscilaciones del oscilador 80. Esta respuesta divida por frecuencias a las oscilaciones del oscilador 80 es alimentada l detector 81 de AFPC para su comparación con la portadora de referencia de 10.76 MHz alimentada vía el filtro 82 de paso de banda de 10.76 MHz. El basculador 84 divisor de frecuencias también alimenta una señal de salida de onda cuadrada con una frecuencia fundamental de 10.76 MHz a un circuito Y 85 para ser combinado en Y con la primera señal de reloj para generar una segunda señal de reloj utilizada por la filtración de reducción de velocidad en el compensador 7. La portadora de referencia de 21.52 MHz alimentada del VCO 80 es generada al extraer un componente de la señal de DTV recibida, tal como es sincrodina a la banda base, tal componente es de una frecuencia que es una sub-armónica de la frecuencia de símbolos (o frecuencia de baudio) y al multiplicar aquella sub-armónica de la frecuencia de símbolos por un factor apropiado en el circuito multiplicador de frecuencias. Los detalles de este procedimiento se describirán ahora específicamente, primero suponiendo que la señal de DTV recibida es una señal de VSB con una frecuencia de símbolos o velocidad de baudios de 10.76 MHz y luego suponiendo que la señal de DTV recibida es una señal de QAM con una frecuencia de símbolos o velocidad de baudios de 5.38 MHz. Un multiplexor 86 digital responde al detector 21 de la presencia de la portadora piloto que detecta la portadora piloto que acompaña a la señal de DTV recibida, que es indicadora de que la señal de DTV recibida es una señal de VSB, para seleccionar las muestras reales de esta señal alimentada del detector 50 síncrono en fase de VSB para su aplicación a un filtro 87 digital de FIR de paso de banda que proporciona una respuesta selectiva centrada a 5.38 MHz, que selecciona la primera sub-armónica de la frecuencia de símbolos de la señal de VSB. Se lleva a cabo la multiplicación de frecuencia adicional de los 5.38 MHz en el régimen análogo para evitar problemas de submuestreo que surgen cuando se intenta llevar a cabo la multiplicación de frecuencia adicional en el régimen digital . Un convertidor digital a análogo (DAC) 88 convierte la respuesta del filtro 87 a una forma análoga para su aplicación al circuito 89 de rectificación de onda completa, que genera armónicas de la respuesta del filtro 87 que incluyen un fuerte componente de 10.76 MHz como la segunda armónica de 5.38 MHz. El filtro 82 de paso de manda análogo responde a esta segunda armónica de 10.76 MHz para alimentar el detector 81 de AFPC con la señal de entrada de la portadora de referencia de 10.76 MHz.

El multiplexor 86 digital responde al detector 21 de la presencia de la portadora piloto que no detecta la portadora piloto que acompaña a la señal de DTV recibida, que es indicadora de que la señal de DTV recibida es una señal de QAM, para seleccionar la seíial de salida de un circuito 8A cuadrador o rectangulador para la aplicación al filtro 87 de > paso de banda que proporciona una respuesta selectiva centrada a 5.38 MHz. Un filtro 8B digital de FIR de paso de banda que proporciona una respuesta selectiva centrada en 2.69 MHz para seleccionar la primera sub-armónica de 2.69 MHz de la frecuencia de símbolos de una señal de QAM de banda base alimenta la señal de entrada al circuito cuadrador o rectangulador 8A, que genera armónicas de la respuesta del filtro de 8B que incluyen un fuerte componente de 5.38 MHz. Está señal de QAM de banda base puede ser alimentada ya sea del detector 40 sincronizado en fase de QAM, como se muestra en la figura 7 o del detector 45 sincronizado de cuadratura de fase de QAM. El circuito cuadrador o rectangulador 8A es mostrado en la figura 7 como un multiplicador digital que recibe la respuesta del filtro 8B como multiplicador y multiplicando. El circuito cuadrador o rectangulador 8A puede ser construido a partir de compuertas lógicas como un multiplicador digital, pero para el propósito de una operación más rápida se proporciona mejor mediante una ROM que almacena una tabla de consulta de cuadrados . Un circuito de valor absoluto puede ser usado como un sustituto para el circuito cuadrador en la generación de las armónicas de la respuesta de un filtro precedente, pero produce segundas armónicas más débiles y no es preferido. La figura 7 también muestra una construcción representativa de un primer generador 60 de dirección que suministra direcciones a una porción 491 de la tabla de consulta de coseno y una porción 492 de la tabla de consulta de seno de la ROM 49 que proporciona descripciones digitales de número complejo de dos fases de la portadora de QAM, tal como son traducidas a una frecuencia intermedia final y en relación de cuadratura entre sí. Las transiciones de la primera señal de reloj son contadas mediante un primer contador 61 de dirección en el primer generador 60 de dirección para generar una primera señal de dirección básica. Esta primera señal de dirección básica es aplicada como un primer sumando a un sumador digital 62. Una primera señal de corrección de dirección, que es aplicada al sumador 62 como un segundo sumando, se suma a la primera señal de dirección básica en el sumador 62 para generar como señal resultante de la suma una primera señal de dirección corregida para direccionar la porción 491 de la tabla de consulta de coseno y la porción 492 de la tabla de consulta de seno de la ROM 49. Un detector 63 de rotación de reloj (o sincronización) de símbolos responde a la secuencia de muestras reales de la señal de QAM, tal como es sincrodina a la banda base mediante el detector 40 sincronizado en fase de QAM y a la secuencia de muestras imaginarias de QAM tal como son sincrodinas a la banda base mediante el detector 45 sincronizado de cuadratura de fase QAM. El detector 63 de rotación de reloj (o de sincronización) de símbolos detecta el desfasamiento entre la sincronización de símbolos realizada en el receptor de acuerdo con la primera señal de reloj y la sincronización de símbolos realizada en el transmisor, tal como se hace evidente en la señal de QAM recibida heterodina a una frecuencia intermedia final que es un submúltiplo de su frecuencia de símbolos. Varios tipos de detectores 63 de rotación de reloj (o de sincronización) de símbolos son descritos y la literatura de antecedentes que describen ciertos de ellos, tal como son clasificados en la patente norteamericana No. 5,511,454 expedida el 19 de Mayo de 1992 a A. D. Kucar, intitulada METHOD AND APPARATUS FOR CARRIER SYNCHRONIZATION AND DATA DETECTION e incorporada en la presente por referencia. Un filtro 64 de paso de bajos digital promedia en muchas muestras (por ejemplo varios millones) el desfasamiento de la sincronización de símbolos realizada en el receptor, tal como es detectado por el detector 63 de rotación de reloj (o de sincronización) de símbolos para generar la primera señal de corrección de dirección alimentada al sumador 62 para corregir la primera dirección básica. La promediación en tantas muestras se puede realizar mediante procedimientos que acumulan menos números de muestras y las vacían o descargan hacia delante a una velocidad de muestreo reducida para su acumulación adicional, la acumulación y el submuestreo son repetidos pocas veces cqn velocidades de submuestreo progresivamente más bajas. La figura 7 también muestra una construcción representativa de un segundo generador 70 de dirección que suministra direcciones a una porción 591 de tabla de consulta de coseno y una porción 592 de tabla de consulta de seno de la ROM 59 que proporciona descripciones digitales de número complejo de dos fases de la portadora de VSB, tal como son traducidas a una frecuencia intermedia final y en relación de cuadratura entre sí. La transiciones de la primera señal de reloj son contadas mediante un segundo contador 71 de dirección en el segundo generador 70 de dirección para generar una segunda señal de dirección básica. Esta segunda señal de dirección básica es aplicada como un primer sumando a un sumador digital 72. Una segunda señal de corrección de dirección, que es aplicada al sumador 72 como un segundo sumando, se suma a la segunda señal de dirección básica en el sumador 72 para generar como señal resultante de la suma una segunda señal de dirección corregida para direccionar la porción 591 de la tabla de consulta de coseno y la porción 592 de la tabla de consulta de seno de la ROM 59.

La figura 7 muestra una línea 73 de retardo digital temporizada o sincronizada, para retardar las muestras del detector 50 sincronizado en fase por un número prescrito de periodos de muestra antes de ser aplicadas como señal de entrada al cuantificador 1,4, que alimenta el nivel de cuantificación más estrechamente aproximado por la muestra actualmente recibida por el cuantificador 74 como señal de entrada. Los niveles de cuantificación pueden ser inferidos de la energía de la portadora piloto que acompaña a la señal de VSB o pueden ser inferidos del resultado de la detección de envolvente de la señal de VSB. El nivel de cuantificación más cercano seleccionado por el cuantificador 74 como su señal de salida tiene la señal de entrada del cuantificador 74 correspondiente restada del mismo por un sumador/sustractor digital 75, que se pone en operación como un elemento temporizado o sincronizado al incluir un elemento de memoria sincronizado en su salida. La diferencia en la señal de salida del sumador/sustractor 75 describe la desviación de los niveles de símbolos realmente recuperados de aquellos que deben ser recuperados, pero todavía no se sabe si la polaridad de la desviación es atribuible al retardo o adelanto del desfasamiento de símbolos. Las muestras del detector 50 sincronizado en fase aplicadas como señal de entrada a la línea 63 de retardo digital temporizada o sincronizada son aplicadas sin retardo como señal de entrada a un filtro 76 de detección de gradiente de error media cuadrada. El filtro 76 es un filtro digital de respuesta de impulso finito (FIR) que tiene un núcleo o centro de (-1/2), 1, 0 (-1), (+1/2), la operación del cual es sincronizada o temporizada , mediante el primer reloj de muestreo. El número prescrito de periodos de muestra de retardos provistos por lá línea 73 de retardo digital sincronizada es de tal manera que la respuesta del filtro 76 está en alineación temporal con la señal de diferencia del sumador/sustractor 75. Un multiplicador digital 77 multiplica la señal de diferencia del sumador/sustractor 75 con la respuesta del filtro 76 para resolver está cuestión. El bit de signos y el siguiente bit más significativo de la respuesta del filtro 76 complementaria de los dos son suficientes para la multiplicación, lo que permite la simplificación de la estructura del multiplicador 77 digital. Las muestras de la señal producida del multiplicador 77 digital son indicaciones del desfasamiento de la sincronización de símbolos realizada en el receptor que son promediadas en muchas muestras (por ejemplo varios millones) mediante un filtro 78 de paso de bajos digital para generar la segunda señal de corrección de dirección alimentada al sumador 72 para corregir la segunda dirección básica. La técnica de sincronización de símbolos utilizada en el segundo generador 70 de dirección mostrado en la figura 6 es del mismo tipo general como S.U.H. Qureshi describe para uso con las señales de amplitud modulada de impulso (PAM) en su documento "Timing Recovery for Equalized Partial-Response Systems, IEEE Transactions on Communications, diciembre de 1976 páginas 1326-133. Está técnica de sincronización de símbolos, tal como se utiliza en relación con la sincronización de símbolos para las señales de VSB es descrita específicamente por C.B. Patel y el inventor en sus solicitudes presentadas anteriormente, a las que se hace referencia en está especificación. En los diseños preferidos del tipo general del segundo generador 70 de dirección mostrado en la figura 7, la línea 73 de retardo digital sincronizada no existe como un elemento separado; en lugar de esto, una señal de entrada al cuantificador 74 con el número requerido de periodos de muestra de retardo para la señal de diferencia del sumador/sustractor 75 que está alineada temporalmente con la respuesta del filtro 76 es tomada de la línea de retardo digital derivada incluida en el filtro 76 para suministrar muestras retardadas diferencialmente a ser ponderadas por el centro o núcleo (-1/2), 1, 0, (-1), (+1/2) antes de ser sumadas para generar la respuesta del filtro 76. La figura 8 muestra el compensador 7 de retardo de amplitud y grupo, que convierte una respuesta de banda base con una característica de amplitud contra frecuencia que tiende a provocar que error inter-símbolos a una característica de amplitud contra frecuencia más óptima, que minimiza la probabilidad de error inter-símbolos. El compensador 7 de retardo de amplitud y grupo puede ser un compensador apropiado de los IC monolíticos disponibles en existencia para uso en los compensadores . Tal IC incluye un filtro digital de múltiples derivaciones utilizado para la compensación de retardo de amplitud y grupo, las ponderaciones o pesos de derivación del cual filtro son programables; circuitos para acumular selectivamente señales de instrucción y almacenar temporalmente los resultados de acumulación; y una microcomputadora para comparar los resultados de acumulación almacenados temporalmente con una señal de instrucción ideal, tal como es conocida a priori y para calcular los pesos de derivación actualizados del filtro digital de múltiples derivaciones utilizado para la compensación de retardo de amplitud y grupo. La respuesta real del compensador 7 de retardo de amplitud y grupo es aplicada como señal de entrada a un circuito 91 de descodificación de símbolos unidimensional, que lleva a cabo la descodificación de símbolos que recupera las corrientes de datos digitales descodificadas por símbolos a partir de una señal de origen de VSB. Una señal de VSB de acuerdo con el estándar de ATSC utiliza codificación de Trellis de los datos en todos los segmentos de datos, excepto el segmento de datos inicial de cada campo de datos, que contiene grupos de códigos de sincronización de campo que no son sujetos a codificación de Trellis. Como en la técnica previa, una de las corrientes de datos digitales descodificadas por símbolps que el circuito 91 de descodificación de símbolos alimenta, que se va a emplear para el procesamiento de datos adicional es generada mediante descodificación de Trellis de los resultados de los procedimientos de segmentación o seccionamiento de datos y técnicas de descodificación de Viterbi óptimas se emplean acostumbradamente. Como en la técnica previa, otras de las corrientes de datos digitales descodificadas por símbolos que el circuito 91 de descodificación de símbolos alimenta, que se van emplear para controlar la manipulación de datos por el receptor en' respuesta a la información de sincronización contenida en la señal de QAM de origen recibida, es generada al utilizar procedimientos de segmentación o seccionamiento de datos sin descodificación de Trellis subsecuente. El circuito 91 de descodificación de símbolos se desvía de preferencia de la práctica de la técnica previa usual al utilizar técnicas de seccionamiento de datos similares a aquellas escritas por el inventor' en la patente norteamericana No. 5,748,226, expedida el 5 de Mayo de 1998, e intitulada DIGITAL TELEVISIÓN RECEIVER WITH ADAPTIVE FILTER CIRCUITRY FOR SUPPRESSING NTSC CO-CHANNEL INTERFFERENCE, e incorporada en la presente por referencia.

Las respuestas reales e imaginarias del compensador 7 de retardo de amplitud y grupo son aplicadas como señal de entrada al circuito 92 de descodificación de símbolos bidimensional que lleva a cabo la descodificación de símbolos que recupera la corriente de, datos digital descodificada por símbolos a partir de una señal de QAM de origen. Suponiendo que la señal de origen 'de QAM contiene información de sincronización de datos correspondiente con aquella en la señal original de VSB, una de estas corrientes de datos digitales descodificadas por símbolos es una corriente de datos digitales descodificada por Trellis alimentada para el procesamiento de datos adicional y otra de estas corrientes de datos digitales descodificadas por símbolos es generada mediante la segmentación de datos sin descodificación de Trellis subsecuente. Esta última corriente de datos digitales descodificada por símbolos es empleada para controlar la manipulación de datos mediante el receptor en respuesta a la información de sincronización contenida en la señal original de VSB recibida. Un multiplexor 93 de señales digitales funciona como un selector de fuente de datos que selecciona como su respuesta ya sea una primera o una segunda de las dos señales de entrada digitales al mismo, la selección es controlada mediante el detector 39 de la presencia de la portadora piloto de VSB para detectar el término de frecuencia cero de las muestras reales del circuito 5 sincrodino de VSB. Cuando el término de frecuencia cero tiene energía esencialmente cero, lo que indica la ausencia de la señal portadora piloto que acompaña a una señal de VSB, el multiplexor 93 responde selectivamente a su primera señal de entrada digital, al seleccionar como la fuente de su salida de datos digitales el circuito 91 de descodificación de símbolos bidimensional que descodifica los símbolos recibidos en la señal de QAM. Cuando el término de frecuencia cero tiene energía sustancial, lo que indica la presencia de la señal portadora piloto que acompaña a una señal de VSB, el multiplexor 93 responde selectivamente a su segunda señal de entrada digital, al seleccionar como la fuente de su salida de datos digital el circuito 92 de descodificación de símbolos unidimensional que descodifica los símbolos recibidos en la señal de VSB. Los datos seleccionados por el multiplexor 93 de selección de la fuente de datos son aplicados a un desintercalador 94 de datos como su señal de entrada y los datos de intercalados alimentados del desintercalador 94 de datos son aplicados a un descodificador 95 de Reed-Solomon. El desintercalador de datos 94 es frecuentemente construido dentro de su propio IC monolítico y está fabricado para responder a las indicaciones de salida del detector 39 de la presencia de la portadora piloto de VSB para seleccionar el algoritmo de desintercalación apropiado para la señal de DTV que es recibida actualmente, ya sea si es del tipo de QAM o VSB; esto es sólo una cuestión de diseño. El descodificador 95 de Reed-Solomon es frecuentemente construido dentro de su propio IC monolítico y es fabricado para responder a las indicaciones de salida del detector 39 de la presencia de la portadora piloto de VSB para seleccionar el algoritmo de descodificación de Reed-Solomon apropiado para la señal de DTV que es actualmente recibida, ya sea si es de un tipo de QAM o VSB; esto también es sólo una posición de diseño. Los datos corregidos en cuanto a error son alimentados del descodificador 95 de Reed-Solomon a un des-aleatorizador 96 de datos, que responde a estos datos para regenerar una señal desordenada antes de su transmisión al receptor de DTV, la cual señal regenerada comprende paquetes de datos para un clasificador 97 de paquetes. El desaleatorizador 96 de datos es elaborado para responder a las indicaciones de salida del detector 39 de la presencia de la portadora piloto de VSB para seleccionar el algoritmo de desaleatorización de datos apropiado para la señal de DTV que es actualmente recibida, ya sea si es del tipo de QAM o VSB; la selección de estos algoritmos es también solo una cuestión de diseño. EL primer circuito 98 de recuperación de sincronización de datos recupera la información de sincronización de datos incluida en la salida de datos del descodificador 91 del circuito de descodificación de símbolos bidimensional y el segundo circuito 99 de recuperación de sincronización de datos recupera la información sincronización de datos incluida en la salida de datos del circuito 92 de descodificación de símbolos unidimensional. Un selector 100 de sincronización de datos selecciona entre la información de sincronización de datos tal como se proporciona mediante el circuito 98 de recuperación de sincronización de datos y tal como se proporcionan mediante el circuito 99 de recuperación de sincronización de datos, la selección es controlada por el detector 39 de la presencia de la portadora piloto de VSB para detectar el término de frecuencia cero de las muestras reales del circuito 5 sincrodino de VSB. Cuando el término de frecuencia cero tiene energía esencialmente cero, lo que indica la ausencia de la señal portadora piloto que acompaña a una señal de VSB, el selector 100 de sincronización de datos selecciona para su señales de salida la información de sincronización de datos proporcionada mediante el circuito 98 de recuperación de sincronización de datos. Cuando el término de frecuencia cero tiene energía sustancial, lo que indica la presencia de la señal portadora piloto que acompaña a una señal de VSB, el selector 100 de sincronización de datos selecciona para sus señales de salida la información de sincronización de datos proporcionada por el circuito 99 de recuperación de sincronización de datos.

Cuando el selector 100 de sincronización de datos selecciona para sus señales de salida la información de sincronización de datos proporcionada mediante el circuito 99 de recuperación de sincronización de datos, la línea de datos iniciales de cada campo de, datos es seleccionada para su aplicación al compensador 7 de retardo de amplitud y grupo como señal de instrucción. La presencia de dos secuencias PN de 63 muestras consecutivas es detectadas en el circuito 99 de recuperación de sincronización de datos para proporcionar información de graduación de campo de datos al selector 100 de sincronización de datos. Los estándares para una señal de DTV de QAM no son también definidos en este tiempo como los estándares para una señal de DTV de VSB. Una señal de QAM de 32 estados proporciona capacidad suficiente para una sola señal de HDTV, sin tener que recurrir a técnicas de comprensión afuera de los estándares de MPEG, pero comúnmente algunas técnicas de comprensión al exterior de los estándares de MPEG son empleadas para codificar la única señal de HDTV como una señal de QAM de 16 estados. La presencia de una palabra de 24 bits prescrita es detectada por el circuito 99 de recuperación de sincronización de datos para generar información de graduación de campo de datos para su aplicación en el selector 100 de sincronización de datos. Un multiplexor en el selector 100 de sincronización de datos selecciona entre la información de graduación de campo de datos alimentada respectivamente por el circuito 98 de recuperación de sincronización de datos y el circuito 99 de recuperación de sincronización de datos; la información de graduación de campo de datos así seleccionada es alimentada al desinpercalador 94 de datos, el descodificador 95 de Reed-Solomon y el desaleatorizador 96 de datos. Al tiempo en que está especificación es redactada no hay ninguna señal de instrucción incluida en la señal de DTV de QAM. Así, el compensador 7 de retardo de amplitud y grupo es arreglado para proporcionar una característica de amplitud contra frecuencia plana en respuesta al detector 39 de la presencia de la portadora piloto de VSB que indica la ausencia de la portadora piloto y la señal de instrucción de VSB seleccionada por el circuito 99 de recuperación de sincronización de datos es conectada por medio del selector 100 de sincronización de datos sin necesidad de un multiplexor. También no hay una señal de sincronización de línea de datos para la transmisión de DTV de QAM, por lo menos ninguna seleccionada como estándar. El circuito 98 de recuperación de sincronización de datos incluye un circuito de conteo para contar las muestras en cada campo de datos para generar información de la sincronización de intra-campo de datos. Está información de sincronización de intra-campo de datos y la información de sincronización de intra-campo de datos (tal como el conteo de línea de datos) generada por el circuito 99 de recuperación de sincronización de datos son seleccionadas mediante ultiplexores apropiados en el selector 100 de sincronización de datos, para su aplicación al desintercalador 94 de datos, el descodificador 95 de Reed-Solomon y el desaleatorizador/ 96 de datos como se requiera. La sincronización de datos se puede llevar a cabo alternativamente antes de la descodificación de símbolos, al utilizar filtros compensados que generan respuestas pico a secuencias del código de sincronización en la respuesta del selector 6 o en la respuesta del compensador 7. Los filtros que generan respuestas pico a las secuencias del código de sincronización son de preferencia señales de entrada alimentadas con velocidad de muestreo reducida a la velocidad de baudios o velocidad de transmisión de símbolos de la señal de ATSC, en lugar de que las señales sean las respuestas sobremuestreadas de los circuitos sincrodinos 4 y 5, con el fin de reducir el número de muestras en el respectivo núcleo de cada filtro compensado. Los filtros que generan respuestas pico a la secuencias de códigos de sincronización son de procedencia conectadas para recibir la respuesta del compensador 7 para reducir el efecto que tiene la recepción de múltiples trayectorias sobre la sincronización de datos. El clasificador 97 de paquetes clasifica paquetes de datos para diferentes aplicaciones, en respuesta a los códigos de encabezado en los paquetes de datos sucesivos.

Paquetes de datos descriptivos de las porciones de audio del programa de DTV son aplicados mediante el clasificador 97 de paquetes a un descodificador 101 de sonido digital. El descodificador 101 de sonido digital suministra señales de sonido estereofónicas del canal izquierdo y canal derecho a un amplificador 102 de audio de varios canales que acciona la pluralidad de altavoces 103, 104. Los paquetes de datos descriptivos de las porciones de video del programa de DTV son aplicados mediante el clasificador 97 de paquetes a un descodificador 105 de MPEG, tal como del tipo de MPEG-2. El descodificador 105 de MPEG suministra señales de sincronización horizontal (H) y vertical (V) al circuito 106 de deflexión del cinescopio que proporciona la exploración o barrido de trama de la pantalla de visualización de un cinescopio 107. El descodificador 105 de MPEG también alimenta señales a los amplificadores 108 del accionador del cinescopio para aplicar señales de accionamiento amplificadas de rojo(R), verde (G) y azul (B) al cinescopio 107. En variaciones del receptor de DTV mostrado en las figuras 1 y 2, se puede utilizar un dispositivo de pantalla diferente en lugar de o además . del cinescopio 107 y el sistema de recuperación de sonido puede ser diferente, consistente de sólo un canal de audio individual o puede ser más elaborado que un simple sistema de reproducción estereofónico.

Los convertidores 48 y 58 de muestras reales a complejas pueden emplear filtros de generación de transformada de Hilbert y circuitos de compensación de retardo como se describe en la patente norteamericana No. 5,479,449 incorporada en la presente por referencia. Alternativamente, los convertidores 48 y 58 de muestras reales a complejas pueden emplear filtros de Rader, como se describe por C.B. Patel y el inventor en la patente norteamericana NO. 5,548,617 expedida el 20 de Octubre de 1996, intitulada DIGITAL VSB DETECTOR WITH BANDPASS PHASE TRACKER USING RADER FILTERS, AS FOR USE IN AN HDTV RECEIVER, e incorporada en la presente como referencia. O los convertidores 48 y 58 de muestras reales a complejas pueden emplear filtros de Ng tal como se describe por C.B. Patel y el inventor en la patente norteamericana No. 5,731,848 expedida el 24 de marzo de 1998 e intitulada DIGITAL VSB DETECTOR WITH BANDPASS PHASE TRACKER USING NG FILTERS, AS FOR USE IN AN HDTV RECEIVER e incorporada en la presente por referencia. De preferencia, la frecuencia más baja de la señal de IF final es mayor de 1 MHz, para mantener la proporción de la frecuencia más alta de la señal de IF final a la misma sustancialmente menor de 8:1 y facilitar mediante esto los requerimientos de filtración para los convertidores de muestras reales a complejas 48 y 58. Para satisfacer está preferencia con respecto a la señal de QAM sola, la frecuencia portadora más baja para la portadora de QAM en la señal de IF final es de 3.69 MHz. Para satisfacer está preferencia con respecto a la señal de VSB sola, la frecuencia portadora más baja para la portadora de VSB en la señal de IF final podría ser de 1.31 MHz, suponiendo que su plena banda lateral es mayor que su banda lateral vestigial o residual en frecuencia o 6.38 MHz, suponiendo que su banda lateral plena es menor que su banda lateral vestigial en frecuencia. Como se enseña por C.B.Patel y el inventor en la patente norteamericana No. 5,606,579 expedida el 25 de febrero de 1997, intitulada DIGITAL VSB DETECTOR WITH FINAL I-F CARRIER AT SUBMULTIPLE OF SYMBOL RATE, AS FOR USE IN AN HDTV RECEIVER, e incorporada en la presente por referencia, hay una fuerte preferencia de que la portadora de la señal que es sincrodina a la banda base en el régimen digital sea de un submúltiplo de un múltiplo de la velocidad de transmisión de símbolos . Esto hace práctico el almacenamiento de señales portadoras digitales en memoria de solo lectura, en lugar de tener que digitalizar las señales portadoras análogas en una base continua. Si la velocidad de muestreo en el ADC 19 es establecida por la primera señal de reloj del generador 8 de reloj (o de temporización) de muestras es de 21.52 X 106 muestras por segundo, de preferencia la frecuencia intermedia final a la cual la portadora de una señal de DTV de QAM es traducida no es mayor de 5.38 MHz, de tal manera que puede ser muestreada por lo menos cuatro veces por ciclo para implementar la sincronización de portadora. Si la portadora de QAM de la señal de IF final debe caer entre 3.69 MHz y 5.38 MHz inclusive, la portadora de QAM podría estar en la 7a., 8a. , 9a. , 10a. sub-armónica de 43.05 MHz, por ejemplo. La 7a. sub-armónica de 43.05 MHz y la tercer sub-armónica de 21.52, 5.58 MHz, es una clara favorita para la frecuencia intermedia final a la cual la portadora de QAM debe ser traducida. Permite que las simetrías en el direccionamiento de la ROM 49 sean aprovechadas para reducir el número de sitios de almacenamiento reales requeridos. Desde el punto de vista de mantener bajo el número de sitios de almacenamiento reales preferidos en la ROM 49, la lia. sub-armónica de 43.05 MHz y la 5a. sub-armónica de 21.52 MHz, 3.587 MHz, podría ser un frecuencia intermedia final apropiada a la cual la portadora de QAM es traducida, pero entonces el convertidor 48 de muestras reales a complejas debe ser diseñado para proporcionar una conversión de muestras reales a complejas hasta 900 KHz. La portadora de VSB podría estar en la 5a., 6a., 7a., 8a., 9a., 10a., lia., 12a., 13a., 14a., o 15a. sub-armónica de 43.05 MHz por ejemplo. Si la velocidad de muestras en el ADC 29 es establecida por la primera señal de reloj (o sincronización) del generador 8 de reloj (o de sincronización) de muestra de tal manera que sea de 21.52 * 106 muestras por segundo, las técnica de sincronización de símbolos adaptadas de las técnicas de Qureshi no pueden ser empleadas exitosamente, a no ser que la frecuencia intermedia final a la cual la portadora de una señal de DTV de VSB es traducida no sea mayor de 5.38 MHz. Si la banda lateral completa de la señal de VSB se encuentra debajo de su banda lateral vestigial en frecuencia, la velocidad de muestras en el ADC 29 debe ser mayor de 21.52 * 106 muestras por segundo (por ejemplo, 43.05 * 106 muestras por segundo) con el fin de que la portadora pueda estar por lo menos a 6.38 MHz. Para evitar la velocidad de muestreo más alta en el ADC 29, la plena banda lateral de la señal de VSB debe estar por encima de su banda lateral vestigial o residual en frecuencia. Esto sugiere que los convertidores 48 y 58 de muestras reales a complejas no pueden emplear prácticamente filtros de Ng cuando la velocidad de muestras en el ADC 29 es de 21.52 * 106 muestras por segundo si se utilizan las técnicas de sincronización de símbolos adaptadas de las técnicas de Qureshi . La portadora de la señal de VSB, tal como es traducida a la frecuencia intermedia final para la sincrodinación a la banda base debe caer en el rango de entre 1.31 MHz y 3.62 MHz, inclusive, si la señal de IF final va a tener su portadora debajo de su plena banda lateral y va a estar restringida a un rango de frecuencias de 1 - 9 MHz. La 15a., sub-armónica, de 2.690 MHz parece ser una buena elección para la frecuencia intermedia final a la cual la portadora de VSB debe ser traducida, considerada desde el punto de vista de reducir el tamaño de las tablas de consulta de la portadora en la ROM al utilizar simetrías en el direccionamiento. Sin embargo, la sub-armónica de 2.690 MHz no es la mejor elección si la portadora de QAM en la señal de IF final alimentada al circuito sincrodino es de 5.381 MHz. En los receptores de radio de las figuras 1 y 3 esto es debido a que las frecuencias nominales de los terceros osciladores locales 30A y 30B son entonces las mismas entre sí y en los receptores de radio de las figuras 2 y 4 esto es debido a que las frecuencias nominales de los segundos osciladores locales 20A y 20B son entonces las mismas entre sí. Los osciladores cercanos entre sí que son de casi las mismas frecuencias tienen una tendencia a oscilar al unísono, lo cual puede afectar adversamente la capacidad de controlar separadamente sus respectivas frecuencias . La 31a. sub-armónica de 43.05 MHz, 1.345 MHz, que es la 15a. sub-armónica de 21.52 MHz, parece ser otra buena elección para la frecuencia intermedia final a la cual la portadora de VSB debe ser traducida, desde el punto de vista de reducir el tamaño de las tablas de consulta de la portadora en ROM al utilizar simetrías en el direccionamiento. La 23a. sub-armónica de 43.05 MHz, 1.793 MHz, que es la lia. sub-armónica de 21.52 MHz, puede ser escogida en lugar de esto, sin embargo, para facilitar los requerimientos de diseño en cuanto al convertidor 58 de muestras reales o complejas en cuanto a que se debe proporcionar una baja conversión de muestras reales o complejas. , La figura 9 es una tabla de frecuencias de diseño para el tercer oscilador local 30A utilizado en los receptores de radio de las figuras 1 y 3 para suministrar las oscilaciones utilizadas para heterodinar una penúltima banda de frecuencia intermedia centrada a 44 MHz a varias bandas de frecuencia intermedia finales para las señales de QAM. Las oscilaciones del tercer oscilador local 30A son de preferencia menores que la penúltima banda de IF con el fin de reducir la posibilidad de que la segunda armónica de las oscilaciones interfiera con cualquier receptor de difusión de radio de frecuencia modulada cercano. La figura 10 es una tabla de frecuencias de diseño para el tercer oscilador local 30B utilizado en los receptores de radio de las figuras 1 y 3 para alimentar las oscilaciones usadas para heterodinar una penúltima banda de frecuencia intermedia centrada a 44 MHz a varias bandas de frecuencia intermedia finales para las señales de VSB, suponiendo que la banda lateral residual está localizada por encima de la plena banda lateral en frecuencia en la penúltima banda de IF y en la banda de IF final. Este tipo de operación es asociado con los ADC 19 y 29 que toman muestras a 43.05 * 106 muestras por segundo, en lugar de a 21.52 * 106 muestras por segundo, en cuyo caso un filtro de reducción de velocidad de .4:1 sería utilizado si el compensador 7 fuera un compensador sincronizado. El primer oscilador local 30 proporciona oscilaciones mayores que la primera banda de frecuencia intermedia al mezclador 11, de tal manera que la banda lateral residual o vestigial localizada abajo de la plena banda lateral en frecuencia en el canal de DTV recibido es convertida para estar localizada por encima de la banda lateral completa en frecuencia en la primera banda de frecuencia intermedia. Con el fin de que la banda lateral vestigial o residual esté localizada por debajo de la banda lateral completa en frecuencia en la segunda o penúltima banda de IF, el segundo oscilador local 20 debe alimentar al segundo mezclador 14 oscilaciones a una frecuencia mayor de la primeras banda de frecuencia intermedia. Con el fin de que la banda lateral vestigial esté localizada por encima de la banda lateral completa en frecuencia en la segunda o penúltima banda de IF, el segundo oscilador local 20 debe alimentar al segundo mezclador 14 oscilaciones a una frecuencia menor que la primera banda de frecuencia intermedia. Si la primera banda de IF está centrada a 940 MHz, por ejemplo el segundo oscilador local 20 alimenta oscilaciones a 896 MHz para centrar la penúltima banda de IF a 44 MHz. Los 896 MHz se encuentran por encima del canal 83 de UHF actual de tal manera que un receptor de NTSC cercano no sintonizará estas segundas oscilaciones si son irradiadas más allá del receptor de DTV. Si la banda lateral vestigial está localizada por encima de la plena banda lateral en frecuencia en la segunda o penúltima banda de IF, el tercer oscilador local 30B debe alimentar al tercer mezclador 28 oscilaciones a una frecuencia menor que aquella en la penúltima banda de IF, con el fin de que la banda lateral vestigial esté localizada por encima de la plena banda lateral en presencia en la banda de IF final. La figura 11 es una tabla de frecuencias de diseño para el tercer oscilador local 30B utilizado en los receptores de radio de las figuras 1 y 3 para alimentar las oscilaciones utilizadas para heterodinar una penúltima banda de frecuencia intermedia centrada a 44 MHz a varia bandas de frecuencia intermedia finales para las señales de VSB, suponiendo que la banda lateral vestigial está localizada por debajo de la plena banda lateral en frecuencia en la penúltima banda de IF y en la banda de IF final. El primer oscilador local 10 proporciona oscilaciones por encima de la primera banda de frecuencia intermedia al mezclador 11, de tal manera que la banda lateral vestigial localizada por debajo de la plena banda lateral en frecuencia en el canal de DTV recibido es convertida para estar localizada por encima de la plena banda lateral en frecuencia en la primera banda de frecuencia intermedia. Con el fin de que la banda lateral vestigial esté localizada por debajo de la plena banda lateral en frecuencia en la segunda o penúltima banda de IF, el segundo oscilador 20 debe alimentar al segundo mezclador 14 oscilaciones a una frecuencia por encima de la primera banda /de frecuencia intermedia. Si la primera banda de IF está centrada a 916 MHz, por ejemplo, el segundo oscilador local 20 alimenta oscilaciones a 960 MHz, para centrar la penúltima banda de IF a 44 MHz. Es deseable que el segundo oscilador local 20 alimente oscilaciones a una frecuencia no mayor de 960 MHz, con el fin de minimizar la posibilidad de interferencia con la banda de navegación aeronáutica. Si la banda lateral vestigial está localizada por debajo de la plena banda lateral en frecuencia en la segunda o penúltima banda de IF, el tercer oscilador local 30B debe alimentar al tercer mezclador 28 oscilaciones a una frecuencia menor que aquella en la penúltima banda de IF, con el fin de que la banda lateral vestigial esté localizada por debajo de la plena banda lateral en frecuencia en la banda de IF final. La ubicación de la segunda o penúltima banda de IF (frecuencia intermedia) a una frecuencia más baja facilita al tercer oscilador local 30B oscilar a una frecuencia mayor que está banda de IF. Tal arreglo permite que la banda lateral vestigial esté localizada por encima de la plena banda lateral en frecuencia en la penúltima banda de IF y que la banda lateral residual esté localizada por debajo de la plena banda lateral en frecuencia en la banda de IF final. Tal arreglo permite alternativamente que la banda lateral vestigial esté localizada por debajo de la plena banda lateral en frecuencia en la penúltima banda de IF y que la banda lateral vestigial o residual esté localizada por /encima de la plena banda lateral en frecuencia en la banda de IF final. La frecuencia de oscilación del segundo oscilador local 20 no necesita ser eliminada de la primera banda de frecuencia intermedia, lo que facilita los requerimientos de diseño en las porciones de UHF de las porciones del receptor de radio del receptor de señal de DTV. La penúltima banda de IF, (frecuencia intermedia) al estar a una frecuencia más baja, hace más dicífil, sin embargo el diseño satisfactorio del filtro 26 de SAW. En otras modalidades de la invención, la SEÑAL DE CONTROL DE QAM/VSB es desarrollada mediante elementos diferentes al detector 39 de la presencia de la portadora piloto. Por ejemplo, la señal de control de QAM/VSB puede ser desarrollada de la siguiente manera, como la señal de salida de un circuito monoestable o su equivalente. Un filtro compensado alimenta impulsos de salida sensibles a los grupos de códigos de sincronización de segmentos de datos, grupos de códigos de sincronización de campos de datos o a porciones de los grupos de códigos de sincronización de campo de datos en la señal de salida en fase del circuito 5 sincrodino de VSB, recibida como señal de entrada por el filtro compensado. Estos impulsos son detectados en umbral para discriminarlos contra el ruido y los impulsos del detector de umbral son alimentados a un circuito monoestable para colocarlo en su estado inestable. En tanto que el circuito monoestable sea mantenido en su estado inestable, la SEÑAL DE CONTROL DE QAM/VSB indica la recepción de AM de VSB. Cuando la señal de sincronización de datos que acompaña a una señal de DTV de VSB no es detectada, el circuito monoestable asume su estado estable, de tal manera que la SEÑAL DE CONTROL DE QAM/VSB indica ninguna recepción de la señal de DTV de VSB de la cual se infiera la recepción de QAM. Se hace constar que, con relación a esta fecha, el mejor método conocido por la solicitante para llevar a la práctica la citada invención, es el convencional para la manufactura de los objetos a que la misma se refiere.

Claims (9)

1. Reivindicaciones Habiéndose descrito la invención como antecede, se reclama como propiedad lo contenido en lo siguiente : 1. Un receptor de radio para recibir una señal de televisión digital seleccionada, independientemente de si es una señal de televisión digital de amplitud modulada en cuadratura (QAM) o una señal de televisión digital de banda lateral vestigial (o residual) (VSB) , el receptor de radio está caracterizado porque comprende: una primera cadena de amplificadores de frecuencia intermedia conectados para alimentar una primera respuesta de frecuencia intermedia final a la señal de televisión digital seleccionada, tal como es convertida a una primera banda de frecuencia intermedia; un primer convertidor análogo a digital para digitalizar la primera respuesta de frecuencia intermedia final, para generar una primera respuesta de frecuencia final digitalizada; un circuito sincrodino de QAM (amplitud modulada en cuadratura) para generar corrientes de muestras reales e imaginarias de códigos de símbolos de QAM (amplitud modulada en cuadratura) intercalados mediante la sincrodinación de la primera respuesta de frecuencia intermedia final digitalizada a la banda base, a condición de que sea una señal de QAM (amplitud modulada en cuadratura) ; una segunda cadena de amplificadores de frecuencia intermedia conectados para alimentar una segunda respuesta de frecuencia intermedia final a la señal de televisión digital seleccionada y a cualquier señal de televisión análoga de co-canal acompañante, tal como es convertida a la primera banda de frecuencia intermedia, la segunda respuesta de frecuencia intermedia final es más selectiva que la primera respuesta de frecuencia intermedia final, para excluir la respuesta sustancial a la mayor parte de la portadora de audio de cualquier señal de televisión análoga de co-canal acompañante; un segundo convertidor análogo a digital para digitalizar la segunda respuesta de frecuencia intermedia final, para generar una segunda respuesta de frecuencia final digitalizada; y un circuito sincrodino de VSB (banda lateral vestigial) para generar una corriente de muestras reales de códigos de símbolos de VSB (banda lateral vestigial) intercalados mediante la sincrodinación de la segunda respuesta de frecuencia intermedia final digitalizada a la banda base, a condición de que sea una señal de VSB (banda lateral vestigial) .
2. 2. El receptor de radio de conformidad con la reivindicación 1, caracterizado porque comprende además: un primer oscilador local sintonizable para alimentar primera oscilaciones a cualquier número de ultra-altas frecuencias prescritas; y primeros circuitos de conversión para convertir una señal de televisión digital seleccionada a la primera banda de frecuencia intermedia para su aplicación a la primera cadena de amplificadores de frecuencia intermedia y a la segunda cadena de amplificadores de frecuencia intermedia como sus respectivas señales de entrada, al mezclar la señal de televisión digital seleccionada con las primera oscilaciones en el primer circuito mezclador y seleccionarla contra una señal de imagen resultante.
3. 3. El receptor de radio de conformidad con la reivindicación 2, caracterizado porque el primer circuito mezclador comprende: dos primeros mezcladores para mezclar la señal de televisión digital seleccionada con las primeras oscilaciones, uno de los primeros mezcladores es para alimentar la señal de televisión digital seleccionada tal como es convertida a la primera banda de frecuencia intermedia a la primera cadena de amplificadores de frecuencia intermedia como su señal de entrada y el otro del primer mezclador es para alimentar la señal de televisión seleccionada, tal como es convertida a la primera banda de frecuencia intermedia a la segunda cadena de amplificadores de frecuencia intermedia como su señal de entrada.
4. 4. El receptor de radio de conformidad con la reivindicación 3, caracterizado porque las primeras y segundas cadenas de amplificadores de, frecuencia intermedia comprenden cada uno: un primer amplificador de frecuencia intermedia respectivo para alimentar una primera respuesta del amplificador de frecuencia intermedia respectiva a la señal de televisión digital seleccionada, tal como es convertida a una primera banda de frecuencia intermedia, un segundo circuito de conversión respectivo para convertir la primera respuesta del amplificador de frecuencia intermedia respectiva a una segunda banda de frecuencia intermedia y rechazar una señal de imagen resultante, un segundo amplificador de frecuencia intermedia respectivo para alimentar una respectiva respuesta del segundo amplificador de frecuencia intermedia a la señal de televisión digital seleccionada, tal como es convertida a la segunda banda de frecuencia intermedia y un tercer circuito de conversión respectivo para convertir la respectiva respuesta del segundo amplificador de frecuencia intermedia a una tercera banda de frecuencia intermedia y rechazar una señal de imagen resultante.
5. 5. El receptor de radio de conformidad con la reivindicación 4, caracterizado porque comprende además: un respectivo segundo mezclador dentro del respectivo segundo circuito de conversión en cada una de las primeras y segundas cadenas , de amplificadores de frecuencia intermedia para mezclar las respectivas segundas oscilaciones con la respectiva respuesta del primer amplificador de frecuencia intermedia para generar una respectiva respuesta del segundo mezclador en la respectiva segunda banda de frecuencia intermedia; un segundo oscilador local de frecuencia fija para alimentar las segundas oscilaciones respectivas al segundo mezclador respectivo en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia; un tercer mezclador respectivo dentro de los respectivos terceros circuitos de conversión en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia, para mezclar las respectivas terceras oscilaciones con la respectiva respuesta del segundo amplificador de frecuencia intermedia para generar una respectiva respuesta del tercer mezclador en la respectiva tercera banda de frecuencia intermedia; un tercer oscilador local respectivo de frecuencia controlada respectivamente para alimentar las terceras oscilaciones respectivas al tercer mezclador respectivo en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia; circuitos sensibles a las corrientes de muestras reales e imaginarias del código de símbolos de QAM (amplitud modulada en cuadratura) alimentados mediante el circuito sincrodino de QAM (amplitud modulada en cuadratura) para alimentar una respectiva señal de control de frecuencia y fase automática al tercer oscilador local en la primera cadena de amplificadores de frecuencia intermedia; circuitos sincrodinos de VSB (banda lateral vestigial) adicionales para generar una corriente de muestras imaginarias de códigos de símbolos de VSB (banda lateral vestigial) intercalados, mediante la sincrodinación de la segunda respuesta de frecuencia intermedia final digitalizada a la banda base; y circuitos sensibles a la corriente de muestras imaginarias alimentada mediante el circuito sincrodino de VSB (banda lateral vestigial) adicional para alimentar una respectiva señal de control de frecuencia y fase automática al tercer oscilador local en la segunda cadena de amplificadores de frecuencia intermedia.
6. 6. El receptor de radio de conformidad con la reivindicación 4, caracterizado porque comprende: un respectivo segundo mezclador dentro del respectivo segundo circuitos de conversión en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia, para mezclar las respectivas segundas oscilaciones con la respectiva respuesta del primer amplificador de frecuencia intermedia para generar una respectiva respuesta del segundo mezclador en ia respectiva segunda banda de frecuencia intermedia; un segundo oscilador local respectivo de frecuencia controlada respectivamente para alimentar las segundas oscilaciones respectivas al segundo mezclador respectivo en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia; un tercer mezclador respectivo dentro de los respectivos terceros circuitos de conversión respectivos en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia, para mezclar las respectivas terceras oscilaciones con la respectiva respuesta del segundo amplificador de frecuencia intermedia para generar una respectiva respuesta del tercer mezclador en la respectiva tercera banda de frecuencia intermedia; un tercer oscilador local de frecuencia fija que alimenta oscilaciones al respectivo tercer circuito mezclador en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia; un circuito sensible a las corrientes de muestras reales e imaginarias de códigos de símbolos de QAM (amplitud modulada en cuadratura) intercalados alimentados mediante el circuito sincrodino de QAM (amplitud modulada en cuadratura) para alimentar una respectiva señal de control de frecuencia y fase automática al segundo oscilador local en la primera cadena de amplificadores de frecuencia intermedia; un circuito sincrodino de VSB (banda lateral vestigial) adicional para generar una corriente de muestras imaginarias de códigos de símbolos de VSB (banda lateral vestigial) intercalados mediante la sincrodinación de la segunda respuesta de frecuencia intermedia final digitalizada a la banda base; circuitos sensibles a las corrientes de muestras imaginarias alimentad mediante el circuito sincrodino de VSB (banda lateral vestigial) adicional para alimentar una respectiva señal de control de frecuencia y fase automática al segundo oscilador local en la segunda cadena de amplificadores de frecuencia intermedia;
7. 7. El receptor de radio de conformidad con reivindicación 2, caracterizado porque el primer circuito de conversión comprende: un primer mezclador para mezclar la señal de televisión digital seleccionada con las primeras oscilaciones en el primer circuito mezclador, el primer mezclador es para alimentar la señal de televisión digital seleccionada, tal como es convertida a la primera banda de frecuencia intermedia a la primera cadena de amplificadores de frecuencia intermedia como su señal de entrada y a la segunda cadena de amplificadores de frecuencia intermedia como su señal de entrada.
8. 8. El receptor de radio de conformidad con la reivindicación 7, caracterizado porque comprende además: un respectivo segundo mezclador dentro del respectivo segundo circuito de conversión en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia, para mezclar las segundas oscilaciones respectivas con la respectiva respuesta del primer amplificador de frecuencia intermedia para generar una respectiva respuesta del segundo mezclador en la respectiva segunda banda de frecuencia intermedia; un segundo oscilador local de frecuencia fija para alimentar la segundas oscilaciones respectivas al segundo mezclador respectivo en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia; un tercer mezclador respectivo dentro del tercer circuito de conversión respectivo en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia, para mezclar las respectivas terceras oscilaciones con la respectiva respuesta del segundo amplificador de frecuencia intermedia para generar una respectiva respuesta del tercer mezclador en la respectiva tercera banda de frecuencia intermedia; un tercer oscilador local respectivo de frecuencia controlada respectivamente para alimentar las terceras oscilaciones respectivas al , tercer mezclador respectivo en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia; un circuito sensible a las corrientes de muestras reales e imaginarias de códigos de símbolos de QAM (amplitud modulada en cuadratura) intercalados suministrados mediante el circuito sincrodino de QAM (amplitud modulada en cuadratura) para alimentar una respectiva señal de control de frecuencia y fase automática al tercer oscilador local en la primera cadena de amplificadores de frecuencia intermedia; un circuito sincrodino de VSB (banda lateral vestigial) adicional para generar una corriente de muestras imaginarias de códigos de símbolos de VSB (banda lateral vestigial) mediante la sincrodinación de la segunda respuesta de frecuencia intermedia final digitalizada a la banda base; un circuito sensible a la corriente de muestras imaginarías alimentada mediante el circuito sincrodino de VSB (banda lateral vestigial) adicional para alimentar una respectiva señal de control de frecuencia y fase automática al tercer oscilador local en la segunda cadena de amplificadores de frecuencia intermedia;
9. 9. El receptor de radio de conformidad con la reivindicación 7, caracterizado porque comprende además: un segundo mezclador respectivo dentro de los respectivos segundos circuitos de conversión en cada una de las primeras y segundas , cadenas de amplificadores de frecuencia intermedia para mezclar las segundas oscilaciones respectivas con la respectiva respuesta del primer amplificador de frecuencia intermedia para generar una respectiva respuesta del segundo mezclador en la respectiva segunda banda de frecuencia intermedia; un respectivo segundo oscilador local de frecuencia controlada respectivamente para alimentar las segundas oscilaciones respectivas al segundo mezclador respectivo en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia; un tercer mezclador respectivo dentro de los terceros circuitos de conversión respectivos en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia para mezclar las terceras oscilaciones respectivas con la respectiva respuesta del segundo amplificador de frecuencia intermedia para generar una respectiva respuesta del tercer mezclador en la respectiva tercera banda de frecuencia intermedia; un tercer oscilador local de frecuencia fija que alimenta oscilaciones al respectivo tercer circuito mezclador • en cada una de las primeras y segundas cadenas de amplificadores de frecuencia intermedia; un circuito sensible a las corrientes de muestras reales e imaginarias de códigos de símbolos de QAM (amplitud modulada en cuadratura) intercalados alimentados mediante el circuito sincrodino de QAM (amplitud modulada en cuadratura) para alimentar una respectiva señal de control de frecuencia y fase automática al segundo oscilador local en la primera cadena de amplificadores de frecuencia intermedia; un circuito sincrodino de VSB (banda lateral vestigial) adicional para generar una corriente de muestras imaginaria mediante la sincrodinación de la segunda respuesta de frecuencia intermedia final digitalizada a la banda base; y un circuito sensible a la corriente de muestras imaginarias alimentada mediante el circuito sincrodino de VSB (banda lateral vestigial) adicional para alimentar una respectiva señal de control de frecuencia y fase automática al segundo oscilador local en la segunda cadena de amplificadores de frecuencia intermedia.