[go: up one dir, main page]

MX2016003220A - Dispositivo de procesamiento de datos y metodo de procesamiento de datos. - Google Patents

Dispositivo de procesamiento de datos y metodo de procesamiento de datos.

Info

Publication number
MX2016003220A
MX2016003220A MX2016003220A MX2016003220A MX2016003220A MX 2016003220 A MX2016003220 A MX 2016003220A MX 2016003220 A MX2016003220 A MX 2016003220A MX 2016003220 A MX2016003220 A MX 2016003220A MX 2016003220 A MX2016003220 A MX 2016003220A
Authority
MX
Mexico
Prior art keywords
parity
data processing
ldpc
bits
matrix
Prior art date
Application number
MX2016003220A
Other languages
English (en)
Inventor
Yuji Shinohara
Makiko Yamamoto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of MX2016003220A publication Critical patent/MX2016003220A/es

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033Theoretical methods to calculate these checking codes
    • H03M13/036Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615Use of computational or mathematical techniques
    • H03M13/616Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Algebra (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

La presente tecnología se refiere a un dispositivo de procesamiento de datos y un método de procesamiento de datos de modo que se proporciona un código de LDPC con una buena tasa de errores de bits. Un codificador de LDPC codifica mediante un código de LDPC cuya longitud de código es 16200 bits y cuya tasa de código es 8/15. El código de LDPC incluye bits de información y bits de paridad. Una matriz H de comprobación de paridad incluye una parte de matriz de información correspondiente a los bits de información del código de LDPC y una parte de matriz de paridad correspondiente a los bits de paridad. La parte de matriz de información de la matriz H de comprobación de paridad se representa por una tabla del valor inicial de la matriz de comprobación de paridad que indica una posición de un elemento 1 de la parte de matriz de información para cada 360 columnas. La presente tecnología es aplicable a un caso en el cual se realizan la codificación de LDPC y la decodificación de LDPC.
MX2016003220A 2013-09-20 2014-09-05 Dispositivo de procesamiento de datos y metodo de procesamiento de datos. MX2016003220A (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013196141 2013-09-20
PCT/JP2014/073468 WO2015041073A1 (ja) 2013-09-20 2014-09-05 データ処理装置、及びデータ処理方法

Publications (1)

Publication Number Publication Date
MX2016003220A true MX2016003220A (es) 2016-06-07

Family

ID=52688724

Family Applications (2)

Application Number Title Priority Date Filing Date
MX2016003220A MX2016003220A (es) 2013-09-20 2014-09-05 Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX2019015244A MX388805B (es) 2013-09-20 2014-09-05 Dispositivo de procesamiento de datos y metodo de procesamiento de datos.

Family Applications After (1)

Application Number Title Priority Date Filing Date
MX2019015244A MX388805B (es) 2013-09-20 2014-09-05 Dispositivo de procesamiento de datos y metodo de procesamiento de datos.

Country Status (8)

Country Link
US (3) US20160204800A1 (es)
EP (1) EP3048735B1 (es)
JP (1) JP6364416B2 (es)
KR (3) KR101929298B1 (es)
CN (1) CN105531936B (es)
CA (1) CA2923594C (es)
MX (2) MX2016003220A (es)
WO (1) WO2015041073A1 (es)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113711B1 (ko) * 2013-05-02 2020-06-02 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
KR101929298B1 (ko) * 2013-09-20 2018-12-17 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
CA2948600C (en) 2014-05-21 2022-11-29 Sony Corporation Data processing device and method for decreasing the signal-to-noise power ratio per symbol for a selected bit error rate of a digital television broadcasting signal
KR102287627B1 (ko) * 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
WO2018168428A1 (ja) * 2017-03-13 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 送信装置及び送信方法、受信装置及び受信方法、並びに、プログラム
JP6930375B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930376B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
CN118074859B (zh) * 2023-11-28 2025-01-28 上海航天电子通讯设备研究所 一种基于星载的可变位宽ldpc并行编码系统和方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1463255A1 (en) 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
CN1902828B (zh) * 2003-08-08 2012-02-29 英特尔公司 用于改变低密度奇偶校验码字长度的方法和装置
DE102004001212A1 (de) 2004-01-06 2005-07-28 Deutsche Thomson-Brandt Gmbh Verfahren und Vorrichtung zum Durchsuchen einer Datenbank in zwei Suchschritten
JP4688841B2 (ja) * 2007-03-20 2011-05-25 日本放送協会 符号化器及び復号器、並びに送信装置及び受信装置
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
US8402337B2 (en) 2007-11-26 2013-03-19 Sony Corporation Data processing apparatus and data processing method as well as encoding apparatus and encoding method
JP2011176645A (ja) 2010-02-24 2011-09-08 Sony Corp データ処理装置、及びデータ処理方法
JP2011176783A (ja) 2010-02-26 2011-09-08 Sony Corp データ処理装置、及びデータ処理方法
JP5630278B2 (ja) * 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP2012235269A (ja) * 2011-04-28 2012-11-29 Sony Corp データ処理装置、及び、データ処理方法
JP5664919B2 (ja) 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
EP2560311A1 (en) * 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
KR20150005853A (ko) * 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US10305632B2 (en) * 2013-09-17 2019-05-28 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
KR101929298B1 (ko) * 2013-09-20 2018-12-17 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
EP3051703A4 (en) * 2013-09-26 2017-06-07 Sony Corporation Data processing device and data processing method
EP3051706A4 (en) * 2013-09-26 2017-06-14 Sony Corporation Data processing device and data processing method
JP6428649B2 (ja) * 2014-05-21 2018-11-28 ソニー株式会社 データ処理装置、及び、データ処理方法
CA2948600C (en) * 2014-05-21 2022-11-29 Sony Corporation Data processing device and method for decreasing the signal-to-noise power ratio per symbol for a selected bit error rate of a digital television broadcasting signal

Also Published As

Publication number Publication date
KR101929298B1 (ko) 2018-12-17
EP3048735B1 (en) 2019-12-04
US20160204800A1 (en) 2016-07-14
KR101752344B1 (ko) 2017-06-29
CA2923594C (en) 2022-12-06
MX388805B (es) 2025-03-20
KR20170075816A (ko) 2017-07-03
EP3048735A4 (en) 2017-05-24
JPWO2015041073A1 (ja) 2017-03-02
CN105531936B (zh) 2020-01-03
KR20180133947A (ko) 2018-12-17
CA2923594A1 (en) 2015-03-26
JP6364416B2 (ja) 2018-07-25
EP3048735A1 (en) 2016-07-27
WO2015041073A1 (ja) 2015-03-26
US10320416B2 (en) 2019-06-11
US20190253074A1 (en) 2019-08-15
US20180287633A1 (en) 2018-10-04
MX2019015244A (es) 2020-02-07
CN105531936A (zh) 2016-04-27
KR102113942B1 (ko) 2020-06-02
KR20160060629A (ko) 2016-05-30
US10972128B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
MX2016003229A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX338477B (es) Aparato de procesamiento de datos y metodo de procesamiento de datos.
MX2016003220A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX2015009838A (es) Dispositivo para el procesamiento de datos y metodo para el procesamiento de datos.
MX2015009839A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MY191686A (en) Data processing apparatus and data processing method
MX384170B (es) Dispositivo de procesamiento de datos y método de procesamiento de datos.
MX389047B (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
JP2018082368A5 (ja) 送信装置、及び、送信方法
MX392428B (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
JP2018082364A5 (ja) 送信装置、及び、送信方法
JP2018082367A5 (ja) 送信装置、及び、送信方法
MX378589B (es) Codificador de revision de paridad de baja densidad que tiene una longitud de 64800 y un indice de codigo de 3/15 y metodo de codificacion de revision de paridad de baja densidad que utiliza el mismo.
MX2015009939A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX376571B (es) Dispositivo de perforación de paridad para la codificación de información de señalización de longitud variable y método de perforación de paridad que lo utiliza.
MX374175B (es) Codificador de revisión de paridad de baja densidad que tiene una longitud de 64800 y un índice de código de 4/15 y método de codificación de revisión de paridad de baja densidad que utiliza el mismo.
MX371419B (es) Codificador de revision de paridad de baja densidad que tiene una longitud de 16200 y un indice de codigo de 2/15 y metodo de codificacion de revision de paridad de baja densidad que utiliza el mismo.
MX374566B (es) Codificador de revision de paridad de baja densidad que tiene una longitud de 16200 y un indice de codigo de 3/15 y metodo de codificacion de revision de paridad de baja densidad que utiliza el mismo.
JP2018082369A5 (ja) 送信装置、及び、送信方法
MX2016003228A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX350601B (es) Codificador de revisión de paridad de baja densidad que tiene una longitud de 64800 y un índice de código de 4/15 y método de codificación de revisión de paridad de baja densidad que utiliza el mismo.
MX2016003484A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX2016003222A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX350599B (es) Codificador de revisión de paridad de baja densidad y método de codificación de revisión de paridad de baja densidad que utiliza el mismo.
MX350602B (es) Codificador de revisión de paridad de baja densidad que tiene una longitud de 64800 y un índice de código de 7/15 y método de codificación de revisión de paridad de baja densidad que utiliza el mismo.

Legal Events

Date Code Title Description
FG Grant or registration