MX2007010578A

MX2007010578A - Aparatos, sistemas y metodos para producir simbolos coherentes en una red de una sola frecuencia.

Info

Publication number: MX2007010578A
Application number: MX2007010578A
Authority: MX
Inventors: Michael Simon
Original assignee: Rohde & Schwarz
Priority date: 2005-03-02
Filing date: 2006-03-01
Publication date: 2007-11-06
Also published as: US7532677B2; EP1854283A2; BRPI0607484A2; CA2598125C; BRPI0608253A2; US20060200852A1; CA2597689C; MX2007010577A; BRPI0607484B1; WO2006094053A2; WO2006094050A2; EP1854292B1; KR101152307B1; KR20070106695A; EP1854292A2; WO2006094050A3; KR20070108166A; EP1854292A4; KR101136403B1; WO2006094053A3

Abstract

Se proporcionan un sistema, metodo, aparato y codigo de computadora para producir simbolos coherentes a partir de transmisores RF digitales. Un receptor recibe un primer paquete de inicializacion que contiene una pluralidad de bytes generales y codificadores Trellis son inicializados deterministamente usando el primer paquete de inicializacion.

Description

APARATOS. SISTEMAS Y MÉTODOS PARA PRODUCIR SÍMBOLOS COHERENTES EN UNA RED DE UNA SOLA FRECUENCIA REFERENCIA CRUZADA A SOLICITUDES RELACIONADAS Esta solicitud reclama prioridad de, y en beneficio de, la solicitud provisional de patente de E.U.A. No. de serie 60/657,416, presentada el 2 de marzo del 2005 y la solicitud provisional de patente de E.U.A. No. de serie 60/740,424, presentada el 29 de noviembre del 2005 , ambas de las cuales se incorporan en la presente a manera de referencia en su totalidad.

ANTECEDENTES DE LA INVENCIÓN Campo de la invención La presente invención se refiere generalmente a redes de una sola frecuencia (SFNs) que usan una multiplicidad de transmisores, y más particularmente a tecnología para producir símbolos coherentes para implementar SFNs.

Técnica relacionada Una red de una sola frecuencia (SFN) es una colección de transmisiones que operan en la misma frecuencia para llevar la misma información a receptores en un área dada. Los transmisores emiten señales idénticas, varias de las cuales pueden ser recibidas más o menos simultáneamente por receptores individuales. Una ventaj a de usar varios transmisores en lugar de un transmisor poderoso es que varios transmisores proporcionan vías alternas para que la señal entre en una estructura, tal como una casa, proporcionando así una mejor recepción. En áreas montañosas, por ej emplo, podría ser difícil encontrar una ubicación capaz de dar servicio a todos los centros de población en el área, toda vez que comúnmente se localizan en valles. Varios transmisores pueden colocarse estratégicamente para cubrir estas áreas pequeñas y rellenar los espacios.

Una aplicación de SFNs es para la transmisión de datos codificados digitalmente tales como televisión digital (DTV), el sistema y normas relacionadas para los cuales han sido establecidas por el Comité de Sistemas de Transmisión Avanzados ("ATSC"). Bajo la norma DTV del ATSC (o norma A/53), incorporada en la presente a manera de referencia en su totalidad, es posible transmitir grandes cantidades de datos incluyendo imágenes de alta definición, sonido de alta calidad, varias imágenes de definición estándar y otras comunicaciones relacionadas o no relacionadas auxiliares, las cuales pueden ser accesibles usando una computadora o aparato televisor.

La norma DTV incluye las siguientes capas: la capa de video/audio, capa de compresión, capa de transporte y la capa de transmisión. En la parte superior de la jerarquía está la señal digital no comprimida en uno de los varios formatos de datos digitales (por ejemplo, formatos de video/audio). La corriente de datos que corresponde a la capa de video/audio se conoce como la corriente elemental.

La capa de compresión comprime la corriente elemental en una corriente de bits con un índice de datos más bajo. En la norma DTV del ATSC, se usa compresión MPEG-2 para el video y se usa la compresión Dolby AC-3 para el audio. La corriente de bits comprimida, a su vez, puede ser empaquetada y multiplexada con otras corrientes de bits para crear una corriente de bits digital de índice de datos más alto en la capa de transporte por un multiplexor. El protocolo de transporte MPEG-2 define (entre varias otras cosas) cómo empaquetar y multiplexar paquetes en una corriente de transporte MPEG-2. El resultado es una corriente de paquetes de datos altamente comprimidos en una corriente de bits multiplexada que puede incluir varios programas y/o varias señales de datos.

La corriente de bits multiplexada de la capa de transporte se modula en un portador de radiofrecuencia ("RF") en la capa de transmisión por un sistema de transmisión. El modo de transmisión terrestre utilizado en la actual norma DTV del ATSC para transmitir señales digitales sobre las ondas aéreas es llamado banda lateral residual Codificada por Trellis de ocho niveles (8T-VSB).

La figura 1 es un diagrama de bloques de un bien conocido transmisor 8T-VSB codificado por Trellis 100 usado en un sistema de transmisión RF. El transmisor recibe los paquetes de datos entrantes de video, audio y datos auxiliares intercalados, y, usando un aleatorizador de datos 102, aleatoriza los datos para producir un espectro tipo ruido y plano. Un codificador Reed-Solomon (RS) 104, conocido por su adecuada capacidad de corrección de ruido impulsivo y eficiencia suplementaria de datos, codifica por RS los datos aleatorizados para añadir bytes de paridad al final de cada paquete de datos. A su vez, los datos son intercalados convolucionalmente (es decir, esparcidos) sobre muchos segmentos de datos por un intercalador de datos de bytes 106.

Un pre-codificador y codificador Trellis 108 (referido en la descripción en adelante como un "codificador Trellis") añade redundancia adicional a la señal en forma de varios niveles de datos, creando símbolos de datos de varios niveles para su transmisión. Un componente de inserción de sincronización 1 10 multiplexa las sincronizaciones de segmentos y cuadros con los símbolos de datos de varios niveles antes de que un desplazamiento DC se añada por un componente de inserción piloto 1 12 para la creación del piloto en fase y de bajo nivel. Las sincronizaciones de segmentos y cuadros no son intercaladas. Un modulador VSB 1 14 proporciona una señal de frecuencia intermedia (IF) filtrada a una frecuencia estándar, con la mayoría de una banda lateral removida. Finamente, un sobreconvertidor RF 1 16 traslada la señal al canal RF deseado.

La propagación de trayectorias múltiples es un problema común en ambientes de transmisión de un solo transmisor porque impone una carga en la capacidad del ecualizador de un receptor para manejar ecos de señales. En un sistema de transmisión distribuido, en donde se utilizan varios transmisores, el problema de propagación de trayectorias múltiples es combinado. Es necesario, por lo tanto, sincronizar o ajustar la sinronización del sistema SFN para controlar la dispersión de retraso observada por receptores en áreas de trayectorias múltiples inducidas por SFN, para que no exceda el intervalo de manejo de retrasos de ecualizadores de receptores y se vuelva problemático.

Además, los símbolos de salida de cada transmisor se basan en la corriente de transporte recibida, en cómo ésta es luego aplicada a un Cuadro de Datos y sus estados iniciales de codificadores Trellis, los cuales son normalmente aleatorios. Cuando los transmisores emiten los mismos símbolos entre sí para las mismas entradas de datos, se dice que son hechos "coherentes". Si los transmisores en una SFN no están sincronizados, no emitirán símbolos coherentes.

El ATSC ha promulgado una norma, referida aquí como la norma A/1 10, que proporciona reglas para la sincronización de varios transmisores que emiten señales 85-VSB codificadas por Trellis en una SFN o sistema de transmisión distribuido (DTx) para crear una condición que permita que varios transmisores que sean alimentados por la misma corriente de transporte produzcan símbolos coherentes. SFN y DTx deben entenderse como términos sinónimos. La norma A/1 10 se incorpora de esa manera en la presente a manera de referencia en su totalidad.

La figura 2 muestra un diagrama de bloques de un sistema SFN de ATSC 200 que usa transmisión distribuida A/1 10 (DTx). El sistema SFN 200 incluye tres elementos: una referencia de tiempo y frecuencia externa (mostrada como GPS), un adaptador de transmisión distribuido (DTxA) 202 situado en el extremo de origen de la distribución (o subsistema de enlace estudio a transmisor (STL)), y varios sistemas de transmisión RF 208. DTxA incluye dos bloques básicos: Un insertor de sincronización de transmisor 206 y un modelo de procesamiento de datos 204. El insertor de sincronización de transmisor 206 inserta información (descrita en más detalle abajo) en la corriente de transporte (TS). El modelo de procesamiento de datos 204 es un modelo del procesamiento de datos en un modulador ATSC que sirve como una referencia maestra para los bloques de procesamiento de datos sincronizados esclavizados 210 en los sistemas de transmisión RF 208. Generalmente, cada sistema de transmisión RF 208 incluye dos bloques : bloque de procesamiento de datos sincronizados 210 y bloque de amplificación de procesamiento y potencia de señales 2 1 1 , los cuales son algunas veces colectivamente referidos como un "modulador" 212. Estas etapas de bajo nivel del transmisor también se refieren generalmente como el componente "excitador". En la presente los términos excitador y modulador se usan indistintamente.

En un sistema SFN de ATSC cada bloque de procesamiento de datos sincronizados 210 incluye también un transmisor 8-VSB codificado por Trellis 100 descrito arriba con referencia a la figura 1. Como se muestra en la figura 2, el DTxA produce una corriente de transporte (TS) y alimenta esta corriente a todos los bloques de procesamiento de datos sincronizados 210.

La figura 3 muestra la estructura de un paquete de transmisión distribuido de acuerdo con la norma A/1 10 y la figura 4 ilustra un cuadro de daos VSB, el cual incluye paquetes de datos y campos de corrección de error hacia adelante (FEC) y de sincronización de campo de datos (DFS).

La norma A/1 10 requiere que los siguientes tres elementos del sistema ATSC sean sincronizados: 1. sincronización de frecuencia de las frecuencias piloto o portadora, 2. sincronización de cuadros de datos y 3. sincronización de pre-codificador y codificador Trellis (codificador Trellis). A continuación se da una descripción de cómo estos tres elementos son sincronizados en un grupo de transmisores localizados por separado.

De acuerdo con la norma A/ 1 10, se requiere el control de dos frecuencias transmisoras específicas. Primero la frecuencia RF de la señal transmitida, medida por la frecuencia de su piloto, debe controlarse en forma precisa para conservar frecuencias de los transmisores lo suficientemente cercas unas de otras como para que el receptor no sea sobrecargado con un aparente desplazamiento Doppler entre las señales. La frecuencia de reloj de símbolos debe controlarse en forma precisa para permitir que la corriente de símbolos de salida mantenga desplazamientos de tiempo estables y relativos entre transmisores en una red. Un indicador, stream locked flag, en la estructura de paquetes DTxP se usa para identificar una de dos opciones para llevar a cabo la sincronización de frecuencias de símbolos. Este indicador es un campo de 1 bit que indica a un transmisor esclavo si va a fijar su frecuencia de reloj de símbolos a la frecuencia reloj de corriente de transporte entrante (metodología del ATSC normal) o a fijar su frecuencia de reloj de símbolos a la misma frecuencia de referencia de precisión externa usada a lo largo de la red (por ej emplo, GPS).

La sincronización de cuadros de datos requiere que todos los moduladores esclavos 212 en una SFN usen el mismo paquete de corriente de transporte (TS) para iniciar un cuadro de datos VSB (figura 4). En la norma A/ 1 10 actual del ATSC, esto se logra al usar el DTxA 202 insertando una señal de cadencia. En particular, una señal de cadencia (CS) es insertada en un punto determinista en tiempo, una vez cada 624 paquetes, en la corriente de transporte MPEG-2 proveniente del DTxA a cada uno de los moduladores 212. Dividir la tasa de CS a la mitad produce un Sincronizador de Campo de Datos (Data Field Sync) (DFS). La norma A/53 especifica que el aleatorizador de datos 102, codificador RS 104 e intercalador de datos 106 e intercalador intra-segmentos en parte de 108 en los bloques de procesamiento de datos sincronizados esclavos 210 serán todos esclavizados al DFS .

Además, la norma A/1 10 indica que es necesario desarrollar una condición de estado para que las memorias del codificador Trellis sean aplicadas en una época específica en la corriente de datos simultáneamente por todos los sistemas de transmisión RF 208 en una red. De acuerdo con la norma A/ 1 10, "para poner los pre-codificadores y codificadores Trellis de todos los transmisores en una red en el mismo estado al mismo tiempo, es necesario 'sincronizarlos forzadamente' ('j am sync' them) al modelo de codificador Trellis en el Adaptador de Transmisión Distribuido". En otras palabras, los codificadores Trellis no pueden ser sincronizados al identificar una época en la corriente de transporte (TS). En lugar de ello, para poner los codificadores Trellis de todos los transmisores en una red en los mismos estados al mismo tiempo, una muestra de todos los estados de codificadores Trel lis en el modelo de procesamiento de datos 204 es capturada, y estos datos son llevados en un elemento del DXP, Trellis code state (figura 3), del DTxA 202 a todos los moduladores esclavos 2 12.

En un punto determinista en tiempo posterior, los estados del codificador Trellis que han sido extraídos del DXP se usan para inicializar la memoria de cada codificador Trellis en los moduladores esclavos 212, al estado del modelo de procesamiento de datos 204 en DTxA 202. Una vez que esto se ha llevado a cabo, los codificadores Trellis moduladores son sincronizados y todos los moduladores 212 deben producir "símbolos coherentes". Además, el DTxA indica el modo operativo a los transmisores y proporciona información que será transmitida en el segmento de datos data field sync a través de un canal lateral de velocidad de campos, el cual lleva información actualizada regularmente a una velocidad de campo de datos.

El método usado por una norma A/1 10 para lograr sincronización de codificador Trellis añade demasiada complej idad al diseño general del sistema de transmisión distribuido SFN al requerir que el DTxA 202 muestree los estados de codificador Trellis del modelo de procesamiento de datos. Más aún, la A/ 1 10 no proporciona la capacidad de destinar datos de proceso en el modulador una vez que salen del DTxA. Un cambio de un bit en corriente de datos después del DTxA romperá el esquema de sincronización de código Trellis haciendo entonces difícil, sino es que imposible, añadir mejoras a la norma A/53 del ATSC. Más aún, al añadirse más transmisores en un esquema de varias hileras (por ejemplo, traductor distribuido), la complej idad de una SFN bajo la norma A/1 10 crece, toda vez que un modelo de procesamiento de datos 204 adicional debe ser añadido para cada hilera. Así, lo que se requiere es una tecnología que sea escalable en aplicaciones SFN sin agregar complej idad o restricciones adicionales a la capacidad de extensión de sistema del sistema global.

Dado lo anterior, lo que se requiere es un sistema, un método y producto de programa de computadora para aparatos, sistemas y métodos para producir símbolos coherentes en una red de una sola frecuencia.

BREVE DESCRIPCIÓN DE LA INVENCIÓN La presente invención satisface las necesidades identificadas arriba al proporcionar aparatos, sistemas y métodos para producir símbolos coherentes en una red de una sola frecuencia.

Una ventaja de la presente invención es que es compatible en retrospectiva con las normas existentes del ATSC y los receptores ATSC de legacía.

Otra ventaja de la presente invención es que proporciona un reinicio de Trellis determinista.

Otra ventaj a más de la presente invención es que proporciona sincronización de cuadros VSB determinista y puede hacer esto simultáneamente con el reinicio de Trellis determinista de una manera eficiente.

En otro aspecto de la presente invención, se proporcionan sistemas, métodos, aparatos y código de computadora para producir una pluralidad de símbolos coherentes a partir de una pluralidad de transmisores RF digitales. Un receptor recibe un primer paquete de inicialización que contiene una pluralidad de bytes generales y codificadores Trellis se inicializan deterministamente usando el primer paquete de inicialización.

Las características y ventaj as adicionales de la presente invención, así como la estructura y operación de varias modalidades de la presente invención, se describen en detalle abajo con referencia a los dibujos anexos.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Las características y ventaj as de la presente invención se harán más aparentes a partir de la descripción detallada mostrada a continuación cuando se tome en conjunto con los dibujos, en los cuales los números de referencia iguales indican elementos idénticos o funcionalmente similares.

La figura 1 es un diagrama de bloques de un transmisor 8-VSB codificado por Trellis 100.

La figura 2 muestra un diagrama de bloques de un sistema SFN de ATSC que usa transmisión distribuida A/1 10 en donde varios transmisores 8T-VSB codificados por Trellis son alimentados por la misma corriente de transporte.

La figura 3 muestra la estructura de un paquete de transmisión distribuido de acuerdo con la norma A/1 1 0.

La figura 4 ilustra un cuadro de datos VSB de acuerdo con la norma A/53 del ATSC.

La figura 5 es un diagrama de sistema de una SFN ejemplar de acuerdo con una modalidad de la presente invención.

La figura 6 ilustra un método para insertar paquetes de inicialización de cuadros VSB (VFIPs) de acuerdo con una modalidad de la presente invención.

La figura 7 ilustra una estructura de un paquete de inicialización de cuadros VSB (VFIP) de acuerdo con una modalidad de la presente invención.

La figura 8 es un diagrama de bloques de un intercalador de datos para intercalar una corriente de transportes con VFIPs de acuerdo con una modalidad de la presente invención.

La figura 9 es un diagrama de bloques de un conmutador intercalador que alimenta VFIPs intercalados a codificadores Trellis de acuerdo con una modalidad de la invención.

La figura 10 ilustra la salida de un intercalador de bytes convolucionales continuo de 52 segmentos del ATSC con un VFIP intercalado de acuerdo con una modalidad de la presente invención.

La figura 1 1 muestra la estructura de un VFIP de acuerdo con una modalidad de la presente invención.

La figura 12 ilustra líneas de tiempo de sincronización de SFN que muestran la sintaxis y semántica de temporización para una SFN del ATSC de acuerdo con una modalidad de la presente invención.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN La presente invención se describe ahora en más detalle en la presente en términos de un sistema, método y aparato ejemplares para producir símbolos coherentes en una red de una sola frecuencia. Esto es por motivos de conveniencia únicamente y no está destinado a limitar la aplicación de la presente invención. De hecho, después de leer la siguiente descripción, será aparente para alguien capacitado en las técnicas relevantes cómo implementar la siguiente invención en modalidades alternativas (por ejemplo, redes de varias frecuencias).

Generalmente, la presente invención lleva a cabo las sincronizaciones de ATSC requeridas: 1 . sincronización de frecuencia de las frecuencias piloto o portadoras, 2. sincronización de cuadros de datos y 3. sincronización de pre-codificador/codificador Trellis.

La sincronización de frecuencias del piloto o portador se logra al fijar la frecuencia portadora de un excitador en el sistema transmisor RF a una referencia proveniente de una base de tiempo GPS.

El inicio de un cuadro de datos se determina (es decir, sincroniza) al identificar un punto en la corriente de transporte por medio de un paquete de temporización especial. Generalmente, una corriente de transporte (TS) que tiene un paquete de temporización especializado se genera en una instalación de transmisión. La velocidad TS es fij ada a un reloj GPS (por ejemplo, 10 Mhz), y la referencia temporal GPS (por ejemplo, 1 PPS) se usa para construir el paquete de temporización. Los paquetes de sincronización identifican un punto "época" de cadencia en la TS, el cual se usa para esclavizar todos los cuadros de datos que serán transmitidos desde uno o más sistemas de transmisión RF, y por consiguiente proporcionar sincronización de cuadros de datos (DFS).

La presente invención proporciona además una inicialización determinista de las memorias del codificador Trellis al crear paquetes con patrones de datos predeterminados ubicados en posiciones deterministas a lo largo de un cuadro de datos. Los patrones de datos predeterminados se transmiten desde la estación de transmisión hasta un excitador para causar que sus estados de codificadores Trellis sean inicializados de una forma predecible fija. La sincronización de cuadros de datos y sincronización de codificador Trellis pueden entonces ocurrir usando un solo paquete de inicialización.

La figura 5 es un diagrama de sistema de una SFN 500 de acuerdo con una modalidad de la presente invención. Un emisor de corrientes de transporte 5 14 en una instalación de transmisión tal como un estudio o centro de operaciones de red ("NOC"), es alimentado con una corriente de datos (por ejemplo, corriente de datos MPEG-2). El emisor de corrientes de transporte 5 14 transmite la corriente de datos a una red de distribución 506 en forma de una corriente de transporte (TS) que tiene paquetes de inicialización de cuadros VSB (VFIPs). Los VFIPs son paquetes de sincronización especializados generados por un multiplexor de emisiones 504 del emisor de corrientes de transporte 5 14. En una modalidad, un módulo VFIP dentro de un multiplexor de emisión 504 genera VFIPs. La TS con un VFIP es transmitida a uno o más sistemas de transmisión 502 a través de una red de distribución 506 (por ejemplo, fibra, satélite, microondas y similares). El multiplexor de emisión 504 es sincronizado por una base de tiempo GPS 505.

Otra configuración del emisor de corrientes de transporte puede usarse en lugar del emisor de corrientes de transporte 514. El emisor de corrientes de transporte 508, por ejemplo, proporciona a instalaciones de transmisión la capacidad de usar un multiplexor estándar 5 10 con un generador de VFIP 5104. En esta configuración alternativa del emisor de corrientes de transporte, el emisor de corrientes de transporte 508 incluye una unidad insertora de VFIP externa 509 acoplada en forma comunicativa con un multiplexor estándar 5 10. Una corriente de transporte (TS) con paquetes VFIP es comunicada similarmente del emisor de corrientes de transporte 508 a sistemas de transmisión RF 502 a través de la red de distribución 506.

Sistemas de transmisión RF 502 corriente abajo de la instalación de transmisión incluyen un excitador 504 que puede detectar los VFIPs en la corriente de transporte. Además, los sistemas de transmisión RF 502 incluyen otros componentes tales como aplicadores de potencia (PAs) 5 13. Como se indicó arriba los excitadores también son referidos como moduladores.

En una modalidad de la presente invención, el multiplexor de emisión 504 así como todos los demás nodos en la SFN 500 son sincronizados por una base de tiempo común, base de tiempo GPS 505. La sincronización de frecuencias del piloto o portador es entonces lograda al fijar la frecuencia portadora del excitador 5 12 a la referencia de 10 MHz de la base de tiempo GPS 505 para regular el aparente desplazamiento Doppler observado por el receptor ATSC de la SFN en áreas de cobertura sobrepuestas.

La siguiente descripción de sincronización de cuadros de datos y sincronización de codificadores Trellis es aplicable a ambas configuraciones de emisor de corrientes de transporte (514 y 508). Por conveniencia, la siguiente descripción es en términos del multiplexor de emisión 504. En la siguiente discusión, cuando es adecuado, los componentes correspondientes del emisor de corriente de transporte 508 son identificados. Como se explicó arriba, la sincronización de cuadros de datos requiere que todos los excitadores en una SFN seleccionen el mismo paquete de la TS entrante para empezar un cuadro de datos VSB. En la presente invención, cada excitador 512 sigue la temporización por sincronización de cuadros del multiplexor de emisión 504 para lograr una sincronización de cuadros iniciales y para mantener esta condición.

El multiplexor de emisión 504 tiene su velocidad de datos fijada a la referencia GPS 505 , e inicia la sincronización de cuadros al seleccionar uno de los paquetes TS para empezar un cuadro VSB. Una vez que un paquete TS inicial ha sido seleccionado para empezar el conteo, el multiplexor de emisión 504 cuenta 623 paquetes TS inclusive del multiplexor de emisión 504 del paquete seleccionado (por ejemplo, 0-622) inserta un VFIP como el último paquete (623 ). Esto corresponde a un contenedor de datos (624 paquetes) que es equivalente a la carga útil en un cuadro VSB de A/53 del ATSC que tiene 624 segmentos de carga útil.

El multiplexor de emisión 504 inserta un paquete de inicialización de cuadros VSB (VFIP), como se muestra en la figura 6. Mediante la colocación de VFIP en la última ranura de paquetes (623), la señalización del cuadro VSB se hace implícita. Después de la recepción del VFIP, cada excitador 5 1 2 es señalizado para empezar un nuevo cuadro de datos después de que el último bit del paquete VFIP sea recibido. La cadencia también conocida como temporización o velocidad de cuadros de los cuadros VSB se basa entonces en la temporización por sincronización de cuadros que se mantiene por el multiplexor de emisión 504. Ya que el multiplexor de emisión 504 es fijado a la base de tiempo GPS 505 , el conteo de 0-623 paquetes se vuelve la cadencia de la velocidad de cuadros VSB. Después de la inserción del primer VFIP, VFIPs adicionales pueden insertarse subsecuentemente más adelante a una periodicidad predeterminada (por ejemplo, aproximadamente una vez por segundo). Por ejemplo, siempre que el multiplexor de emisión 504 inserte un VFIP, aparecerá en el segmento 623 como se determina por un contador de cadencia en el multiplexor de emisión. Como se describe en más detalle abajo, parámetros de temporización adicionales pueden ajustarse con base en valores de campos particulares en el VFIP.

La figura 7 ilustra la estructura de un VFIP de acuerdo con una modalidad de la presente invención. Como se muestra en la figura 7, el VFIP incluye un campo identificador de paquete (PID) almacenado en la porción de encabezado del paquete VFIP. El excitador 5 12 identifica un paquete VFIP por su PID. En una modalidad ejemplar, el excitador 5 12 identifica un paquete como un paquete VFIP cuando su valor PID es Ox l FFA. Después de que el paquete VFIP ha sido leído, el excitador 5 12 inserta un sincronizador de campo de datos (data field sync) VSB (DFS).

Los segmentos de carga útil de cuadros empiezan entonces después del Data Field Sync # 1 . El excitador 5 12 hace a su vez una determinación de si 3 12 paquetes TS han sido recibidos. Si es así, el excitador 5 12 inserta DFSs adicionales de acuerdo a la norma A/53.

Como se describe en la norma A/53 del ATSC, un DFS incluye una serie de secuencias de números seudoaleatorios (PN) son una longitud de 5 1 1 , 63 , 63 y 63 símbolos, respectivamente. Las secuencias PN63 son idénticas, excepto que la secuencia intermedia es de un signo opuesto en cualquier otro sincronizador de campo. Esta invención permite que el receptor reconozca los campos de datos alternativos que comprenden un cuadro. En Data Field Sync # 1 todas las tres secuencias PN63 están en la misma fase y en Data Field Sync #2 la secuencia PN63 intermedia está invertida y las otras dos tienen la misma fase. El excitador 504 inserta un DFS sin inversión de PN63 directamente después del último bit del paquete VFIP y luego continúa con la construcción normal de cuadros VSB iniciando con el siguiente paquete TS (0) como el primer segmento de datos del siguiente cuadro VSB.

Si un excitador 5 12 ya ha sido sincronizado por cuadros, un paquete VFIP recibido puede usarse para verificar que el excitador aún esté en fase con la cadencia de cuadros mantenida en el multiplicador de emisión debido a la colocación implícita de VFIP en la corriente de transporte.

Como se explicó arriba, también es necesario desarrollar una condición de estado para que las memorias del codificador Trellis sean aplicadas en una época específica en la corriente de datos simultáneamente por todos los transmisores en una red. La presente invención usa un reinicio de Trellis determinista (DTR) para llevar a cabo sincronización de codificadores Trellis al forzar al codificador Trellis a entrar en un estado cero conocido al entrar un byte predeterminado en el paquete VFIP en el codificador Trellis.

La sincronización de codificadores Trellis se logra con base en un conocimiento a priori de la ubicación del paquete VFIP intercalado en la salida del intercalador de datos de bytes 106 (figura 1 ) antes de la etapa del codificador Trellis 108 (figura 1 ). Con el conocimiento de la salida del intercalador ATSC 106, una vez que los datos de sincronización de cuadros de datos se han logrado, doce posiciones de bytes predeterminadas en VFIP se identifican y se usan para accionar un DTR en cada uno de los doce codificadores Trellis en todos los excitadores en la SFN. La inicialización ocurre tan pronto como cada uno de estos bytes asignados deterministamente entran primero en su codificador Trellis designado. Más particularmente, todos los codificadores Trellis son sincronizados después de los primeros cuatro (4) segmentos del Cuadro de Datos VSB sin la necesidad de alguna sintaxis en el propio VFIP. Sintaxis adicional, descrita en más detalle abajo, se puede añadir para controlar la temporización de emisión y otras funciones transmisoras auxiliares. Así, al usar el multiplexor de emisión 504 (o multiplexor estándar 5 10 e insertor de VFIP 509) para insertar un VFIP, la sincronización de cuadros VSB se señaliza implícitamente. Para el momento en que el cuarto segmento de datos de un nuevo cuadro VSB es transmitido, todos los codificadores Trellis en todos los excitadores serán reiniciados deterministamente a un estado cero común. Símbolos coherentes serán producidos por todos los transmisores en la SFN.

La figura 8 es un diagrama de bloques más detallado de un intercalador de datos convulicionables continuos de 52 segmentos del ATSC. Como se muestra, el intercalador se ilustra como registro de desplazamientos que permutan los símbolos en la señal de entrada, en donde los registros de desplazamiento (excepto por el primero) causan un retraso. La figura 9 ilustra cómo los datos intercalados son alimentados a los codificadores Trellis (#0 a # 1 1 ). La norma A/53 define un punto de partida determinista al principio del primer segmento de datos de cada campo de datos. Con base en este punto de partida y el conocimiento de antemano de cómo el intercalador de datos de bytes 106 procesará una corriente de datos, bytes generales en un VFIP son precalculados e insertados en las posiciones de byte correctas para alimentar uno respectivo de los doce codificadores Trellis. Al entrar cada byte general designado en un codificador Trellis objetivo, el DTR será desencadenado.

La figura 10 muestra un mapa de memoria del intercalador de datos de convolución continuos de 52 segmentos del ATSC. Como se ilustra en la figura 8, los bytes son sincronizados hacia adentro como se ilustra por el conmutador a la izquierda (es decir, desde la salida del codificador Reed-Solomon 104), y los bytes son sincronizados hacia afuera como se ilustra por el conmutador a la derecha de izquierda a derecha (es decir, desde la memoria del intercalador de datos de bytes 106) y enviados a las siguientes etapas de doce ( 12) codificadores Trellis. Como se explicó arriba, un Sincronizador de Campos de Datos (Data Field Sync) (DFS) es insertado posteriormente por la unidad de inserción de sincronizador 1 10 en el proceso por el excitador 5 12. La posición temporal DFS se muestra en la aplicación como una línea horizontal a través de la parte media del diagrama ilustrado en la aplicación mostrada en la figura 10 para ayudar en el entendimiento de la presente invención. En particular, la figura 10 muestra la inserción de un DFS (sin inversión de PN63) en respuesta a un VFIP en el último segmento de paquetes (es decir, el 623es ?mo paquete) del cuadro de datos previo.

Las flechas diagonales en la figura 10 muestran las posiciones asumidas por bytes del VFIP en el intercalador. Como se muestra, existe una dispersión temporal de paquetes a través de límites de cuadros VSB. Tres de los bytes VFIP (5 1 , 103 , 1 53) residen en el último grupo de 52 segmentos antes del final del cuadro anterior (Cuadro n). Los datos (bytes) restantes están en los primeros 52 segmentos de corriente (Cuadro n+l ). Los (4) bytes marcados en cada una de las tres secciones diagonales (es decir, los bytes VFIP 52-55 , 104- 107, 156- 159 o "bytes generales") serán suministrados deterministamente a cada uno de los ( 12) codificadores Trellis numerados 5, 2, B, 8 ; 9, 6, 3 , C; 1 , A, 7, 4 (hex), respectivamente, cuando salgan de la memoria del intercalador. Esto permite que ocurra un reinicio de Trellis determinista (DTR) usando cada uno de los bytes generales designados. Así, un DTR ocurre al procesar bytes generales en un VFIP, y sin afectar u ocurrir en paquetes que lleven contenido (Video, Audio, Datos). Los Bytes VFIP 52-55, 104- 107, 156- 19 también se muestran en la figura 7 y en la figura 1 1 ("DTR de bytes generales reservados").

Al conocer con certidumbre qué bytes VFIP en un VFIP intercalado pasarán a través de los codificadores Trellis, los bytes generales pueden usarse para desencadenar un reinicio de Trellis (DTR) en todos los excitadores en la S FN . Más particularmente, cuando cada uno de estos ( 12) bytes generales entra primero en sus codificadores Trellis respectivos, causará que el codificador Trellis se inicialice a un estado predeterminado. Esto ocurrirá de una forma seriada sobre cuatro (4) segmentos y sincroniza de manera efectiva todos los ( 12) codificadores Trellis en todos los excitadores 5 12 de una forma determinista. Adecuadamente, el reinicio de codificador Trellis determinista es entonces implementado en el excitador 5 12 de tal forma que se adhiera a las trayectorias de codificador Trellis normales de un codificador Trellis de cuatro estados. Esto permite usar lógica combinatoria de cambio bien conocida para lograr un estado común. Un error de paridad ocurrirá en cada VFIP por la acción del DTR en los doce bytes generales designados; esto se acepta y no afectará los paquetes que lleven contenido normal. Como se describió arriba, los doce codificadores Trellis en cada excitador 502 serán reiniciados sobre los primeros cuatro segmentos (0, 1 ,2,3) del Cuadro N+l usando los bytes generales. Más particularmente, cada byte general usado para DTR causará un error de byte ( 1 ) determinista en el decodificador RS cuando se reciba el VFIP. La codificación RS en A/53 permite la corrección de hasta 10 errores de byte por paquete. Los doce bytes generales cuando se lleva a cabo DTR excederán este intervalo de corrección por dos bytes y generarán error de paquete en el Decodificador RS. Un receptor ATSC ignora un error de paquete en un VFIP porque el VFIP es un valor ID reservado definido para usar un paquete operacional y de mantenimiento (es decir, no se lleva contenido dentro de un VFIP). En particular, los receptores ATSC desmultiplexan con base en el valor PID e ignoran los paquetes reservados (por ejemplo, PID = Ox l FFA) que se sepa que no sean de alguna utilidad para éste. Los receptores ATSC también ignorarán un paquete si un indicador de error de bytes de paridad ha sido establecido en el encabezado de ese paquete por el decodificador RS en un receptor ATSC.

En referencia a la figura 1 1 , otro campo en el VFIP es un campo de paridad RS de 20 bytes, VFIP FEC, esta codificación RS exterior adicional proporciona corrección de errores de byte (por ejemplo 10 correcciones de error de byte) para proteger al VFIP de posibles errores introducidos durante la transmisión. Esto protege contra errores en el enlace por red de distribución a los transmisores, y también permite que equipo de prueba y medición automatizado especial en el campo recupere la carga útil del VFIP para propósitos de prueba y monitoreo de red. Se debe entender que cualquier tipo de codificación de corrección que pueda proporcionar la capacidad de detectar y corregir errores puede usarse en lugar de la codificación RS y aún estar dentro del alcance de la invención. Además, la codificación de corrección de errores puede llevarse a cabo en el multiplexor de emisión 504 o por el insertor VFIP 509 dependiendo de la configuración de emisión de corriente de transporte usada.

El espacio no usado restante en VFIP se usa para sintaxis para la sincronización y control de la SFN. El periodo VFIP es controlado por un campo en el VFIP llamado el valor periódico. Ajustar este indicador en alto causa que el VFIP sea insertado sobre una base periódica de campo de valor periódico. En particular, un valor en un campo de valor_periódico indica el número de cuadros entre inserciones de VFIP. Por ejemplo, un campo de 20 indicaría que un paquete VFIP será insertado por el multiplexor de emisión 504 cada 20 cuadros de datos, es decir, aproximadamente uno por segundo. En lugar de hacer el retraso de VFIP periódico, se puede insertar un VFIP en cualquier múltiplo de un cuadro de datos en etapa con contador de cadencia descrito arriba.

La red de distribución 506 al sistema de transmisión 502 tiene inherentemente un retraso debido al tipo de red de distribución, por ejemplo, fibra, microondas, satélite y similares, y otras conexiones, por ejemplo, cables coaxiales y similares. La sintaxis de temporización dentro del VFIP permite a cada transmisor RF 502 calcular un retraso total para compensar estos retrasos y proporcionar un control temporal estrecho del tiempo de emisión de los símbolos coherentes desde las antenas de todos los transmisores en una SFN y proporciona de esta manaer control sobre la dispersión de retraso observada por el receptor.

La figura 12 ilustra líneas de tiempo de sincronización de SFN que muestran la sintaxis y semántica de temporización para una SFN del ATSC de acuerdo con una modalidad de la presente invención. En referencia a las figuras 1 1 y 12, campos sync_time_stamp (STC) y max delay (MD o Retraso Máximo) en el VFIP se usan para proporcionar compensación a todos los transmisores en la SFN para el retraso de variación desigual o de tiempo en la red de distribución 506. Además, el campo tx time offsett (OD) se usa para sintonizar finamente o temporizar por aj uste un transmisor RF particular 502 en la SFN.

Como se describió arriba, el emisor de corrientes de transporte (5 14 y 508) y todos los excitadores 5 12 en la SFN (es decir, todos los nodos) usan una base de tiempo GPS 505 para recibir una frecuencia de 10 MHz y una referencia 1 PPS temporal. Un contador binario de 24 bits dentro de la corriente de transporte y los emisores de corriente de transporte mantiene un rastreo del reloj de referencia con base en la base de tiempo GPS 505. Este contador de 24 bits también está disponible en todos los excitadores 5 12. La señal 1 PPS proveniente de la base de tiempo GPS 505 se usa para reiniciar un contador binario de 24 bits a cero al elevar el borde de 1 PPS. El contador es temporizado por una referencia de frecuencia de 10 MHz y cuenta de 0-9999999 en un segundo, y luego se reinicia a cero. Cada paso del reloj y avance de conteo es de 100 nanosegundos. Esta técnica de contador binario de 24 bits está disponible en todos los nodos de la red y forma la base para todos los indicadores de tiempo usados en la SFN.

El campo synch time stamp (STS) en un VFIP es un campo de 24 bits que contiene el valor que el contador de 24 bits asumirá en el multiplexor de emisión 504 observado en el presente VFIP deja el multiplexor de emisión 504 a la red de distribución 506. En la configuración alternativa, el campo synch time stamp (STS) en un VFIP es un campo de 24 bits que contiene el valor que el contador binario de 24 bits asumirá en el insertor de VFIP 509 observado en el presente VFIP que dej a el insertor de VFIP 509 a la red de distribución 506. Contadores de 24 bits similares se incluyen en los sistemas transmisores RF 503. Todos los contadores en todos los modos en la red son sincronizados al mismo GPS 10 MHz y 1 PPS, permitiendo que sus conteos sean sincronizados. Cada incremento del contador es de 100 nanosegundos. Este valor conocido se usa en cada transmisor RF 502 para calcular un retraso de tránsito (TD) a través de su red de distribución respectiva (por ej emplo, satélite, microondas, fibra y similares). Más particularmente, como se describió arriba, el valor STS es el momento en el que el multiplexor de emisión izquierdo VFIP 504 y la red de distribución ingresada 506. El valor STS es comparado con una observación del conteo actual del contador de 24 bits en el excitador 5 12 el instante en el que el VFIP recibido para determinar la TD de cuánto (es decir, cuántos 100 incrementos de nanosegundo) tardó el paquete VFIP en llegar a través de la red de distribución 506. La figura 12 muestra gráficamente la liberación de VFIP en la red de distribución 506 y el instante en el que VFIP llega a un transmisor 502 como una función de tiempo.

El campo de retraso máximo en el VFIP (que corresponde a Retraso Máximo o MD en la figura 12) es un valor de 24 bits que contiene un valor de retraso predeterminado establecido con base en una regresión cuantitativa de los retrasos de todas las trayectorias de distribución a todos los transmisores RF digitales en la SFN. Particularmente, el valor retraso máximo ingresado se calcula como siendo mayor que el retraso de la trayectoria más larga en la red de distribución 506. Al seleccionar un valor MD más grande que el retraso de tránsito máximo esperado a través de todas las trayectorias de distribución, puede calcularse un tope de entrada y establecer en cada excitador 5 12 para retrasar los paquetes TS de entrada de tal forma que sean transmitidos desde todos los transmisores simultáneamente no obstante el tiempo de tránsito de un paquete a través de la red de distribución 506. Esto se muestra en la figura 12 como el tiempo de emisión de referencia. El tiempo de emisión de referencia es el inicio de la sincronía de segmentos en DFS (sin inversión PN63) inmediatamente después de VFIP.

El campo tx time offset (OD) es un valor de 16 bits dirigido a cada transmisión que contiene un valor de retraso opcional usado para sintonizar la dispersión de retraso de transmisiones particulares para optimizar la red.

Así, con base en el cálculo de cuánto tardó el paquete VFIP en llegar usando en parte el valor synch_time_stamp (STS), maximum_delay (MD) y un tx offset delay (OD), un transmisor RF 502 puede establecer su tope de retraso de entrada, Retraso TX. En consecuencia, el valor del tope de retraso en cada excitador 5 12, Retraso TX, se muestra en la figura 12, y se define por la Ecuación ( 1 ) como sigue: Restraso TX = STS + MD + OD - TD ( 1 ) Así, el retraso TX para cada excitador en la SFN 500 se calcula independientemente. Cada transmisor RF 502, a su vez, usa los valores globales de retraso (por ejemplo, STS, MD) para establecer el tiempo de emisión de referencia. El OD direccionado individualmente permite el control fino del tiempo de emisión de los símbolos coherentes provenientes de todas las antenas de todos los transmisores en una SFN y por consiguiente controlará la dispersión de retraso observada por el receptor ATSC. Un valor local (por ejemplo, valor de 16 bits, no mostrado) también se puede ingresar en cada sitio para compensar el retraso calculado a través de los transmisores, filtros de salida y longitud de línea de transmisión que alimentan la Antena. Este valor es restado de la MD para un transmisor particular para obtener una resolución fina en el tiempo de emisión de la antena que es la referencia o punto de demarcación en un sistema SFN (es decir, el punto en el cual la señal RF es guiada en transiciones de onda en espacio libre).

Aunque se han descrito varias modalidades de la presente invención arriba, se debe entender que han sido presentadas a manera de ejemplo, y no de limitación. Será aparente para las personas capacitadas en la técnica relevantes que varios cambios en forma y detalle pueden hacerse a la misma sin alejarse del principio y alcance de la presente invención. Así, la presente invención no debe ser limitada por ninguna de las modalidades ejemplares descritas arriba, sino debe ser definida solamente de acuerdo con las siguientes reivindicaciones y sus equivalentes.

Además, se debe entender que las figuras ilustradas en los anexos, los cuales resaltan la funcionalidad y ventajas de la presente invención, se presentan por motivos de ejemplo únicamente. La arquitectura de la presente invención es lo suficientemente flexible y configurable, como para que pueda utilizarse en otras formas que no sea la mostrada en las figuras anexas.

Además, el propósito del anterior resumen es el de hacer posible que la oficina de patentes y marcas de Estados Unidos y la generalidad pública, y especialmente los científicos, ingenieros y practicantes en la técnica quienes no son familiares con los términos y fraseología de patentes o legales, determinan rápidamente a partir de una inspección cuidadosa la naturaleza y esencia de la descripción técnica de la aplicación. En resumen no está destinado a ser limitativo en cuanto al alcance de la presente invención de ninguna manera. También se debe entender que las etapas y procesos descritos en las reivindicaciones no necesariamente tienen que llevarse a cabo en el orden presentado.

Claims

REIVINDICACIONES

1 . Un método para producir una pluralidad de símbolos coherentes a partir de una pluralidad de transmisores RF digitales, caracterizado porque comprende las etapas de: recibir un primer paquete de inicialización, el paquete de inicialización contiene una pluralidad de bytes generales; inicializar deterministamente una pluralidad de codificadores Trellis usando el primer paquete de inicialización.

2. El método de conformidad con la reivindicación 1 , caracterizado porque comprende además las etapas de: recibir otro paquete de inicialización después de un múltiplo de un número predeterminado de paquetes.

3. El método de conformidad con la reivindicación 1 , caracterizado porque el paquete de inicialización es recibido de una corriente de transporte.

4. El método de conformidad con la reivindicación 1 , caracterizado porque comprende además la etapa de : decodificar por corrección de errores el paquete de inicialización.

5. El método de conformidad con la reivindicación 1 , caracterizado porque el paquete de inicialización contiene además una marca de tiempo de sincronización a base de una base de tiempo común, un valor de retraso máximo, un valor de retraso de desplazamiento y una dirección de transmisor que corresponde al retraso de desplazamiento.

6. El método de conformidad con la reivindicación 5, caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

7. El método de conformidad con la reivindicación 1 , caracterizado porque comprende además: intercalar el paquete de inicialización.

8. El método de conformidad con la reivindicación 1 . caracterizado porque comprende además la etapa de: fij ar un reloj de símbolos y una frecuencia portadora a una base de tiempo común.

9. El método de conformidad con la reivindicación 8, caracterizado porque comprende además la etapa de: fij ar una señal digital que comprenda el paquete de inicialización a la base de tiempo común.

10. El método de conformidad con la reivindicación 9, caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

1 1 . El método de conformidad con la reivindicación 1 , caracterizado porque comprende además la etapa de: modular una señal digital usando al menos una de una modulación de banda lateral residual de ocho niveles (8-VSB) y una modulación de banda lateral residual de Trellis de ocho niveles (8T-VSB).

12. El método de conformidad con la reivindicación 1 , caracterizado porque comprende además la etapa de: sincronizar una pluralidad de cuadros de datos con base en la legada del paquete de inicialización.

1 3. El método de conformidad con la reivindicación 1 , caracterizado porque comprende además la etapa de: esclavizar una pluralidad de cuadros de datos que serán transmitidos desde la pluralidad de transmisores RF digitales con base en la recepción de un paquete de inicialización.

14. El método de conformidad con la reivindicación 1 , caracterizado porque comprende además la etapa de: calcular una métrica de retraso que corresponda a una marca de tiempo de sincronización, un valor de retraso máximo y un valor de retraso de desplazamiento en el paquete de inicialización, y una base de tiempo común, en donde la marca de tiempo de sincronización es un valor de la base de tiempo común observada cuando el paquete de inicialización es transmitido en una red de distribución, en donde el valor de retraso máximo corresponde a un retraso en una red de distribución, y el valor de retraso de desplazamiento corresponde a un valor de retraso dirigido a uno respectivo de la pluralidad de transmisores RF digitales.

1 5. El método de conformidad con la reivindicación 14, caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

1 6. El método de conformidad con la reivindicación 1 , caracterizado porque comprende además la etapa de: retrasar la señal digital de ser transmitida por la pluralidad de transmisores RF por un retraso predeterminado.

1 7. El método de conformidad con la reivindicación 16, caracterizado porque el retraso predeterminado es mayor que la trayectoria de retraso más larga en una red de distribución a la pluralidad de transmisores RF digitales.

1 8. Un aparato para producir una pluralidad de símbolos coherentes a partir de una pluralidad de transmisores RF digitales, caracterizado porque comprende: un receptor de paquetes que funciona para recibir un primer paquete de inicialización, el paquete de inicialización contiene una pluralidad de bytes generales y una pluralidad de codificadores Trellis que funcionan para inicializar deterministamente usando el primer paquete de inicialización.

1 9. El aparato de conformidad con la reivindicación 1 8, caracterizado porque el receptor funciona además para detectar otro paquete de inicialización después de un múltiplo de un número predeterminado de paquetes.

20. El aparato de conformidad con la reivindicación 18, caracterizado porque la señal digital se recibe de una corriente de transporte.

21 . El aparato de conformidad con la reivindicación 1 8, caracterizado porque comprende además: un decodificador que funciona para decodificar por corrección de errores el paquete de inicialización.

22. El aparato de conformidad con la reivindicación 18, caracterizado porque el paquete de inicialización contiene además una marca de tiempo de sincronización a base de una base de tiempo común, un valor de retraso máximo predeterminado, un valor de retraso de desplazamiento y una dirección de transmisor que corresponde al retraso de desplazamiento.

23. El aparato de conformidad con la reivindicación 22, caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

24. El aparato de conformidad con la reivindicación 18, caracterizado porque comprende además: un intercalador que funciona para intercalar el paquete de inicialización.

25. El aparato de conformidad con la reivindicación 1 8, caracterizado porque comprende además: una unidad de temporización que funciona para fijar un reloj de símbolos y una frecuencia portadora a una base de tiempo común.

26. El aparato de conformidad con la reivindicación 25, caracterizado porque comprende además: una unidad de temporización que funciona para fijar una señal digital que incluya el paquete de inicialización a la base de tiempo común.

27. El aparato de conformidad con la reivindicación 26, caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

28. El aparato de conformidad con la reivindicación 1 8, caracterizado porque comprende además: un procesador de señales que funciona para modular una señal digital que porte el paquete de inicialización usando al menos una de una modulación de banda digital residual de ocho niveles (8-VSB) y una modulación de banda lateral residual de Trellis de ocho niveles (8T-VSB).

29. El aparato de conformidad con la reivindicación 1 8, caracterizado porque comprende además: una unidad de temporización que funciona para sincronizar una pluralidad de cuadros de datos con base en la llegada del paquete de inicialización.

30. El aparato de conformidad con la reivindicación 18, caracterizado porque comprende además: un controlador que funciona para esclavizar una pluralidad de cuadros de datos para ser transmitidos desde la pluralidad de transmisores RF digitales con base en la recepción de un paquete de inicialización.

3 1 . El aparato de conformidad con la reivindicación 18, caracterizado porque comprende además: una unidad de temporización que funciona para calcular una métrica de retraso que corresponda a una marca de tiempo de sincronización, un valor de retraso máximo y un valor de retraso de desplazamiento en el paquete de inicialización, y una base de tiempo común, en donde la marca de tiempo de sincronización es un valor de la base de tiempo común observada cuando el paquete de inicialización es transmitido en una red de distribución, en donde el valor de retraso máximo corresponde a un retraso en una red de distribución, y el valor de retraso de desplazamiento corresponde a un valor de retraso dirigido a uno respectivo de la pluralidad de transmisores RF digitales.

32. El aparato de conformidad con la reivindicación 3 1 , caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

33. El aparato de conformidad con la reivindicación 1 8, caracterizado porque comprende además: una unidad de temporización que funciona para retrasar la señal digital de ser transmitida por la pluralidad de transmisores RF por un retraso predeterminado.

34. El aparato de conformidad con la reivindicación 33, caracterizado porque el retraso predeterminado es mayor que la trayectoria de retraso más larga en una red de distribución a la pluralidad de transmisores RF digitales.

35. Un producto de programa de computadora caracterizado porque comprende un medio usable por computadora que tiene lógica de control almacenada en el mismo para causar que una computadora produzca una pluralidad de símbolos coherentes a partir de una pluralidad de transmisores RF digitales, la lógica de control comprende: medios de código de programa legibles por computadora para causar que la computadora reciba un primer paquete de inicialización, el paquete de inicialización contiene una pluralidad de bytes generales y medios de código de programa legibles por computadora para causar que la computadora inicialice deterministamente una pluralidad de codificadores Trellis usando el primer paquete de inicialización.

36. El producto de programa de computadora de conformidad con la reivindicación 35, caracterizado porque comprende además: medios de código de programa legibles por computadora para cuasar que la computadora reciba otro paquete de inicialización después de un múltiplo de un número de paquetes predeterminado.

37. El producto de programa de computadora de conformidad con la reivindicación 35, caracterizado porque el paquete de inicialización es recibido de una corriente de transporte.

38. El producto de programa de computadora de conformidad con la reivindicación 35, caracterizado porque comprende además: medios de código de programa legibles por computadora para causar que la computadora decodifique por corrección de errores el paquete de inicialización.

39. El producto de programa de computadora de conformidad con la reivindicación 35, caracterizado el paquete de inicialización contiene además una marca de tiempo de sincronización a base de una base de tiempo común, un valor de retraso máximo predeterminado, un valor de retraso de desplazamiento y una dirección de transmisor que corresponda al retraso de desplazamiento.

40. El producto de programa de computadora de conformidad con la reivindicación 35 , caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

41 . El producto de programa de computadora de conformidad con la reivindicación 35, caracterizado porque comprende además: medios de código de programa legibles por computadora para causar que la computadora intercale el paquete de inicialización.

42. El producto de programa de computadora de conformidad con la reivindicación 35, caracterizado porque comprende además: medios de código de programa legibles por computadora para causar que la computadora fije un reloj de símbolos y una frecuencia portadora a una base de tiempo común.

43. El producto de programa de computadora de conformidad con la reivindicación 35, caracterizado porque comprende además: medios de código de programa legibles por computadora para causar que la computadora fije una señal digital que comprenda el paquete de inicialización a la base de tiempo común.

44. El producto de programa de computadora de conformidad con la reivindicación 43 , caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

45. El producto de programa de computadora de conformidad con la reivindicación 35, caracterizado porque comprende además: medios de código de programa legibles por computadora para causar que la computadora module una señal digital que porte el paquete de inicialización usando al menos una de una modulación de banda lateral residual de ocho niveles (8-VSB) y una modulación de banda lateral residual de Trellis de ocho niveles (8T-VSB).

46. El producto de programa de computadora de conformidad con la reivindicación 35, caracterizado porque comprende además: medios de código de programa legibles por computadora para causar que la computadora sincronice una pluralidad de cuadros de datos con base en la llegada del paquete de inicialización.

47. El producto de programa de computadora de conformidad con la reivindicación 35 , caracterizado porque comprende además: medios de código de programa legibles por computadora para causar que la computadora esclavice una pluralidad de cuadros de datos que serán transmitidos desde la pluralidad de transmisores RF digitales con base en la recepción de un paquete de inicialización.

48. El producto de programa de computadora de conformidad con la reivindicación 35, caracterizado porque comprende además: medios de código de programa legibles por computadora para causar que la computadora calcule una métrica de retraso que corresponda a una marca de tiempo de sincronización, un valor de retraso máximo y un valor de retraso de desplazamiento en el paquete de inicialización, y una base de tiempo común, en donde la marca de tiempo de sincronización es un valor de la marca de tiempo común observada cuando el paquete de inicialización es transmitido en una red de distribución, en donde el valor de retraso máximo corresponde a un retraso en una red de distribución, y el valor de retraso de desplazamiento corresponde a un valor de retraso dirigido a uno respectivo de la pluralidad de transmisores RF.

49. El producto de programa de computadora de conformidad con la reivindicación 48, caracterizado porque la base de tiempo común es el sistema de posicionamiento global GPS.

50. El producto de programa de computadora de conformidad con la reivindicación 35, caracterizado porque comprende además: medios de código de programa legibles por computadora para causar que la computadora retrase la señal digital de ser transmitida por la pluralidad de transmisores RF por un retraso predeterminado.

5 1 . El producto de programa de computadora de conformidad con la reivindicación 50, caracterizado porque el retraso predeterminado es mayor que la trayectoria de retraso más larga en una red de distribución a la pluralidad de transmisores RF digitales.

52. Un aparato para producir una pluralidad de símbolos coherentes a partir de una pluralidad de transmisores RF digitales, caracterizado porque comprende: medios para recibir un primer paquete de inicialización, el paquete de inicialización contiene una pluralidad de bytes generales y medios para inicializar deterministamente una pluralidad de codificadores Trel lis usando el primer paquete de inicialización.

53. El aparato de conformidad con la reivindicación 52, caracterizado porque comprende además: medios para recibir otro paquete de inicialización después de un múltiplo de un número predeterminado de paquetes.

54. El aparato de conformidad con la reivindicación 52, caracterizado porque el paquete de inicialización se recibe de una corriente de transporte.

55. El aparato de conformidad con la reivindicación 52, caracterizado porque comprende además: medios para decodificar por corrección de errores el paquete de íniciahzacion.

56. El aparato de conformidad con la reivindicación 52, caracterizado porque el paquete de inicialización contiene además una marca de tiempo de sincronización a base de una base de tiempo común, un valor de retraso máximo predeterminado, un valor de retraso de desplazamiento y una dirección de transmisor que corresponde al retraso de desplazamiento.

57. El aparato de conformidad con la reivindicación 56, caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

58. El aparato de conformidad con la reivindicación 52, caracterizado porque comprende además: medios para intercalar el paquete de inicialización.

59. El aparato de conformidad con la reivindicación 52, caracterizado porque comprende además: medios para fij ar un reloj de símbolos y una frecuencia portadora a una base de tiempo común.

60. El aparato de conformidad con la reivindicación 59, caracterizado porque comprende además: medios para fijar una señal digital que comprenda el paquete de inicialización a la base de tiempo común.

61 . El aparato de conformidad con la reivindicación 60, caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

62. El aparato de conformidad con la reivindicación 52, caracterizado porque comprende además: medios para modular una señal digital usando al menos una de una modulación de banda digital residual de ocho niveles (8-VSB) y una modulación de banda lateral residual de Trellis de ocho niveles (8T-VSB).

63. El aparato de conformidad con la reivindicación 52, caracterizado porque comprende además: medios para sincronizar una pluralidad de cuadros de datos con base en la llegada del paquete de inicialización.

64. El aparato de conformidad con la reivindicación 52, caracterizado porque comprende además: medios para esclavizar una pluralidad de cuadros de datos para ser transmitidos desde la pluralidad de transmisores RF digitales con base en la recepción de un paquete de inicialización.

65. El aparato de conformidad con la reivindicación 52, caracterizado porque comprende además: medios para calcular una métrica de retraso que corresponda a una marca de tiempo de sincronización, un valor de retraso máximo y un valor de retraso de desplazamiento en el paquete de inicialización, y una base de tiempo común, en donde la marca de tiempo de sincronización es un valor de la base de tiempo común observada cuando el paquete de inicialización es transmitido en una red de distribución, en donde el valor de retraso máximo corresponde a un retraso en una red de distribución, y el valor de retraso de desplazamiento corresponde a un valor de retraso dirigido a uno respectivo de la pluralidad de transmisores RF digitales.

66. El aparato de conformidad con la reivindicación 65, caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

67. El aparato de conformidad con la reivindicación 52, caracterizado porque comprende además : medios para retrasar la señal digital de ser transmitida por la pluralidad de transmisores RF por un retraso predeterminado.

68. El aparato de conformidad con la reivindicación 67, caracterizado porque el retraso predeterminado es mayor que la trayectoria de retraso más larga en una red de distribución a la pluralidad de transmisores RF digitales.

69. Un sistema para producir símbolos coherentes a partir de una pluralidad de transmisores RF digitales, caracterizado porque comprende: un multiplexor que funciona para recibir una señal digital que contenga datos de contenido a ser transmitidos de la pluralidad de transmisores RF digitales y para insertar un primer paquete de inicialización en la señal digital, el paquete de inicialización contiene una pluralidad de bytes generales y para transmitir la señal digital sobre la pluralidad de transmisores RF digitales y un modulador que tiene una pluralidad de codificadores Trellis, el modulador funciona para recibir la señal digital, extraer el primer paquete de inicialización y para inicializar deterministamente la pluralidad de codificadores Trellis usando el paquete de inicialización.

70. El sistema de conformidad con la reivindicación 69, caracterizado porque el multiplexor funciona además para generar otro paquete de inicialización después de un múltiplo de un número predeterminado de paquetes.

71 . El sistema de conformidad con la reivindicación 69, caracterizado porque el multiplexor transmite la señal digital al modulador sobre una red de distribución.

72. El sistema de conformidad con la reivindicación 69, caracterizado porque el multiplexor comprende además un codificador que funciona para codificar por corrección de error el paquete de inicialización, y el modulador comprende además un decodificador que funciona para decodificar por corrección de error el paquete de inicialización.

73. El sistema de conformidad con la reivindicación 69, caracterizado porque comprende además el paquete de inicialización contiene además una marca de tiempo de sincronización a base de una base de tiempo común, un valor de retraso máximo, un valor de retraso de desplazamiento y una dirección de transmisor que corresponde al retraso de desplazamiento.

74. El sistema de conformidad con la reivindicación 73 , caracterizado porque la base de tiempo común es el sistema de posicionamiento global GPS.

75. El sistema de conformidad con la reivindicación 69, caracterizado porque el modulador comprende además: un intercalador que funciona para intercalar el paquete de inicialización.

76. El sistema de conformidad con la reivindicación 69, caracterizado porque comprende además: una unidad de temporización que funciona para fijar un reloj de símbolos y una frecuencia portadora a una base de tiempo común.

77. El sistema de conformidad con la reivindicación 69, caracterizado porque comprende además: una unidad de temporización que funciona para fijar una señal digital que incluya el paquete de inicialización a la base de tiempo común.

78. El sistema de conformidad con la reivindicación 77, caracterizado porque la base de tiempo común es el sistema de posicionamiento global GPS.

79. El sistema de conformidad con la reivindicación 69, caracterizado porque el modulador funciona además para modular una señal portadora que porte el paquete de inicialización usando al menos una de una modulación de banda lateral residual de ocho niveles (8-VSB) y una modulación de banda lateral residual de Trellis de ocho niveles (8T-VSB).

80. El sistema de conformidad con la reivindicación 69, caracterizado porque el modulador comprende además: una unidad de temporización que funciona para sincronizar una pluralidad de cuadros de datos con base en la llegada del paquete de inicialización.

81 . El sistema de conformidad con la reivindicación 69, caracterizado porque el modulador comprende además: un controlador que funciona para esclavizar una pluralidad de cuadros de datos para ser transmitidos desde la pluralidad de transmisores RF digitales con base en la recepción de un paquete de inicialización.

82. El sistema de conformidad con la reivindicación 69, caracterizado porque comprende además: una unidad de temporización que funciona para calcular una métrica de retraso que corresponda a una marca de tiempo de sincronización, un valor de retraso máximo y un valor de retraso de desplazamiento en el paquete de inicialización, y una base de tiempo común, en donde la marca de tiempo de sincronización es un valor de la base de tiempo común observado cuando el paquete de inicialización es transmitido en una red de distribución, en donde el valor de retraso máximo corresponde a un retraso en una red de distribución, y el valor de retraso de desplazamiento corresponde a un valor de retraso dirigido a uno respectivo de la pluralidad de transmisores RF digitales.

83. El sistema de conformidad con la reivindicación 82, caracterizado porque la base de tiempo común es el sistema de posicionamiento global (GPS).

84. El sistema de conformidad con la reivindicación 69, caracterizado porque comprende además: una unidad de temporización que funciona para retrasar la señal digital de ser transmitida por la pluralidad de transmisores RF por un retraso predeterminado.

85. El sistema de conformidad con la reivindicación 84, caracterizado porque el retraso predeterminado es mayor que la trayectoria de retraso más larga en una red de distribución a la pluralidad de transmisores RF digitales.