El módulo de evaluación (EVM) del kit de inicio (SK) SK-AM62-SIP es una plataforma independiente de pruebas y desarrollo basada en el sistema en chip (SoC) AM6254 con LPDDR4 SDRAM integrado de 512 MB en un solo encapsulado. Los procesadores AM625SIP están compuestos por un microprocesador Arm®-Cortex®-A53 de cuatro núcleos y 64 bits y un MCU Arm Cortex-M4F de un único núcleo.
El SK-AM62-SIP incluye silicio de alta seguridad asegurable sobre el terreno (HS-FS) para personalizar opcionalmente las claves y el cifrado para aplicaciones de seguridad.
El SK-AM62-SIP permite al usuario experimentar una función de doble pantalla con GPU 3D a través de la interfaz multimedia de alta definición (HDMI) [sobre puntos por pulgada (PPP)] y la señalización diferencial de baja tensión (LVDS), así como soluciones de comunicación industrial mediante interfaces en serie, Ethernet, USB y otras.
El SK-AM62-SIP se puede utilizar para aplicaciones de visualización (por ejemplo, interfaz hombre-máquina (HMI) y panel de control) con una pantalla HDMI o un panel LVDS externo, con una resolución de hasta 2K a 60 fps. Su potente rendimiento Arm cuádruple A53 a 1.4 GHz con interfaces industriales enriquecidas, ofrece buenas capacidades de control y comunicación para una amplia gama de aplicaciones, como controladores lógicos programables (PLC), control de automatización, pasarela, carga de vehículos eléctricos, sistemas médicos o de automatización de edificios.
Además, SK-AM62-SIP puede establecer comunicación con otros procesadores o sistemas y actuar como puerta de enlace de comunicación. Puede funcionar directamente como un sistema de entradas y salidas (E/S) remotas estándar o como un simple sensor conectado a una red de comunicación industrial.
Durante el diseño de placas personalizadas, los clientes tienden a reutilizar los archivos de diseño de SK y editarlos. De forma alternativa, los clientes reusan algunas de las implementaciones comunes, como el SoC, la memoria y las interfaces de comunicación. Dado que se espera que el kit de inicio (SK) tenga funcionalidades adicionales, los clientes optimizan la implementación del SK para adaptarse a sus requisitos de diseño de placa. Al optimizar los esquemas del SK, se introducen errores en el diseño personalizado que podrían causar problemas funcionales, de rendimiento o de confiabilidad. Al realizar la optimización, los clientes tienen consultas sobre la implementación del SK que dan lugar a errores de diseño. Muchos de los errores de optimización y diseño son comunes en todos los diseños. En función del aprendizaje y de las recomendaciones de conectividad de pines de la hoja de datos, se han agregado Notas de diseño (D-Note), Notas de revisión (R-Note) y Notas de diseño asistido por computadora (CAD) (CAD Note) completas cerca de cada sección del esquema SK que los clientes pueden revisar y seguir para minimizar los errores. Se han incluido archivos adicionales como parte de las descargas de diseño para apoyar la evaluación del cliente.
Funciones
- Procesamiento
- AM625SIP con cuatro Arm Cortex-A53
- Unidad de procesamiento de gráficos 3D (GPU)
- Un Cortex M4F
- Dos PRU-SS
- Pantalla
- Compatibilidad con doble pantalla y resolución de pantalla de hasta 2K
- Una señalización diferencial de baja tensión (LVDS) de doble canal
- Un conector HDMI sobre DPI/RGB444 con códec de audio TLV320AIC3106.
- Soporte de interfaz M.2 clave E para módulos Wi-Fi® y Bluetooth®, dos Ethernet RJ-45 de 1000 y 100 Mbps compatible con TSN
- Conectividad
- Un USB de tipo A 2.0
- Un dispositivo de doble función (DRD) USB 2.0 de tipo C soporta el arranque USB
- Emulador integrado XDS110 Joint Test Action Group (JTAG)
- Cuatro receptores-transmisores asíncronos universales (UART) a través de USB 2.0-B
- Almacenamiento
- 512MB LPDDR4
- Interfaces de arranque en SK
- MicroSD extraíble
- USB
- Interfaz periférica en serie cuádruple (QSPI)
- Se actualizaron los archivos descargables en la sección archivos de diseño. La carpeta Zip incluye las siguientes carpetas 1_SCHEMATIC, 2_BOM, 3_Board_File, 4_Gerber, 5_Gerber_PDF, 6_Assembly_Models_Package, 7_PCB_LAYER_STACKUP and 8_Power_Supply_Sequencing y subcarpetas adicionales.