TWM381828U - Outside reset circuit of system-setting storage - Google Patents

Description

«81828 五、新型說明： 【新型所屬之技術領域】 本創作係有關於電腦裝置，尤指一種系統設定儲存器 之外控式重置電路。 【先前技術】 電腦設備的系統設定參數係紀錄電腦設備操作所需的 資訊，例如中央處理器的外频、主機板存儲器的參數、系 =時間、顯示器的解析度及電源管理等，通常該等系統設 疋參數係儲存於其主機板的系統設定存儲器内。請參閱第 四圖，爲使該等系統設定參數不致因系統關機而不復存 在，—般作法是將該一系統設定存儲器（53〇)連接至一存儲 器供電電路（550)，而該存儲器供電電路（55〇)同時連接電源 供應器的直流電源V3或使用電池BAT，於電源供應器停 止供電時，仍由電池BAT續繼供電，確保設定參數不遺失。 =為可重設該系統設定存儲器（53〇)的設定參數，該系統設 :存㈣（530)與存儲ϋ供電電路（55())之間再連接有一跳線 器JCMOS，其第一支接腳係連接至該一存儲器供電電路 (55〇)的輪出端，而第二支接腳則連接至該系統設定存儲器 ⑽)電源端，第三支接腳則連接至一低電位；一般正常使 =時將m第二支接腳短接，令存儲器供電電路（別) ’續供應電源予該系統設定存儲器（53〇)，反之欲重設系統 設定存儲器（530)的設定參數，則反將第：支接腳短接至第 j接m统設定存儲器⑽)連接至低電位而清 儲存設定參數。 3 由於跳線器JCMOS同樣 仕主機板上，一旦用戶需 重新載入預設值，或因中央虛 器的超頻動作使電腦無法 重新啟動時，此時需要清除儲 A ^ 储存在存儲器（530)的系統設定 參數。因此必須打開電腦機殼 x找到跳線器JCMOS，再將 第二及第三接聊短接’始可自， .^ 存儲器（53〇)中清除系統設定 參數。因此對於使用者來說步驟 37踢相备繁複不方便需有更簡 易的方式以清除系統設定參數。 【新型内容】 有鑑於此，本創作主|日Μα , +怎』忭王要目的係提供一種系統設定儲存 器之外控式重置電路，讓俅用去丨成… 便用者利用機殼上的重置按鍵即 能快速清除系統設定參數，而無 向>貝經由打開電腦機箱及進 行跳線的繁瑣程序。 欲·達上述目的所使用的 的主要技術手段係令該系統設定 儲存器之外控式重置電路包括— _ 电降匕栝重置按鍵、一訊號延遲單 元及一清除控制電路；其中： 該重置按鍵係供設置在電腦機殼外； 該δίΐ波延遲單元係連接至气_番_ t υ1尔逆接主这重置按鍵，延遲該重置按 鍵傳來的一重置訊號； η該，除控料元係連接至該m號延遲單&，透過該訊 遲單兀連接至該重置按鍵，以取得該延遲的重置訊號， 當收到該延遲的重置訊號後’於輸出端輸出-清除訊號， ^中該輸出端係供與—系統設定存儲器的__電源供應接腳 連接，該系統設定存儲器係儲存有系統設定參數。 儲t本倉作利用原機殼的重置按鍵供使用者清除系統設定 子°° °又定參數，讓使用者不必拆開機殼即可清除其設 基於不干擾重置按鍵原有的作業系統重置功能，故 觸發兮ί訊號延遲單元在重置按鍵按下—段時間後，才會 ::該::除控制單元，由該清除控制單元對系統設定儲存 % ^ ^ ’令其原本的重置功能仍可以短暫按觸的方式 不受影響，達到一鍵兩用的優點。由此可知，本創 2供使用者免開機箱清除系統設定參數的使用方式，有 效鈿紐傳統清除系統設定參數的時間，具有便捷的效益。 【實施方式】

月 > 閱第圖及第二圖，本創作系統設定儲存器（丨3〇) 之外控式重置電路的卜較佳實施例，其包括—重置按鍵 RST(u〇)、一訊號延遲單元（120)以及一清除控制電路 (140)。 上述重置按鍵RST(1 1〇)係供設置在電腦機殼外，用來 執仃？ t k重置程序及清除該系、统設定存儲器的系統設定 參數》 上述訊號延遲單元（120)係連接至該重置按鍵（11〇)， I遲肩重置按鍵（11〇)傳來的一重置訊號。該訊號延遲單 •元（120)包括—第—電?且R1、—第―電子開關w 一第二 ^電阻R2以及一電容C ;該第一電阻R1的一端係與一第一 正電壓VI連接，該第一電子開關S1的控制端係與該重置 按鍵（110)相連，並與該第―電阻^的另 端係接地；該第二電阻R2的一端係與該第一電子開關S1 的另一端相連，其另一端係與一第二正電壓V2相連，而 該第一電子開關S1的另一端則連接至接地端；又該電容c 係並：於第-電子開關S1的二端。當該重置㈣（110)未 按下％，該第一電子開關s丨之控制端係透過第一電阻R1 5 M381828 連接至該第一正電壓V1’而進入導通接地；若當該重置按 鍵⑴〇)按下時，該第一電子開關S1之控制端接至接地端 而不再導通，此時該第二正„ V2經第二電阻R2對該電 容C充電。此外，電容C充滿電必須令重置開關⑴〇)保 持按下一段時間。 上述清除控制電路（140)係連接至該訊號延遲單元 • (120)，並供系統設定儲存器（130)的電源端連接，於本實施 例中，該清除控制電路（140)係為一第二電子開關S2，其 • 中該第二電子開關S2的控制端係與該該訊號延遲單元（120) 的電容C連接，其一端係接地，m另一端係與該系統設定 存儲器(130)之該電源供應接腳相連。因此，當該重置按鍵 (110)被按下一段時間後，該訊號延遲單元（12〇)的電容c 提供尚電位電壓至且第二電子開關的控制端，令該第二 電子開關導通接地，此時該系統設定存儲器（130)的電源端 即一同接地，而達到清除設定參數的效果；因此，若電容 C提供電壓不足以令該第二電子開關S2導通，則將無法清 Φ 除系統設定存儲器（1 30)。 - 由上述可知，當該重置按鍵RST(llO)按下的瞬間並不 足以觸發清除控制電路（140)對系統設定存儲器（130)進行清 除動作，而必須延遲一段時間才能清除系統設定存儲器（130) 的設定參數。因此，本創作直接使用機殼上的重置按鍵 (110) ’若使用者只按壓重置按鍵（11〇)而不持續按壓一段時 間’則僅會重新啟動電腦作業系統；如使用者欲清除機殼 内的系統設定存儲器（130)，則只要按壓重置按鍵（11〇)，令 訊號延遲單元（120)的電容C充電達到足以觸發清除控制電 6 MJ81828 路（14〇)即可。是故，本創作直接利用重置按鍵（110)作為清 除按鍵用，仍能保留原重置按鍵的功能。 上述第一電子開關s 1及該第二電子開關S2可為一電 b曰體或更具體而言，一MOSFET ;該系統設定存儲器（13〇) 可為 CMOS RAM。 °月參閱第二圖，該系統設定儲存器之外控式重置電路 更包括一存儲器供電電路（丨5〇)。 該存儲器供電電路（150)包含有一電源輸入端V3' — • 鈕扣電池BAT及一跳線器JCM0S。該電源輸入端V3係一 外部電源，經由一第一二極體D1及一第三電阻R3連接至 該跳線器JCM0S的第一接腳；該紅扣電池bat係經由一 第 極體D2及該第三電阻R3連接至該跳線器jcm〇S 的第一接腳；該跳線器JCM0S的第二接腳係連接至該系 統設定存儲器（130)之該電源供應接腳，該跳線器JCM〇s 的第三接腳係接至低電位；正常使用時，將第一及第二接 腳短接，令存儲器供電電路（15〇)持續供應電源予該系統設 參定存儲器（130)，反之欲重設系統設定存儲器（130)的設定參 數’則反將第二接腳短接至第三接腳，令系統設定存儲器 (130)連接至低電位而清除原儲存設定參數。 重置按鍵（110)的原本功能係供使用者按處以啟動電腦 系統的重置，藉由按觸重置按鍵（π〇)的時間長於一預期時 間時方啟動清除系統設定參數，使單一按鍵可操控二不同 功能》同時’經由按觸重置按鍵（11〇)清除系統設定參數的 方式亦可免除必須打開機箱，找到對應的跳線以清空系統 設定參數的傳統清除系統設定參數步驟，達到一鍵雙用及 7 咖丄828 便捷操作的效益。 【圖式簡單說明】 電拉笛— 儿认义邱仔态之外控式重置 电路第一貫施例的一功能方塊圖； 第一圖係根據本創作一系铋今宗性产„。 電路a Α 糸統°又疋儲存器之外控式重置 电路第二貫施例的一電路圖； 第三圖係根據本創作該系缔a宗 雷故认4妨 糸統δ又疋儲存器之外控式重置

電路的該第一實施例的一電路圖； 【主要元件符號說明】 第四圖係習知系統設定儲存器清除電路的一電路圖。 1 ΐ -rr 从々々 5為 oO 1 (110)重置按鍵 （120)訊號延遲單元 (13〇)系統設定存儲器 (14〇)清除控制電路 (150)存儲器供電電路 (530)系統設定存儲器 (550)存儲器供電電路 8

Claims (1)

1. M381828 六、申請專利範圍·· 1. 一種系統設定儲存器之外控式重置電路，其係包括： 一重置按鍵，係供設置在電腦機殼外； 一訊號延遲單元，係連接至該重置按鍵，延遲該重置 按鍵傳來的一重置訊號； -清除控制單元’係連接至該訊號延遲單元，透過該 訊號延遲單元連接至該重置按鍵，以取得該延遲的重置訊 號，當收到該延遲的重置訊錢，於輸出端輸出一清除訊 號，其令該輸出端係供與一系統設定存儲器的一電源供應 接腳連接’該系統設定存错器係儲存有系統設定參數。 2.如申請專利範圍帛丨項所述之外控式重置電路，其 中 ’、 該重置按鍵一端連接至一接地端；及 該訊號延遲單元包括： 第一電阻，其一端係與一第一正電壓連接； -第-電子開關，其控制端係與該重置按鍵另一端相 連.，而第-端連接至接地端，並與該第一電阻的另一端相 其中該第電子開關的控制端係透過重置按鍵選擇性 連接至接地端； ， 帛—電P且’其一端係與該第一電子開關的第一端相 連，其另一端係與一第二正電壓相連；以及 ^電谷’其係、並聯於第-電子開關的第-及第二端； 其t當第-電子開關導通時，該第二正電壓透過第二電阻 對該電容充電。 申。月專利範圍第2項所述之外控式重置電路，其 9 υ厶Ο 令該清除控制單元係一笛_ - 、 一電子開關，該第二電子開關的 控制端係與該該訊號延遲單元電：開：的 接地，而另一端係㈣m 4 - C連接，其一端係 相連。 系統设定存儲器之該電源供應接腳 4—如中請專利範圍帛3項所述之外控式重置電路，更 存儲器供電電路，該存儲器供電電路包括： 一跳線器，其係包合右 墙 从 < 有一第一接腳、一連接於該系統 存儲'的該電源供應接腳的第二接腳及一接地之第三 接腳’其中該第二接腳係選擇性與該第一接聊. 腳接通； @ —電池，係連接於該第一接腳；以及 —外部直流電源，係連接於該第一接腳。 5.如申請專利範圍第1至4項任—項所述之外控式重 置電路/、中該第-電子開關及該第二電子開關係一電晶 體。 .如申叫專利範圍第5項所述之外控式重置電路，其 中該電晶體為一MOSFET。 .如申π專利範圍第5項所述之外控式重置電路，其 中該系統設定存儲器為CMOS RAM。 8.如申明專利範圍第6項所述之外控式重置電路，其 中該系統設定存儲器為CMOS RAM。 七、圖式·（如次頁)