[go: up one dir, main page]

TWI894465B - 具備設計的電子缺陷的電阻式隨機存取儲存器件及其製造方法 - Google Patents

具備設計的電子缺陷的電阻式隨機存取儲存器件及其製造方法

Info

Publication number
TWI894465B
TWI894465B TW111117736A TW111117736A TWI894465B TW I894465 B TWI894465 B TW I894465B TW 111117736 A TW111117736 A TW 111117736A TW 111117736 A TW111117736 A TW 111117736A TW I894465 B TWI894465 B TW I894465B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
metal
alloy
interface layer
Prior art date
Application number
TW111117736A
Other languages
English (en)
Other versions
TW202404045A (zh
Inventor
民憲 張
寧 葛
Original Assignee
美商特憶智能科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/319,057 external-priority patent/US12213390B2/en
Priority claimed from US17/319,068 external-priority patent/US12302768B2/en
Priority claimed from PCT/US2021/040389 external-priority patent/WO2022240426A1/en
Priority claimed from US17/454,914 external-priority patent/US12382847B2/en
Priority claimed from US17/658,641 external-priority patent/US12396375B2/en
Application filed by 美商特憶智能科技公司 filed Critical 美商特憶智能科技公司
Publication of TW202404045A publication Critical patent/TW202404045A/zh
Application granted granted Critical
Publication of TWI894465B publication Critical patent/TWI894465B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明係關於一種電阻式隨機存取儲存（RRAM）器件。一種製造RRAM器件的方法可包括在所述RRAM器件的第一電極上製造包括第一材料的第一非連續薄膜的第一界面層；在所述第一界面層上製造包括至少一種過渡性金屬氧化物的切換氧化物層；在所述切換氧化物層上製造第二界面層；在所述第二界面層上製造缺陷設計層。所述第一材料比所述至少一種過渡性金屬氧化物具備更強的化學穩定性。在一些實施例中，所述缺陷設計層包括Ti金屬膜。

Description

具備設計的電子缺陷的電阻式隨機存取儲存器件及其製造方法
本申請要求於2022年4月8日申請，名稱為“具備設計的電子缺陷的電阻式隨機存取儲存器件及其製造方法”的美國專利申請No.17/658,641的優先權，其要求了於2021年11月15日申請，名稱為“具備多成分電極和非連續界面層的電阻式隨機存取儲存器件”的美國專利申請No.17/454,914的優先權，於2021年5月12日申請，名稱為“具備多成分電極的電阻式隨機存取儲存器件”的美國專利申請No.17/319,057，於2021年5月12日申請，名稱為“具備多成分電極的電阻式隨機存取儲存器件”的美國專利申請No.17/319.068，於2021年7月3日申請，名稱為“具備多成分電極的電阻式隨機存取儲存器件”的PCT申請No.PCT/US21/40389，於2020年7月6日申請，名稱為“使用接口設計技術實現的基於RRAM的低電流交叉陣列電路”的美國專利申請No.16/921,926的優先權，其中每項申請都被完整的結合在本申請中。
本發明的實施方式係關於一種電阻式隨機存取儲存(RRAM)器件，尤其關於一種具備設計的電子缺陷的電阻式隨機存取儲存器件及其製造方法。
電阻式隨機存取儲存(RRAM)器件是一種具備可調整和非易失性電阻的兩端無源器件。通過對RRAM器件施加適當的可編程訊號，RRAM器件可以在高電阻狀態(HRS)和低電阻狀態(LRS)之間進行電切換。RRAM器件可用於形成交叉陣列，從而應用於內存內計算、非易失性固態儲存器、圖像處理、神經網路等。
以下是本發明的簡要發明內容用於提供對本發明的一些方面的基本理解。發明內容不是本發明的廣泛概述。發明內容並非旨在識別本發明的關鍵或重要要素，也並非旨在說明本發明的特定實現的任何範圍或者申請專利範圍的任何範圍。發明內容的唯一目的是作為後續呈現的更詳細描述的語言簡化呈現本發明的一些概念。
本發明的一個方面提供了一種一種製造電阻式隨機存取儲存(RRAM)器件的方法。所述方法包括：在所述RRAM器件的第一電極上製造包括第一材料的第一非連續薄膜的第一界面層；在所述第一界面層上製造包括至少一種過渡性金屬氧化物的切換氧化物層；在所述切換氧化物層上製造第二界面層，其中所述第二界面層包括第二材料的第二非連續薄膜；在所述第二界面層上製造缺陷設計層用於在所述切換氧化物層上產生電子缺陷。所述第一材料和所述第二材料都比所述至少一種過渡性金屬氧化物具備更強的化學穩定性
在一些實施例中，所述至少一種過渡性金屬氧化物包括HfOx或TaOy的至少一種，其中x2.0和y2.5。
在一些實施例中，所述第一材料包括Al2O3、MgO、Y2O3或La2O3中的至少一種。
在一些實施例中，在所述RRAM器件的第一電極上製造包括第一材料的第一非連續薄膜的所述第一界面層包括在所述第一電極上沉積所述第一材料形成所述第一非連續薄膜。
在一些實施例中，所述第一界面層的厚度在0.2奈米和1奈米之間。
在一些實施例中，所述第二材料包括Al2O3、MgO、Y2O3或La2O3中的至少一種。
在一些實施例中，在所述第二界面上製造所述缺陷設計層包括：製造第一金屬材料的第一層；和在所述第一金屬材料的第一層上製造第二金屬材料的第二層。
在一些實施例中，所述第一材料比所述至少一種過渡性金屬氧化物具備更強的化學穩定性；所述第一材料比所述第一金屬材料的氧化物具備更強的化學穩定性。
在一些實施例中，所述第一金屬材料包括Ti、Hf或Zr中的至少一種。
在一些實施例中，所述第二金屬材料包括鉭。
在一些實施例中，所述製造所述第一金屬材料的第一層包括在所述第二界面層上沉積Ti金屬膜(a film of Ti metal)。
在一些實施例中，所述第二金屬材料的第二層包括一種或多種包含鉭的合金。
在一些實施例中，所述缺陷設計層包括一種或多種包含鉭的合金。
在一些實施例中，所述包含鉭的合金進一步包括鉿、鉬、鎢、鈮或鋯中的至少一種。
在一些實施例中，所述包含鉭的合金包括包含鉭的二元合金，包含鉭的三元合金，包含鉭的四元合金，包含鉭的五元合金，包含鉭的六元合金或包含鉭的高階合金中的至少一種。
在一些實施例中，所述包括第一金屬材料的第一層的厚度在0.2nm到5nm之間。
在一些實施例中，所述缺陷設計層接觸所述切換氧化物層的至少一部分。
100:交叉電路
111a、111b、111i、111n:行線
113a、113b、113j、113m:列線
120a、120b、120ij、120z:交叉點器件
200:交叉點器件
201:RRAM器件
203:晶體管
211:位線
213:選擇線
215:字線
300a、300b、300c:RRAM器件
310:襯底
320:第一電極
330:切換氧化物層
340:第二電極
335a:導電通道
335b:中斷導電通道
335c:氧化物間隙
400a、400b、400c、400d、400e、400f:半導體器件
410:襯底
420:第一電極
422:界面層
422a:非連續薄膜
424:孔隙
430:切換氧化物層
440:第二電極
435a:導電通道
435b:中斷導電通道
500a、500b、500c、500d:半導體器件
532:第二界面層
532a:非連續薄膜
534:孔隙
535a:導電通道
535b:中斷導電通道
540:第二電極
600a、600b、600c、600d:半導體器件
630:切換氧化物層
632:界面層
632a:非連續薄膜
634:孔隙
635a:導電通道
635b:中斷導電通道
640:第二電極
700:用於製造RRAM器件的第二電極的方法示例
710:第一層
720:第二層
1000:製造RRAM器件的方法的示例
1010、1020、1030、1040:步驟
1100:製造RRAM器件的方法的示例
1110、1120、1130、1140、1150:步驟
1200:製造RRAM器件的方法的示例
1210、1220、1230、1240:步驟
1300:製造RRAM器件的缺陷設計層的方法示例
1310、1320:步驟
1500A:1kΩ-10kΩ範圍內的RRAM器件的電流-電壓特性
1500B:10kΩ-100kΩ範圍內的RRAM器件的電流-電壓特性
1500C:100kΩ-1MΩ範圍內的RRAM器件的電流-電壓特性
1500D:1MΩ-10MΩ範圍內的RRAM器件的電流-電壓特性
從下述給出的詳細描述和本發明的各種實施例的附圖，將更充分地理解本發明。然而，附圖不應被用於將本發明限制在特定實施例中，而是僅用於解釋和理解。
圖1是根據本發明一些實施方式所示的示例性交叉電路的示意圖。
圖2是根據本發明一些實施方式所示的示例性交叉點器件的示意圖。
圖3A-3C，4A-4F，5A-5D和6A-6D是根據本發明一些實施例所示的示例性RRAM器件的截面圖。
圖7是根據本發明一些實施例所示的RRAM器件中頂電極的的橫截面圖。
圖8是根據本發明一些實施例所示的描述金屬氧化物的化學穩定性。
圖9是根據本發明一些實施例所示的鉭-鈦(Ta-Ti)二元相圖。
圖10是根據本發明一些實施例所示的製造RRAM器件的方法的流程圖。
圖11是根據本發明一些實施例所示的製造RRAM器件的方法的流程圖。
圖12是根據本發明一些實施例所示的製造RRAM器件的方法的流程圖。
圖13描述了根據本發明一些實施例所示的製造RRAM器件中頂電極的方法流程圖。
圖14A描述了根據本發明一些實施例所示的鉭-鉿(Ta-Hf)二元相圖。
圖14B描述了根據本發明一些實施例所示的鉭-鎢(Ta-W)二元相圖。
圖14C描述了根據本發明一些實施例所示的鉭-鉬(Ta-Mo)二元相圖。
圖14D描述了根據本發明一些實施例所示的鉭-鈮(Ta-Nb)二元相圖。
圖14E描述了根據本發明一些實施例所示的鉭-鋯(Ta-Zr)二元相圖。
圖15A、15B、15C和15D描述了根據本發明的一些實施例中的示例RRAM器件的電流-電壓特性。
本發明的各方面提供了電阻式隨機存取儲存(RRAM)器件和製作RRAM器件的方法。RRAM器件是具有可調諧電阻的兩端無源器件。 所述RRAM器件可包括第一電極、第二電極和位於第一電極和第二電極之間的切換氧化物層。所述第一電極可以包括非反應性金屬，例如鉑(Pt)、鈀(Pd)等。所述第二電極可以包括反應性金屬，例如鉭(Ta)等。包括非反應性金屬的電極在此也被稱為“非反應性電極”。包括反應性金屬的電極在此也被稱為“反應性電極”。所述切換氧化物層可以包括一個過渡性金屬氧化物，例如氧化鉿(HfOx)或氧化鉭(TaOx)。所述RRAM器件可以處於一個初始狀態或原始狀態，並且在施加任何合適的電模擬(例如，施加到RRAM器件的電壓或電流訊號)之前，所述RRAM器件可以具有初始高電阻。所述RRAM器件可以通過形成過程從原始狀態切換到較低的電阻態，或者通過設置過程從高電阻狀態(HRS)切換到低電阻狀態(LRS)。所述形成過程可以是指從原始狀態開始對器件進行編程。所述設置過程可以是指從高電阻狀態(HRS)對器件進行編程。在反應性金屬電極沉積在切換氧化物層上之後，反應性金屬可以從切換氧化物層中吸附氧離子並在切換氧化物層中產生氧空位，氧離子可以通過空位機制在切換氧化物層中遷移。在形成過程中，適當的編程訊號(例如，電壓或電流訊號)可以被施加到RRAM器件上，這可能導致氧離子的漂移從切換氧化物層遷移到反應性電極。因此，可以通過切換氧化物層(例如，從反應性電極到非反應性電極)形成導電通道或導電細絲。然後，可以通過向RRAM器件施加複位訊號(例如，電壓訊號、電流訊號)使得所述RRAM器件複位到高電阻狀態。向所述RRAM器件施加所述複位訊號可以引起氧離子遷移回切換氧化物層，並因此可中斷導電細絲。通過向所述RRAM器件施加適當的編程訊號(例如，電壓訊號，電流訊號等)，所述RRAM器件可以在高電阻狀 態和低電阻狀態之間進行電切換。在交叉陣列電路中，所述編程訊號可以通過選擇器，如晶體管，提供給指定的RRAM器件。
當通過切換氧化物(例如，從反應性電極到非反應性電極)形成導電通道或導電細絲時，RRAM器件可以被視為在細絲模式下運行。當在RRAM器件的切換氧化物層形成中斷導電細絲時，RRAM器件可以被視為在非細絲模式下運行。在中斷導電細絲和RRAM器件的底電極之間可以有一個間隙。
根據電導量子化的概念，可以觀察到材料的電導率以離散或量化的步驟進行變化。量子電導的單位是Go=2e2/h=7.748E-5西門子，(或12.9kΩ)，其中e和h分別表示電子電荷和普朗克常數。當兩個金屬原子形成一個點接觸時，會出現最小量子電導，可以被視為金屬細絲的最小電導(或最大電阻)。也就是說，在細絲模式下最小電導或最大電阻被限制為Go(7.74E-5西門子或12.9kΩ)。然而，某些具體應用(例如，IMC應用)的實施可能需要高電阻的RRAM器件，例如，高於Go的電阻。因此在非細絲模式下操作RRAM器件以實現一個高電阻是非常有必要的。因此具有高電阻的器件中的電傳導在本質上是半導體而不是金屬。然而，大多數RRAM器件只有在細絲模式下操作時才會實現特定需要的特性(例如，模擬電阻、多級電阻、線性度等)。在細絲模式下，RRAM器件的電傳導可能被通過導電細絲的傳導主導，而通過切換氧化物的傳導則可以忽略不計。這是因為金屬的導帶和價帶是重疊的，且電子很容易在原子間移動。然而，在半導體中，導帶和價帶之間有一個能量間隙(或帶隙)。電子需要克服所述帶隙才可能從價帶轉移至半導體的導帶，並在原子間移動。所述RRAM器件中切換氧化物層的電子缺陷可能具有在價帶和導帶之間的能量並可能捕獲容易被激發到導帶或從一個捕獲點跳到另一個捕獲點的電子。因此，對 於使用在非細絲模式下具備高電阻的RRAM器件實施器件操作，切換氧化物的電子缺陷是重要的，其中電傳導可能由切換氧化物的電傳導主導，其中導電細絲可能被中斷。因此，設計和控制RRAM器件中切換氧化物的電子缺陷從而實現對於IMC應用至關重要的特定電子行為，例如，模擬電阻、多級電阻、I-V(電流-電壓)線性度等，是期待的。
進一步的，可能期望將RRAM器件縮減到適當尺寸(例如，100nm、10nm或更小尺寸的臨界尺寸)從而實現內存內計算(IMC)應用(例如，需要高密度RRAM器件和/或低功耗的IMC應用)。然而，當傳統RRAM器件的臨界尺寸縮減時，在傳統RRAM器件上形成的導電細絲可能不會對應縮小。例如，在縮減後的RRAM器件上形成的導電細絲尺寸不會等比例縮小。因此，形成、設置、和/或重置一個傳統縮小RRAM器件可能仍然需要相對較高的電流或電壓。這也會阻止選擇器(例如，晶體管)和/或集成電路的有效縮減，所述集成電路用於向縮減後的RRAM器件提供電流或電壓的。此外，縮減後的RRAM器件可能擁有一個相對較小面積的頂電極。所述頂電極可能不會像大尺寸的RRAM器件那樣吸附較多的氧離子。這會引發RRAM器件的設備故障和/或操作故障。例如，由於氧離子的存在導致的反應性電極和切換氧化物層之間的分層會引發設備故障。再例如，在外部電壓下，氧離子可能從切換氧化物遷移到頂電極，一旦外部電壓被移除，氧離子可能遷移回切換氧化物，導致操作不穩定，造成非易失性儲存器的操作失敗。
對應地，本發明提供了用於在RRAM器件中設計缺陷的機制，可以加強RRAM器件的性能和實現低功耗IMC應用。在一些實施例中，RRAM器件可以包括一個底電極，形成於所述底電極上的第一界面層、形成於所述第一界面層上的切換氧化物層以及一個形成於所述切換氧化物層 上的頂電極。所述底電極可以包括鉑或其他合適的非反應性金屬。所述切換氧化物層可以包括過渡性金屬氧化物，例如HfOx、TaOx、TiOx、NbOx、ZrOx等。所述第一界面層可以包括第一材料的不連續薄膜，其中第一材料擁有比過渡性金屬氧化物具備更強的化學穩定性。所述第一材料可以包括，例如三氧化二鋁(Al2O3)、氧化鎂(MgO)、三氧化二釔(Y2O3)、氧化鑭(La2O3)等。
在一些實施方案中，所述RRAM器件可以進一步包括製造於切換氧化物層上的第二界面層。在一些實施方案中，所述頂電極可以製造於所述第二界面層上。所述第二界面層可以包括一個第二材料的非連續薄膜，所述第二材料比過渡性金屬氧化物具備更強的化學穩定性，且可以進一步限制通過切換氧化物的電子路徑以進行低電流和低功率操作。
可以在切換氧化物層和/或第二界面層上製造缺陷設計層。所述缺陷設計層可以包括一種合適金屬材料的第一層用於在切換氧化物層中產生缺陷。在一些實施例中，所述缺陷設計層可以包括鈦(Ti)層。所述金屬材料的第一層可以是厚度在0.2奈米到5nm之間的薄層。缺陷設計層可以在器件操作期間捕獲和釋放氧。所述缺陷設計層在RRAM器件中的加入可以在所述切換氧化物層中產生高密度的電子缺陷(例如，氧空位缺陷)。所述電子缺陷可以協助電荷在室溫、低於或高於室溫的電場下在所述切換氧化物層中傳輸。在一些實施方案中，所述電荷可以是離子性的，例如攜帶-2電荷的氧離子O-2或攜帶+2電荷的氧空位O+2。在一些實施例中，所述電荷可以是電子性的，例如電子e-1，其中e表示電子，-1表示電子攜帶的電荷，被困於空位，並具備能量在價帶和導電之間。在電場作用下，被捕獲的電子可能被激發到導帶(具備較低的激發能量)或者從一個捕獲點跳到另一個捕獲點而不被激發到導帶(也被稱為隧穿)。因此，在RRAM器件 中加入薄的缺陷設計層可以改變RRAM器件的原始電阻，並使得形成過程不突然，降低形成電壓，降低複位電流，並降低後續操作過程中的電壓和/或電流要求。
所述缺陷設計層可以進一步包括由Ta或其他任何合適的金屬材料構成的第二層
在一些實施例中，所述缺陷設計層可以包括一種或多種鉭合金。所述鉭合金可以是和/或包括含有Ta的二元合金、含有Ta的三元合金、含有Ta的四元合金、含有Ta的五元合金、含有Ta的六元合金和/或含有Ta的高階合金(例如，含有6種金屬元素以上的合金)。每種合金都包括鉭和一種或多種其他金屬元素，相比鉭，所述其他金屬元素擁有所需的熱力學和/或動力學特性，例如，鎢(W)、鉿(Hf)、鉬(Mo)、鈮(Nb)、鋯(Zr)等。例如，使用鉭的合金而不是純鉭金屬製造頂電極可以減少形成過程中鉭向切換氧化物層的遷移，從而減少在切換氧化物層形成的導電細絲的尺寸(例如，通過減少導電細絲的橫向尺寸或直徑)。這將增加RRAM器件的導電細絲電阻，並因此增加RRAM器件在低電阻狀態和高電阻狀態下的電阻，從而可以減少RRAM器件操作，例如形成、設置、重置、和/或調整RRAM器件，所需的電壓和/或電流。加入所述缺陷設計層的RRAM器件可以在多個維度上呈現動態記憶性行為，適合用於實現動態學習、邊緣處理、推理引擎加速、和其他IMC應用。
因此，本發明提供了用於在RRAM器件中設計缺陷的技術以實現高導電細絲電阻和降低操作電壓和電流。本發明所述的RRAM器件在高電阻範圍內(例如，10kΩ到10MΩ)的IMC應用中呈現出理想的線性度、模擬、保持和抗疲勞等特性。這些技術可以實現RRAM器件的有效縮減和使用RRAM器件的低功耗IMC應用。
圖1是根據本發明一些實施例所示的交叉電路的示例100的示意圖。如圖所示，交叉電路100可以包括多個互連導電線，例如n行m列的交叉電路中的一個或多個行線111a、111b、...、111i、...、111n，和一個或多個列線113a、113b、...、113j、...、113m。所述交叉電路100可以進一步包括交叉點器件120a、120b、...、120z等。每個交叉點器件可以連接一個行線和一個列線。例如，交叉點器件120ij可以連接行線111i和列線113j。在一些實施例中，交叉電路100可以進一步包括數模轉換器(DAC，未顯示)、模數轉換器(ADC，未顯示)、開關(未顯示)，和/或其他合適可實現交叉器件的電路元件。列線113a-m的數量和行線111a-n的數量可以相同也可以不相同。
行線111可以包括第一行線111a、第二行線111b、...、111i、...和第n行線111n。每個行線111a、...、111n可以是和/或包括任何合適的導電材料。在一些實施例中，每個行線111a-n可以是金屬線。
列線113可以包括第一列線113a、第二列線113b、...和第m列線113m。每個列線113a-m可以是和/或包括任何合適的導電材料。在一些實施例中，每個列線113a-m可以是金屬線。
每個交叉點器件120可以是和/或包括任何合適具備可調諧電阻的器件，例如膜電阻、脈沖編碼調制(PCM)裝置、浮置柵極、自旋電子學器件、RRAM、靜態隨機存取儲存器(SRAM)等。在一些實施例中，所述交叉點器件120中的一個或多個可以包括與圖3A-5B描述相關的RRAM器件。
交叉電路100可以執行並行加權電壓乘法和電流求和。例如，輸入電壓訊號可以施加到交叉電路100中的一個或多個行(例如，一個或多個選定的行)。輸入訊號可以經過所述交叉電路110各行的交叉點器件。 所述交叉點器件的導電率可以調整到一個特定值(也可以被稱為“權重”)。基於歐姆定律，輸入電壓乘以交叉點導電率生成交叉點器件的電流。基於基爾霍夫定律，通過每個列線上器件的電流之和生成的電流作為輸出訊號，輸出訊號可以從列線上被讀取(例如，ADC的輸出)。根據歐姆定律和基爾霍夫定律，交叉陣列的輸入-輸出關係可以表示為I=VG，其中I作為電流，表示輸出訊號矩陣；V作為電壓，表示輸入訊號矩陣；G表示交叉點器件的導電率矩陣。因此，根據歐姆定律，輸入訊號在每個交叉點器件上被其導電率加權。加權後的電流通過每個列線輸出，並基於基爾霍夫定律進行累積。這可以通過在交叉陣列上實施並行乘法和求和從而實現內存內計算(IMC)。
圖2是根據本發明一些實施例所示的交叉點器件的示例200的示意圖。如圖所示，交叉點器件200可以連接位線(BL)211，選擇線(SEL)213和字線(WL)215。所述位線211和所述字線215可以分別是圖1中所描述的一個列線和一個行線。
交叉點器件200可以包括RRAM器件201和晶體管203。晶體管是一種三端器件，可以分別標記為柵極(G)、源極(S)和漏極(D)。所述晶體管203可以串行連接至所述RRAM器件201。如圖2所示，所述RRAM器件201的第一電極可以連接至所述晶體管203的漏極。所述RRAM器件201的第二電極可以連接至位線211。所述晶體管203的源極可以連接至字線215。所述晶體管203的柵極可以連接至所述選擇線213。RRAM器件可以包括一個或多個如圖3A-7所描述的RRAM器件。交叉點器件200也可以被成為1-晶體管-1-電阻器(1T1R)配置。所述晶體管203可以作為選擇器和電流控制器來執行，可以在編程期間為所述RRAM器件設置電流限制器。所述晶體管203的柵極電壓在編程期間可以為交叉點器件200設置電流 限制器，從而控制交叉點器件200的導電性和模擬行為。例如，在交叉點器件200被設置為從高電阻狀態到低電阻狀態，設置訊號(例如，電壓訊號、電流訊號)可以通過位線(BL)211提供。另一個電壓，也被稱為選擇電壓或柵極電壓，可以通過所述選擇線(SEL)213施加至晶體管柵極，從而打開柵極和設置電流限制器，而字線(WL)215可以被設置為接地。當交叉點器件200從低電阻狀態複位到高電阻狀態，柵極電壓可以通過選擇線213施加至所述晶體管203的柵極，從而打開晶體管柵極。同時，複位訊號可以通過字線215發送至所述RRAM器件201，而位線211可以被設置為接地。
圖3A、3B和3C顯示了根據本發明的一些實施例的示例RRAM器件的截面圖。RRAM器件300a、300b和300c可以分別對應於初始狀態、低電阻狀態和高電阻狀態的RRAM器件。
如圖3A所示，RRAM器件300a可以包括襯底310、第一電極320、切換氧化物層330和第二電極340。所述RRAM器件300a可以進一步包括一個或多個可用於實現內存內計算應用的其他元件。
襯底310可以包括包含可作為RRAM器件襯底的任何合適材料的一個或多個層，例如矽(Si)，二氧化矽(SiO2)，氮化矽(Si3N4)、氧化鋁(Al2O3)、氮化鋁(AlN)等。在一些實施例中，襯底310可以包括二極管、晶體管、互連器件、集成電路等。在一些實施例中，所述襯底可以包括驅動電路，驅動電路包括一個或多個可單獨控制的電路(例如，電路陣列)。在一些實施例中，所述驅動電路可以包括一個或多個互補金屬氧化物半導體(CMOS)驅動器。
第一電極320可以是和/或包括任何合適的材料，該材料對切換氧化物具有電子導電性和非反應性。例如，第一電極320可以包括鉑(Pt)、鈀(Pd)、銥(Ir)、氮化鈦(TiN)、氮化鉭(TaN)等。
切換氧化物層330可以包括二元氧化物、三元氧化物和高階氧化物中的一種或多種過渡性金屬氧化物，例如TaOx、HfOx、TiOx、NbOx、ZrOx等。在一些實施例中，第一電極320中非反應性金屬的化學穩定性可以高於切換氧化物層330中過渡性金屬氧化物的化學穩定性。
第二電極340可以包括任何合適的對切換氧化物具有電子導電性和反應性的金屬材料。例如，第二電極340的金屬材料可以包括Ta、Hf、Ti、TiN、TaN等。第二電極340對切換氧化物是反應性的，且具備合適的氧溶解度，從而可以從切換氧化物層330吸附一部分氧使得在切換氧化物層330中生成氧空位。換而言之，第二電極340中的反應性金屬材料可以具備合適的氧溶解度和/或氧流動性。在一些實施例中，第二電極340不僅可以在切換氧化物層330中生成氧空位(例如，通過清除氧離子)，還可以在單元編程期間作為切換氧化物層330的氧庫或氧源。
RRAM器件330a在被製作後可以具備初始電阻(也可以被稱之為“原始電阻”)。RRAM器件300a的初始電阻可以被改變，且RRAM器件300a可以通過形成過程切換到低電阻狀態。例如，可以將合適的電壓或電流施加到RRAM器件300a上。對RRAM器件300施加電壓可以促使第二電極的金屬材料從切換氧化物層330吸附氧離子並在切換氧化物層330生成氧空位。從而可以在切換氧化物層330中形成富含氧空位的導電通道(例如，導電細絲)。例如，如圖3B所示，在切換氧化物層330形成了導電通道335a。如圖所示，可以形成從第二電極330到第一電極320貫穿切換氧化物層330的導電通道335a。RRAM器件300b可以被視為在細絲模式下工作，其中電傳導由金屬導電細絲的傳導主導，而通過切換氧化物的電子缺陷的電傳導可以忽略不計。RRAM器件330b可以複位至高電阻狀態。例如，複位訊號(例如，電壓訊號或電流訊號)可以在複位過程中被施加至RRAM 器件300b。在一些實施例中，設置訊號和複位訊號可以具備相反的極性，即分別為正訊號和負訊號。複位訊號可以使得氧離子遷移回切換氧化物層330，並與一個或多個氧空位重新結合。例如，在複位過程中，如圖3C所示，可以在切換氧化物層330形成中斷導電通道335b。如圖所示，由於在中斷導電通道335b和第一電極320之間有個氧化物間隙，導電通道被中斷。導電通道335b的橫向尺寸可以小於導電通道335a的橫向尺寸。在一些實施例中，導電通道335b不能持續性連接第一電極320和第二電極340。氧化物間隙335c位於中斷導電細絲335b和所述第一電極320之間。RRAM器件330c可以被視為在非細絲模式下操作，其中電傳導可能由切換氧化物間隙335c中的電子缺陷的電傳導主導，其電阻可能比中斷導電細絲335b的電阻要高得多。RRAM器件330a-c可以通過向RRAM器件施加合適的編程訊號(例如，電壓訊號、電流訊號等)從而在高電阻狀態和低電阻狀態之間進行電切換。
如上所述，在非細絲模式下操作RRAM器件以實現所需的高電阻(例如，高於Go的電阻)是非常有必要的。例如，如圖3C所示，可以形成包括中斷導電細絲335b和位於中斷導電細絲335b和第一電極之間的氧化物間隙335c的電路徑。因此，切換氧化物中的缺陷設計和可控電子缺陷對於需要電阻高於Go的高電阻RRAM的應用是非常重要的。
圖4A-4F是說明根據本發明的一些實施例的RRAM器件的示例結構400a、400b、400c、400d、400e和400f的剖視圖的示意圖。
如圖4A所示，第一電極420可以被製造於襯底410上。所述第一電極420和所述襯底410可以分別對應於圖3A、3B和3C中描述的第一電極320和襯底310。
如圖4B所示，界面層422可以被製造於第一電極420上。所述界面層422(在此也被稱為“第一界面層)可以是和/或包括非連續薄膜422a。例如，所述非連續薄膜422a可以包括一個或多個孔隙424。所述孔隙424(在此也被稱為”第一孔隙“)可以具備任何合適的大小和/或尺寸，並可以隨機分散在所述界面層422上。雖然在圖4B中示出了具體數量的孔隙，但這僅僅是說明性的。所述非連續薄膜422a可以包括任何合適數量的孔隙。在一些實施例中，所述界面層422和/或非連續薄膜422a的厚度可以在約0.2奈米到約0.5奈米之間。在一些實施例中，所述非連續薄膜422a可以是厚度等於或小於0.5奈米的Al2O3薄膜。在一些實施例中，所述非連續薄膜422a可以包括厚度小於1奈米的Al2O3薄膜。
如圖4C所示，切換氧化物層430可以被製造於所述界面層422上。所述切換氧化物層430可以包括一種或多種過渡性金屬氧化物，例如TaOx、HfOx、TiOx、NbOx、ZrOx等二階氧化物、三階氧化物或高階氧化物，其中x可以用於表示與完全(或終級)氧化物相比該氧化物是缺氧的，且x的取值可以隨著其完全氧化物的化學計量中樣和金屬原子的比率變化，例如，對於HfOx(其中HfO2是完全氧化物)，x2.0，對於TaOx(其中Ta2O5為完全氧化物)，x2.5。作為一個示例，所述切換氧化物層430可以包括Ta2O5。作為另一個示例，所述切換氧化物層430可以包括HfO2。
在一些實施例中，在所述切換氧化物層430製造期間，過渡性金屬氧化物的一部分或多部分可以通過一個或多個孔隙424布置在所述第一電極420上。因此，所述切換氧化物層430可以與所述第一電極420的一個或多個部分接觸。
在一些實施例中，所述界面層422可以包括比所述切換氧化層430中的過渡性金屬氧化物具備更強的化學穩定性的第一材料。因此，所 述第一材料可以不與所述切換氧化層430中的過渡性金屬氧化物反應。作為一個示例，所述切換氧化層中的切換氧化物可以是和/或包括一個或多個過渡性金屬氧化物，例如HfOx或TaOy中的至少一個，其中x2.0和y2.5，且所述第一材料可以包括Al2O3,MgO,Y2O3,La2O3等。
參考圖8，可以使用埃林漢姆(Ellingham)圖識別比切換氧化物層430中的過渡性金屬氧化物具備更強化學穩定性的材料。如圖所示，Ellingham圖繪製了氧化反應的吉布斯自由能變量與溫度的關係。所述材料的化學穩定性可以基於材料的吉布斯生成能值確定。圖8中縱軸所示的吉布斯自由能表示氧化物生成自由能。所述界面層422的材料的曲線可能低於對應於所述切換氧化物層420中的過渡性金屬氧化物的曲線。作為一個示例，在一些實施例中，Al2O3可以被用作所述第一材料，其中所述切換氧化物層430中的過渡性金屬氧化物包括HfO2或Ta2O5。在設置過程和複位過程中包含Al2O3的第一材料不會與含有HfO2或Ta2O5的過渡性金屬氧化物反應。
如圖4D所示，第二電極440可以被製造於所述切換氧化物層430上。所述第二電極440可以作為缺陷設計層用於在切換氧化物層430中產生缺陷。在一些實施例中，所述第二電極440可以包括如圖7所述的一個或多個頂電極700。在一些實施例中，製造於所述切換氧化物層430上的所述第二電極440可以包括一種或多種合金。每種合金可以包括兩種或兩種以上的金屬元素。每種合金可以包括二元合金(例如，包含兩種金屬元素的合金)、三元合金(例如，包含三種金屬元素的合金)、四元合金(例如，包含四種金屬元素的合金)、五元合金(例如，包含五種金屬元素的合金)、六元合金(例如，包含六種金屬元素的合金)和/或高階合金(例如，包含多於六種金屬元素的合金)。在一些實施例中，所述第二電極340可以包括一種或多種含有第一金屬元素和一種或多種第二金屬元素的合金。每種第 二金屬元素與第一金屬元素相比，對切換氧化物層中的過渡性金屬氧化物的反應性可以更小或更大。在一些實施例中，所述第一金屬元素可以是Ta。所述第二金屬元素可以包括W、Hf、Mo、Nb、Zr等中的一種或多種。在一些實施例中，第二電極440的合金中第一金屬元和和第二金屬元素的比例可以是約50原子百分比。在一些實施例中，合金中第一金屬元素和第二金屬元素的合適比例可以在整個成分範圍優化。在形成過程中，第二金屬元素在切換氧化物層形成的氧空位可能比第一金屬元素少，因此，在包括含有所述合金的第二電極的RRAM器件中形成的導電細絲的橫向尺寸可能小於包括僅含有第一金屬的第二電極的RRAM器件中形成的導電細絲的橫向尺寸。在RRAM器件中所述第二電極440中含有Ta的合金的實施可以使得形成過程不太突然，降低形成電壓，降低複位電流，並降低後續操作過程中的電壓和/或電流要求。此外，在第二電極440中加入含有Ta的合金還可以再切換氧化物中生成合適的電子缺陷，從而執行需要具有高電阻的RRAM的操作。在第二電極440中加入Ta還可以再切換氧化物中產生缺陷。這些缺陷通常被視為氧空位，其實一種結構性缺陷可以加強氧離子在切換氧化物層中的遷移。做為電子缺陷的氧空位並不會影響細絲模式下RRAM器件的操作，因為細絲模式下的電傳導主要是通過金屬導電細絲主導，而不是切換氧化物層的電子缺陷。然而，在非細絲模式下，所述氧空位可以作為電子缺陷(捕獲或釋放電子)而不是結構缺陷(遷移氧離子)發揮作用。加入Ta的合金可以在切換氧化物層中提供電子缺陷用於非細絲模式下以高電阻進行電傳導。所述具備電子缺陷的RRAM器件可以實現對於IMC應用至關重要的特定電子行為，例如低電流、模擬電阻、多級電阻、I-V(電流-電壓)線性度等。
示例性地，所述第二電極440可以包括一種或多種含有Ta的合金(也可稱之為“Ta合金”)。每種Ta合金可以包括Ta和一種或多種其他金屬元素(例如Hf、W、Mo、Nb、Zr等)。示例性地，所述第二電極440可以包括一種或多種含有Ta的二元合金。例如，含有Ta的二元合金可以包括Ta-Hf合金、Ta-W合金、Ta-Mo合金、Ta-Nb合金、Ta-Zr合金等。示例性地，所述第二電極440可以包括一種或多種含有Ta的三元合金。例如，含有Ta的三元合金可以包括Ta-Hf-Mo合金、Ta-Hf-Nb合金、Ta-Hf-W合金、Ta-Hf-Zr合金、Ta-Mo-Nb合金、Ta-Mo-W合金、Ta-Mo-Zr合金、Ta-Nb-W合金、Ta-Nb-Zr合金、Ta-W-Zr合金等。示例性地，所述第二電極440可以包括一種或多種含有Ta的四元合金。例如，含有Ta的四元合金可以包括Ta-Hf-Mo-Nb合金、Ta-Hf-Mo-W合金、Ta-Hf-Mo-Zr合金、Ta-Hf-Nb-W合金、Ta-Hf-Nb-Zr合金、Ta-Mo-Nb-W合金、Ta-Mo-Nb-Zr合金、Ta-Nb-W-Zr合金等。示例性地，所述第二電極可以包括一種或多種含有Ta的五元合金。例如，含有Ta五元合金可以包括Ta-Hf-Mo-Nb-W合金、Ta-Mo-Nb-W-Zr合金、Ta-Hf-Nb-W-Zr合金、Ta-Hf-Mo-W-Zr合金、Ta-Hf-Mo-Nb-Zr合金等。示例性地，所述第二電極440可以包括含有Ta的六元合金，例如Ta-Hf-Mo-Nb-W-Zr合金。示例性地，所述第二電極440可以包括含有Ta的高階合金。在一些實施例中，所述高階合金可進一步包括釩(V)。
在一些實施例中，所述第二電極440可以包括多種合金。每種合金可以是含有Ta和一種或多種其他金屬元素(例如Hf、W、Mo、Nb、Zr等)的Ta合金。所述Ta合金可以是和/或包括二元合金、三元合金、四元合金、五元合金、六元合金、高階合金等。示例性地，所述第二電極440可以包括含有Ta的第一合金、含有Ta的第二合金、含有Ta的第三合金、含有Ta的第四合金、含有Ta的第五合金和含有Ta的第六合金中的兩種或兩種以 上。在一些實施例中，所述含有Ta的第一合金、含有Ta的第二合金、含有Ta的第三合金、含有Ta的第四合金、含有Ta的第五合金和含有Ta的第六合金可以分別是二元合金、三元合金、四元合金、五元合金、六元合金和高階合金。
在一些實施例中，第二電極440中的多種合金可以對應於相同數量的金屬元素的組合。例如，所述含有Ta的第一合金和含有Ta的第二合金可以分別包括含有Ta的第一二元合金(例如，Ta-W合金)和含有Ta的第二二元合金(例如，Ta-Mo合金)。示例性地，所述含有Ta的第一合金和含有Ta的第二合金可以分別包括含有Ta的第一三元合金(例如，Ta-Hf-Mo合金)和含有Ta的第二三元合金(例如，Ta-Hf-Nb合金)。示例性地，所述第二電極440可以包括多種合金系統。每種合金系統可以包含含有不同成分的特定金屬元素的混合物。例如，二元系統可以包括一種或多種含有兩種金屬元素(例如Ta和Hf)的二元合金，該二元合金具備不同成分。每種二元合金可以是具備特定成分的兩種金屬元素的組合。示例性地，三元系統可以包括一種或多種含有三種金屬元素(例如，Ta、Hf和W)的三元合金，該三元合金具備不同成分。每種三元合金可以是具備特定成分的三種金屬元素的組合。在一些實施例中，所述第二電極440可以包括含有一種或多種合金系統的Ta合金系統。在一些實施例中，所述Ta合金系統可以包括兩種或兩種以上何進系統。例如，所述Ta合金系統可以包括含有Ta、Hf、W、Mo、Nb、和Zr中的一種或多種合金的高級系統。所述Ta何進系統可以進一步包括一個或多個含有Ta合金的二元系統、三元系統、四元系統和/或五元系統。所述二元系統可以包括Ta-Hf合金系統、Ta-W合金系統、Ta-Mo合金系統、Ta-Nb合金系統和/或Ta-Zr合金系統中的一種或多種。所述三元系統可以包括Ta-Hf-Mo合金系統、Ta-Hf-Nb合金系統、Ta-Hf-W合金系統、 Ta-Hf-Zr合金系統、Ta-Mo-Nb合金系統、Ta-Mo-W合金系統、Ta-Mo-Zr合金系統、Ta-Nb-Zr合金系統、Ta-Nb-W合金系統和/或Ta-W-Zr合金系統中的一種或多種。四元合金系統可以包括Ta-Hf-Mo-Nb合金系統、Ta-Hf-Mo-W合金系統、Ta-Hf-Mo-Zr合金系統、Ta-Hf-Nb-W合金系統、Ta-Hf-Nb-Zr合金系統、Ta-Mo-Nb-W合金系統、Ta-Mo-Nb-Zr合金系統、Ta-Nb-W-Zr合金系統中的一種或多種。五元合金可以包括Ta-Hf-Mo-Nb-W合金系統、Ta-Mo-Nb-W-Zr合金系統、Ta-Hf-Nb-W-Zr合金系統、Ta-Hf-Mo-W-Zr合金系統和/或Ta-Hf-Mo-Nb-Zr合金系統中的一種或多種。包含在第二電極440中的每種合金系統可以具備獨特的熱力學和動力學特性，並可以視為一種電極成分。因此，第二電極440可以包括多個電極成分用於提供多個狀態變量，從而可以使得具備可用於計算和學習的不同時間常數的豐富動態性。例如，每種電極成分可以具備對切換氧化物不同的反應性或對氧的親和性。每種電極成分可以具有不同的擴散性(例如，自擴散、互擴散、擴散時間常數等)。具有多種成分的第二電極440可以為IMC應用提供多種動態行為。因此，包含多成分第二電極的RRAM器件可以在多個維度上呈現動態記憶性行為。另外，多成分第二電極的實施還可以在所述切換氧化物中產生電子缺陷用於執行需要高電阻RRAM器件的操作。所述具備電子缺陷的RRAM器件可以實現對於IMC應用至關重要的特定電子行為，例如低電流、模擬電阻、多級電阻、I-V(電流-電壓)線性度等。
圖4E和4F說明了可分別對應於RRAM器件400d的低電阻狀態和高電阻狀態的半導體器件400e和400f。非連續膜422的加入可以減少所述切換氧化物層430和所述第一電極420之間的接觸。如圖4E所示，可形成從所述第二電極440到所述第一電極420通過所述界面層422和所述切換氧化物層430的一個導電通道435a(例如，導電細絲)。如圖4F所示，在複 位過程中，可在所述切換氧化物層430形成一個中斷導電通道435b。與圖3B和圖3C相比，所述導電通道435a和所示中斷導電通道435b的橫向尺寸可以分別小於335a和335b的橫向尺寸。因此，形成於具備非連續薄膜422的RRAM器件中的導電細絲的橫向尺寸可以小於形成於沒有在所述第一電極和所述切換氧化物層之間形成多孔和/或非連續薄膜的RRAM器件中的導電細絲的橫向尺寸。例如，形成在原始狀態下製造的具備無孔隙或連續性薄膜(例如，具備無孔隙或連續性界面層)可能需要無孔隙或連續性薄膜的電子擊穿從而建立可以通過RRAM器件的電路徑。所述無孔隙或連續性薄膜的電子擊穿可能是突然的，且可能過度形成或過度增長所述RRAM器件中的導電細絲，這會惡化或阻止RRAM器件中的後續低電流操作。非連續薄膜422在RRAM器件中的加入可以使得形成過程不太突然，降低形成電壓，降低複位電流，並降低後續操作過程中的電壓和/或電流要求。
在一些實施例中，RRAM器件可以包括多個製造於所述第一電極和所述第二電極之間的界面層。每個界面層可以包括如圖4B所述的非連續薄膜。例如，如圖5A所示，可以通過在如圖4C所述的半導體結構400c上製造界面層532(也被稱為“第二界面層”)來製造半導體器件500a。在一些實施例中，所述第二界面層532可以包括第二材料的非連續薄膜532a。所述第二材料可以具備比所述切換氧化物層430中的至少一種過渡性金屬氧化物更強的化學穩定性。作為一個示例，所述第二材料可以包括Al2O3、MgO、Y2O3、La2O3等。所述第二材料可以與第一材料相同，也可以不同。
所述非連續薄膜532a可以包括一個或多個孔隙534(也被稱為“一個或多個第二孔隙”)。所述孔隙534可以具有任何合適的大小和/或尺寸。多個孔隙534可以有相同的大小和/或尺寸，也可以沒有。在一些實施例中，所述第二界面層532和/或所述第二非連續薄膜532a可以包括隨機 分布在所述第二非連續薄膜532上的多個孔隙534。所述非連續薄膜532a可以包括任何合適數量的孔隙。
在一些實施例中，所述第二界面層532和/或所述非連續薄膜532a的厚度(也被稱為“第二厚度”)可以在約0.2奈米和約0.5奈米之間。作為另一個示例，所述第二界面層532可以包括一個厚度等於或小於0.5奈米的非連續Al2O3薄膜。在一些實施例中，所述第二界面層532可以包括一個厚度小於1奈米的非連續Al2O3薄膜。所述第二界面層532的所述第二厚度可以與所述第一件面層422的第一厚度相同，也可以不同。
如圖5B所示，可以在所述第二界面層532上製造第二電極540以製造半導體器件500b。因此所述第二界面層532可以被定位於所述切換氧化物層430和所述第二電極540之間。所述第二電極540可以作為缺陷設計層工作，用於在所述切換氧化物層430中產生電子缺陷。所述第二電極540可以是和/或包括如圖4D-4F所描述的第二電極440。在一些實施例中，在所述切換氧化物層430的製造期間，所述第二電極540的一個或多個部分可以通過一個或多個孔隙534布置在所述切換氧化物層430上。因此，所述第二電極540可以通過所述一個或多個孔隙534接觸所述切換氧化物層430的一個或多個部分。
圖5C和5D說明可可分別對應於RRAM器件500b的低電阻狀態和高電阻狀態的半導體器件500c和500d。所述第一界面層422和所述第二界面層532的共同加入可以進一步減少所述切換氧化物層430和所述第一電極420的接觸面積和所述切換氧化物層430和所述第二電極540的接觸面積。如圖5C所示，可以形成從所述第一電極420到所述第二電極540通過所述界面層422、所述切換氧化物層430和所述第二非連續薄膜532的導電通道535a(例如，導電細絲)。如圖5D所示，可以在複位過程中，在所 述切換氧化物層430中形成中斷導電通道535b。與圖3B和3C相比，所述導電通道535a和中斷導電通道535b的橫向尺寸可以分別小於335a和335b的橫向尺寸。因此，形成於同時具備所述界面層422和所述第二界面層532的RRAM器件上的導電細絲的橫向尺寸可以進一步減小，從而使得形成過程不太突然，降低形成電壓，減少複位電流，並減少後續操作過程中的電壓和/或電流要求。
在一些實施例中，根據本發明的一些實施例，可以在RRAM器件的切換氧化物層製造界面層。例如，如圖6A所示，切換氧化物層630可以被製造於如圖4A所述相關的半導體器件400a上。界面層632可以被製造於所述切換氧化層630上以製造半導體器件600a。所述切換氧化物層630可以是和/或包括與圖4C-4F描述相關的切換氧化物層430。在一些實施例中，所述界面層632可以包括第三材料的非連續薄膜。所述第三材料可以可以具備比所述切換氧化物層630中的至少一種過渡性金屬氧化物更強的化學穩定性。作為一個示例，所述第三材料可以包括Al2O3、MgO、Y2O3、La2O3等。
所述非連續薄膜632a可以包括一個或多個孔隙634(也被稱為“一個或多個第三孔隙”)。所述孔隙634可以具有任何合適的大小和/或尺寸，且隨機分布在所述第二非連續薄膜632上。在一些實施例中，所述界面層632的厚度(也被稱為“第三厚度”)可以在約0.2奈米和約0.5奈米之間。作為另一個示例，所述界面層632的厚度可以等於或小於0.5奈米的厚度。作為進一步的示例，所述界面層632的厚度可以小於1奈米。
如圖6B所示，第二電極640可以被製造於所述界面層632上以製造半導體器件600b。所述第二電極640可以作為缺陷設計層工作，用於在所述切換氧化物層630中產生電子缺陷。因此，所述界面層632可以被定 位於所述切換氧化物層630和所述第二電極640之間。所述第二電極可以是和/或包括與圖4D-4F所述相關的第二電極440。在一些實施例中，在所述第二電極640的製造期間，所述第二電極640的一個或多個部分可以通過一個或多個孔隙634布置在所述切換氧化物層630上。因此，所述第二電極640可以接觸所述切換氧化物層630的一個或多個部分。
圖6C和6D說明了分別對應於RRAM器件660b的低電阻狀態和高電阻狀態的半導體器件600c和600d。所述非連續薄膜632的加入可以減少所述切換氧化物層630和所述第二電極640的接觸面積。如圖6C所示，可以形成從所述第二電極640到所述第一電極420通過所述切換氧化物層630和所述非連續薄膜632的導電通道635a(例如，導電細絲)。如圖6D所示，可以在複位過程中，在所述切換氧化物層630中形成中斷導電通道635b。與圖3B和3C相比，所述導電通道635a和中斷導電通道635b的橫向尺寸可以分別小於335a和335b的橫向尺寸。因此，形成於具備所述非連續薄膜632的RRAM器件上的導電細絲的橫向尺寸可以小於形成於不具備非連續薄膜632的RRAM器件上的導電細絲的橫向尺寸。所述非連續薄膜632在RRAM器件中的使用可以使得形成過程不那麼突然，降低形成電壓，減少複位電流，並減少後續操作過程中的電壓和/或電流要求。在RRAM器件中加入非連續薄膜632可以幫助設計電子缺陷，因為其可以增加器件電阻，並控制參與高電阻應用中的電子缺陷的數量。更具體地，僅電子缺陷就可以降低器件電阻或使器件洩露。加入多孔隙和/或非連續性界面層可以通過限制切換氧化物的電路徑來增加器件電阻。因此，多孔隙/非連續性界面薄膜422或532和所述第二電極540的組合可以為需要高電阻RRAM的應用產生和控制合適的電子缺陷。
圖7說明了根據本發明的一些實施例中頂電極的一個示例700的橫截面圖。
所述頂電極700可以作為本發明描述的缺陷設計層工作。如圖所示，所述頂電極700可以包括第一層710和第二層720。所述第一層710可以包括可以從所述切換氧化物層中的過渡性金屬氧化物中清除氧的第一金屬材料。所述第二層720可以包括可以從所述切換氧化物層中的過渡性金屬氧化物中清除氧的第二金屬材料。所述第一金屬材料可以具備氧溶解性，且可以與所述切換氧化物層中的過渡性金屬氧化物反應並從所述切換氧化物層中的過渡性金屬氧化物中清除氧。所述第一金屬材料的氧化物的化學穩定性可能低於所述第一非連續薄膜的第一材料和所述第二非連續薄膜的第二材料。因此，第一金屬材料可能不會對所述第一非連續薄膜和所述第二非連續薄膜進行化學還原。如上所述，可採用Ellingham圖確定比較兩種或更多元素的化學穩定性。
所述第一金屬材料和所述第二金屬材料可以包括不同的化學元素，且擁有不同的氧親和性和/或不同熱力學和動力學特性。所述第一金屬材料和所述第二金屬材料可以是不相溶的。在一些實施例中，所述第一金屬材料可以包括Ti。所述第二金屬材料可以包括Ta。在一些實施例中，所述第一層710可以是和/或包括Ti金屬層(例如，Ti薄膜)。所述第二層720可以是和/或包括Ta金屬層(例如，Ta薄膜)。如圖9的Ta-Ti二元相圖所示，Ta和Ti相圖是不相溶的，且在300K(27℃)時具有最小的相互溶解度，該溫度約是RRAM器件的操作溫度(例如，室溫附近或以上的溫度)。因此，在RRAM器件中添加Ti可能不會影響本文所述的切換氧化物中Ta導電細絲的操作機制和RRAM器件的切換機制。如圖7所示的RRAM器件可以應用於需要在模擬行為、線性、持續、可靠性等方面有優異性能的RRAM 器件的IMC應用。Ta和Ti相圖之間的不相溶性和最小相互溶解度也可以使得第二層720和第一層710之間達到熱力學平衡。因此，一個薄Ti膜可以按照設計發揮功能，而不會與Ta膜發生反應或被Ta膜所溶解。
此外，因為Ti比Ta具備更高的氧親和力，Ti可以更容易地從切換氧化物中清除氧離子。因此，將第一層710納入RRAM器件可以通過降低RRAM形成過程中需求的形成電壓和後續操作過程中的電流和電壓要求來進一步的提升RRAM器件的性能。例如，如圖4D-4F中所示的第二電極440，圖5B-5D中所示的第二電極540和/或圖6B-6D中所示的第二電極640可以是和/或包括第二電極700。在形成過程中，第一金屬材料和第二金屬材料都可以在切換氧化物層330、430和/或630中產生氧空位。與圖3B和3C相比，導電通道和中斷導電通道的橫向尺寸可以分別小於335a和335b的橫向尺寸。由於Ti具有比Ta更高的氧親和力，包括頂電極700的RRAM器件500b的原始電阻可以小於不包括頂電極700的RRAM器件的原始電阻，從而導致較低的形成電壓、較低的複位電壓、較低的複位電流等。
Ti在設置過程中(當氧離子從切換氧化物遷移至第二電極時)也可以容易地儲存氧離子。這可以使得第二電極在複位過程中儲存氧離子，並因此防止器件故障(可以由切換氧化物和第二電極之間氧分子的存在導致的)和/或操作故障(可以由一旦去除設置電壓氧離子遷移回切換氧化物或開關不穩定造成的)。此外，在RRAM器件中加入Ti薄膜可以在RRAM器件的切換氧化物中產生電子缺陷。所述電子缺陷可以是被捕獲在氧空位中的電子。在電場的作用下，被捕獲的電子可以從一個捕獲點跳到另一個捕獲點，或被激發至具備較低激發能量的導帶，並在RRAM器件處於高電阻狀態時產生電子流。
所述第一層710可以生長到合適的厚度從而使得所述第一層710的第一金屬材料(例如Ti)可以如上所述發揮作用，而不影響切換氧化物層330上包括第二金屬材料的導電細絲(例如Ta導電細絲)的形成。在一些實施例中，所述第一層710的厚度可以在0.2nm至約5nm之間。在一些實施例中，所述第一層710的厚度可以在0.5nm至約2nm之間。在一些實施例中，所述第一層710的厚度可以是約1nm。在一些實施例中，所述第一層710的厚度可以小於1nm。第二層720的比第一層710更厚。在一些實施例中，所述第二層720的厚度可以在5nm至300nm之間。例如，所述第二層720的厚度可以在約10nm至約100nm之間。在一些實施例中，所述第二層720的厚度可以是在約10nm至約200nm之間。在一些實施例中，所述第二層720的厚度可以是約50nm。所述第一電極的厚度可以在約5nm至100nm之間。在一些實施例中，所述第一電極的厚度可以是約30nm。在一些實施例中，RRAM器件400d、500b和/或600b的尺寸(例如，臨界尺寸)可以在1μm和個位數奈米之間。在一些實施例中，RRAM器件400d、500b和/或600b的臨界尺寸可以是大約或小於0.28μm，和/或在1μm至1奈米之間。在一些實施例中，RRAM器件400d、500b和/或600b的臨界尺寸可以在1μm和2nm之間。在一些實施例中，RRAM器件400d、500b和/或600b的臨界尺寸可以在1μm和5nm之間。在一些實施例中，RRAM器件400d、500b和/或600b的臨界尺寸可以是個位數的奈米尺度(例如，位於約1nm至9nm之間)。
在一種實施方式中，所述第二層720可以直接在第一層710上製造。例如，如圖7所示，所述第二層720的表面可以直接連接至所述第一層710的表面。在另一種實施方式中，在第一層710和第二層720之間可以沉積一種或多種其他合適的材料層。
當做為絕緣體工作時，本發明所述的所述切換氧化物層(例如，切換氧化物層430、530和/或630)中的過渡性金屬氧化物可能在其價帶和導帶之間存在帶隙。需要高於帶隙所表示的能量可以將電子從價帶激發到電子可以參與傳導的導帶。重要的是需要有合適密度的電子缺陷作為帶隙內的電子捕獲用於使得捕獲電子可以被激發到導帶(熱發射)或者從一個捕獲點跳到另一個捕獲點(隧穿)。本發明所述的缺陷設計層(例如，包含Ta的合金440、第一層710等)的加入可以在切換氧化物層430、530和/或630中的過渡性金屬氧化物中產生合適密度的電子缺陷。所述電子缺陷可以包括，例如，過渡性金屬氧化物中的氧空位缺陷(例如，TaOx或HfOx的亞靜力學氧化物)。所述電子缺陷可以協助電荷在室溫及室溫以上條件下通過過渡性金屬氧化物進行傳輸。在一些實施例中，所述電荷可以是離子性的，例如攜帶-2電荷的氧離子O-2或攜帶+2電荷的氧空位O+2。在一些實施例中，所述電荷可以是電子性的，例如鞋帶-1電荷的電子e-1。在這種情況下，當加入電子缺陷裝置的RRAM器件在非細絲模式下操作時，在電場作用下，被捕獲的電子可以被激發到導帶或從一個捕獲點跳到另一個捕獲點，從而產生電子流。
因此，第一層710在RRAM器件中的加入可以減少RRAM器件的原始電阻，降低形成電壓，並降低複位電流，從而使得形成過程不突然，導電細絲具備較低的導電性，後續操作過程中更低的電壓和更低的電流，並在在切換氧化物中產生合適的電子缺陷用於高電阻狀態下的IMC應用。
雖然圖4D-4F、5B-5D和6B-6D中示出了RRAM器件400d-f、500b-d和600b-d的某些部件，但這僅僅是說明性的。RRAM器件400d-f、500b-d和600b-d可以包括用於實現IMC應用的一個或多個含合適材料的其 他層。例如，在切換氧化物層和第二電極與第一電極中的一個或多個之間可以製造一個或多個界面層(未示出)，以改善界面穩定性和器件性能。
圖10是根據本發明一些實施例示出的製造RRAM器件的方法的示例1000的流程圖。
在1010中，可以在襯底上製造第一電極。製造第一電極可以利用物理氣相沉積(PVD)技術、化學氣相沉積(CVD)技術、濺射沉積技術、原子層沉積(ALD)技術和/或任何其他合適的沉積技術沉積一個或多個非反應性金屬層，例如Pt、Pd、Ir等。在一些實施例中，製造第一電極可以沉積一個或多個Pt層。所述第一電極可以是和/或包括與圖3A-6D所描述相關的第一電極320和420。
在1020中，可以在第一電極上製造界面層。製造第一界面層可以涉及在第一電極上沉積第一材料以形成第一材料的第一非連續薄膜。所述第一非連續薄膜可以包含一個或多個孔隙。所述第一材料可以比如下文所述的切換氧化物層中的過渡性金屬氧化物具備更強的化學穩定性。在一些實施例中，所述第一材料可以包括Al2O3、MgO、Y2O3、La2O3等。所述第一界面層可以是和/或包括與圖4B-5D所述相關的第一界面層422。在一些實施例中，製造所述第一界面層可以涉及沉積具有適當厚度的第一材料層以形成所述第一非連續薄膜。例如，製造所述第一界面層可以涉及將第一材料沉積到在約0.2nm和約1nm之間厚度。所述第一非連續薄膜可以使用PVD、CVD、ALD和/或其他任何合適的沉積技術進行沉積。
在1030中，可以在所述界面層上製造切換氧化物層。所述切換氧化物層可以包括一種或多種過渡性金屬氧化物。所述過渡性金屬氧化物可以包括，例如，TaOx、HfOx、TiOx、NbOx、ZrOx等。在一些實施例中，在所述切換氧化物層製造期間，所述過渡性金屬氧化物的一個或多個 部分可以通過一個或多個所述第一孔隙沉積在所述第一電極上。所述切換氧化物層可以使用PVD、CVD、ALD和/或其他任何合適的沉積技術進行沉積。所述切換氧化物層可以是和/包括與圖4C-5D所述相關的切換氧化物層430。
在1040中，可以在所述切換氧化物層上製造缺陷設計層用於在所述切換氧化物層中產生電子缺陷。所述缺陷設計層可以作為待製造的RRAM器件的第二電極(例如，頂電極)。所述缺陷設計層包括一種或多種合金。每種合金可以包含第一金屬元素和一種或多種第二金屬元素。每種第二金屬元素和第一金屬元素對切換氧化物層上的過渡性金屬氧化物具備不同的反應性。在一些實施例中，第一金屬元素可以是Ta。第二金屬元素可以是W、Hf、Mo、Nb、Zr等中的一種或多種。基於如圖14A-14E所示的涉及Ta和第二金屬元素W、Hf、Mo、Nb或Zr的二元相圖，Ta-W(圖14B)、Ta-Mo(圖14C)和Ta-Nb(圖14D)形成連續固溶體，並且Ta-Hf(圖14A)和Ta-Zr(圖14E)在RRAM器件操作溫度下是不相溶的。在這些二元合金之間沒有形成二元金屬間化合物。在這些二元系統中沒有金屬間化合物對於IMC應用是有利的，這種合金電極可以很容易被製造和控制。例如，製造第二電極可以通過共濺射第一金屬和第二金屬製造合金。再例如，製造第二合金可以涉及從合金靶材(例如Ta-W合金、Ta-Hf合金、Ta-Mo合金、Ta-Nb合金、Ta-Zr合金等)中濺射第一金屬元素(例如，純Ta金屬)和第二金屬元素(例如，純Hf金屬)之間的必要成分。
在一些實施例中，製造所述缺陷設計層可以涉及製造包括Ta、Hf、Nb、Mo、W和/或Zr的多種電極組件。每種電極組件可以是和/或包括Ta的二元合金、三元合金、四元合金、五元合金、六元合金和/或告誡合金。例如，製造所述缺陷設計層可以製造如圖4D所描述的包括一種或多 種合金和/或合金系統的第二電極440。更具體地，例如，製造所述缺陷設計層可以涉及製造包括含有Ta的第一合金、含有Ta的第二合金、含有Ta的第三合金、含有Ta的第四合金、含有Ta的第五合金和含有Ta的第六合金中的兩種或兩種以上。所述含有Ta的第一合金、含有Ta的第二合金、含有Ta的第三合金、含有Ta的第四合金、含有Ta的第五合金和含有Ta的第六合金可以分別是二元合金、三元合金、四元合金、五元合金、六元合金和高階合金。
在一些實施例中，製造所述缺陷設計層可以涉及製造多種金屬材料的多個層，例如如圖7所描述的層710和720。在一些實施例中，所述缺陷設計層可以通過執行與圖13所述相關的一個或多個操作進行製造。
所述缺陷設計層可以使用PVD、CVD、ALD和/或其他任何合適的沉積技術進行製造。所述缺陷設計層可以是和/或包括與圖4D-4F所述相關的第二電極440。
圖11是根據本發明一些實施例中製造RRAM器件的方法的示例1100的流程圖。
在1110中，可以在襯底上製造第一電極。所述第一電極可以通過執行與圖10的步驟1010相關的一個或多個操作被製造於襯底上。所述第一電極可以是和/或包括與圖3A-6D所述相關的第一電極320和/或420。
在1120中，可以在所述第一電極上製造第一界面層。製造所述第一界面層可以涉及製造第一材料的第一非連續薄膜。所述第一界面層可以通過執行與圖10的步驟1020相關的一個或多個操作被製造於所述第一電極上。所述第一界面層可以是和/或包括與圖4B-5D所述相關的第一界面層422。
在1130中，可以在所述第一界面層上製造切換氧化物層。所述切換氧化物層可以通過執行與圖10的步驟1030相關的一個或多個操作被製造於所述第一界面層上。所述切換氧化物層可以是和/或包括與圖4C-5D所述相關的切換氧化物層430。
在1140中，可以在所述切換氧化物層上製造第二界面層。製造所述第二界面層可以涉及製造第二材料的第二非連續薄膜，其中所述第二材料比所述切換氧化物層中的過渡性金屬氧化物具備更強的化學穩定性。在一些實施例中，所述第二材料可以包括Al2O3、MgO、Y2O3、La2O3等。在一些實施例中，製造所述第二界面層可以涉及沉積具有適當厚度的第二材料以形成所述第二非連續薄膜。所述非連續薄膜可以使用PVD、CVD、ALD和/或其他任何合適的沉積技術進行沉積。所述第二界面層可以是和/或包括與圖5A-5D所述相關的第二界面層532。
在1150中，可以在所述第二界面層上製造缺陷設計層用於在所述切換氧化物層上產生電子缺陷。所述缺陷設計層可以作為待製造RRAM器件的第二電極(例如，頂電極)。所述缺陷設計層可以通過執行與圖10的步驟1040相關的一個或多個操作來製造。在一些實施例中，在製造所述缺陷設計層期間，所述缺陷設計層的一個或多個部分可以通過一個或多個第二孔隙沉積在所述切換氧化物層上。所述缺陷設計層可以是和/或包括與圖5B-5D所述相關的第二電極540。
圖12是說明根據本發明的一些實施例中製造RRAM器件的方法的示例1200的流程圖。
在1210中，可以在襯底上製造第一電極。所述第一電極可以通過執行與圖10的步驟1010相關的一個或多個操作被製造於所述襯底上。 所述第一電極可以是和/或包括與圖3A-6D所述相關的第一電極320和/或420。
在1220中，可以在所述第一電極上製造切換氧化物層。所述切換氧化物層可以包括一種或多種過渡性金屬氧化物。所述過渡性金屬氧化物可以包括，例如，TaOx、HfOx、TiOx、NbOx、ZrOx等。所述切換氧化物層可以是和/或包括與圖6A-6D所述相關的切換氧化物層630。
在1230中，可以在所述切換氧化物層上製造界面層。所述界面層可以包括一種材料的非連續薄膜，所述材料比所述切換氧化物層中的過渡性金屬氧化物具備更強的化學穩定性。所述界面層可以通過執行與圖11的步驟1140相關的一個或多個操作被製造於所述切換氧化物層上。所述界面層可以是和/或包括與圖6A-6D所述相關的第二界面層632。如前所述，非連續的或多孔的界面層可以通過控制參與高電阻狀態操作的電子缺陷的數量促進切換氧化物的電子缺陷設計。
在1240中，可以在所述界面層上製造缺陷設計層。所述缺陷設計層可以作為RRAM器件中的第二電極(例如，頂電極)。所述缺陷設計層可以通過執行與圖10的步驟1040相關的一個或多個操作來製造。所述缺陷設計層可以是和/或包括與圖6B-6D所述相關的第二電極640。
圖13是根據本發明一些實施例的用於製造RRAM器件的缺陷設計層的方法示例1300的流程圖。所述缺陷設計層可以作為RRAM器件的頂電極。
在1310中，可以製造包括第一金屬材料的第一層。所述第一金屬材料可以包括第一金屬元素，例如Ti、Hf和Zr。第一金屬材料的第一層可以通過使用PVD、CVD、濺射、ALD和/或任何其他合適的沉積技術沉積第一金屬(例如，Ti金屬)來進行製造。製造所述缺陷設計層可以涉及 沉積適當厚度的第一金屬層，例如在約0.2nm至約5nm之間的厚度、在約0.5nm至約2nm之間的厚度等。
在1320中，可以在包括第一金屬材料層的第一層上製造包括第二金屬材料的第二層。第二金屬材料也有助於設計電子缺陷和在開關氧化物中產生電子缺陷。第二金屬材料可以包括不同於第一金屬元素的第二金屬元素。例如，第二金屬元素可以是Ta。在一些實施例中，製造含有第二金屬材料的第二層可以涉及通過使用PVD、CVD、濺射、ALD和/或任何其他合適的沉積技術沉積第二金屬(例如，Ta金屬)來進行製造。製造第二金屬的第二層可以涉及沉積適當厚度的第二金屬層，例如第二金屬層可以比第一金屬層更厚。在一些實施例中，可以沉積厚度在10nm至100nm之間的第二金屬層。在一些實施例中，第二金屬的第二層可以直接沉積於第一金屬的第一層上。在該實施例中，第一金屬的第一層的表面可以直接連接至第二金屬的第二層的一個或多個部分表面。
在一些實施例中，製造包含第二金屬材料的第二層包括可以涉及製造包括一種或多種合金的層。如上文所述，每種合金可以包括第一金屬元素和一種或多種第二金屬元素。每種第二金屬元素可以具備對切換氧化物層中的過渡性金屬氧化物和第一金屬元素不同的反應性。在一些實施例中，所述第一金屬元素可以是Ta。所述第二金屬元素可以是W、Hf、Mo、Nb、Zr等中的一種或多種。製造Ta合金的第二層可以涉及使用PVD、CVD、濺射、ALD和/或任何其他合適的沉積技術沉積Ta合金。製造Ta合金的第二層可以涉及沉積適當厚度的Ta合金層，例如，Ta合金層的厚度比第一金屬的第一層的厚度更厚。在一些實施例中，可以沉積厚度在約5nm和100nm之間的包含一種或多種Ta合金的層。
為了解釋的簡約起見，本發明的方法被描繪和描述為一系列動作。然而，根據本發明的動作能夠以各種順序和/或同時發生，並且與本發明中未呈現和未描述的其他動作一起發生。此外，並非所有圖示的動作都是實現根據公開的主題的方法所需的。另外，本領域的技術人員將理解和明白，這些方法可以可替代地通過狀態圖或事件被表示為一系列相互關聯的狀態。
圖15A、15B、15C和15D說明了根據本發明的一些實施例種RRAM器件的多級電阻和線性度數據。圖15A說明了1kΩ-10kΩ範圍內的RRAM器件的電流-電壓特性1500A。如圖所示，根據電導量子Go(12.9kΩ)，所述器件電阻R不大於Go，且所述器件在細絲模式下運行(例如，如圖3B所示)。所述RRAM器件的傳導可以表示金屬性。
圖15B說明了根據本發明的一些實施例中具備高電阻(例如，10kΩ-100kΩ)的示例RRAM器件的電流-電壓特性1500B。所述RRAM器件被執行於從細絲模式(例如，具有不高於Go的10kΩ的電阻)到非細絲模式(例如，具有高於Go的100kΩ的電阻)的過渡中，或被執行於從圖3B所述的RRAM器件過渡到圖3C中所述的RRAM器件。
圖15C說明了根據本發明的其他實施方中的具備高電阻(例如100kΩ-1MΩ)的示例RRAM器件的電流-電壓特性1500C。所述RRAM器件完全在非細絲模式下執行。所述RRAM器件的傳導可以呈現半導體行為。然而，通過包含非連續界面層532、作為第二電極540的Ta合金和/或作為第二電極710/720的雙層金屬的電子缺陷設計，展示了多級高電阻和線性度。
圖15D說明了根據本發明的一個實施方案中的具有非常高的電阻(例如1MΩ-10MΩ)的示例RRAM器件的電流-電壓特性1500D。在非細絲模式的高電阻範圍內實施如此高的電阻可能需要用於RRAM器件的 平衡電子缺陷設計。如圖所示，具備設計電子缺陷的RRAM器件在這個高電阻範圍內呈現優異的線性度和模擬行為。
本文使用的術語“大約”、“關於”和“基本上”可以指在本領域的正常公差範圍內，例如在平均值的2個標準差內，在一些實施例中在目標尺寸的±20%內，在一些實施例中在目標尺寸的±10%內，在一些實施例中在目標尺寸的±5%內，在一些實施例中在目標尺寸的±2%內，在一些實施例中在目標尺寸的±1%內，以及在一些實施例中在目標尺寸的±0.1%內。術語“大約”和“關於”可以包括目標尺寸。除非特別說明或從上下文中明顯看出，本文描述的所有數值都由術語“約”修飾。
如本文所用，一個範圍包括該範圍內的所有數值。例如，1至10的範圍可以包括任何數字、數字組合、來自1、2、3、4、5、6、7、8、9和10的數字的子範圍以及其分數。
本發明在以上說明中提到了很多細節。但顯而易見的是，沒有這些具體細節本發明也可以實施。在一些例子中，為了突出本發明的內容，熟知的結構和設備以框圖的形式顯示，而非具體細節。
本文所使用的術語“第一”、“第二”、“第三”、“第四”等是用於區分不同部件的標記，可以不必具有所用數字編號的序數含義。
這裡使用的“例子”或“示範性”一詞是指作為例子、實例或說明。此處描述為“示例”或“示範”的任何方面或設計不一定被理解為比其他方面或設計更優選或有利。相反，使用“例子”或“示範性”這些詞的目的是為了以一種具體的方式呈現概念。在本申請中，術語“或”的意思是包括“或”，而不是排除“或”。也就是說，除非另有規定，或從上下文中可以看出，“X包括A或B”意指任何自然的包容性排列組合。也就是說，如果X包括A；X包括B；或者X同時包括A和B，那麼在上述任何情況下，“X包括A 或B”都被滿足。此外，在本申請和所附申請專利範圍中使用的“a”和“an”通常應被理解為“一個或多個”，除非另有規定或從上下文中明確指出是針對單數形式。本說明書中提到的“一個實施方案”或“一個實施方案”是指與該實施方案有關的特定特徵、結構或特性至少包括在一個實施方案中。因此，在本說明書的不同地方出現的短語“一個實施方案”或“一個實施方案”不一定都是指同一個實施方案。
如本文所使用的，當一個元素或層被稱為“在”另一個元素或層上時，該元素或層可以直接在另一個元素或層上，或者可以存在介入的元素或層。反之，當一個元素或層被稱為“直接在”另一個元素或層上時，不存在中間的元素或層。
儘管在瞭解上述描述後，對於本發明內容做出另外的變更和修改對於本領域普通技術人員無疑是顯而易見的，但應理解的是，以說明方式所顯示和描述的任何具體實施例不應被視為是限制的。因此，各種實施例的細節並不是為了限制申請專利範圍的範圍，請求項本身只是敘述了本發明技術特徵。
400a:半導體器件 410:襯底 420:第一電極 600b:半導體器件 630:切換氧化物層 632:界面層 632a:非連續薄膜 634:孔隙 640:第二電極

Claims (17)

  1. 一種製造電阻式隨機存取儲存（RRAM）器件的方法，包括：在所述RRAM器件的第一電極上製造包括第一材料的第一非連續薄膜的第一界面層；在所述第一界面層上製造包括至少一種過渡性金屬氧化物的切換氧化物層，其中所述第一材料比所述至少一種過渡性金屬氧化物具備更強的化學穩定性；在所述切換氧化物層上製造第二界面層，其中所述第二界面層包括第二材料的第二非連續薄膜，所述第二材料比所述至少一種過渡性金屬氧化物具備更強的化學穩定性；在所述第二界面層上製造缺陷設計層用於在所述切換氧化物層上產生電子缺陷，包括：在所述第二界面層上製造第一金屬材料的第一層，其中所述第一金屬材料的第一層中的至少一部分第一金屬材料通過第二界面層沉積於所述切換氧化物層上，其中所述第一金屬材料包括Ti、Hf及Zr中的至少一種；在所述第一金屬材料的第一層上製造包含第二金屬材料的第二層。
  2. 如請求項1所述的方法，其中所述至少一種過渡性金屬氧化物包括HfOx或TaOy的至少一種，其中 x≤2.0 和 y≤2.5。
  3. 如請求項2所述的方法，其中所述第一材料包括Al2O3、MgO、Y2O3或La2O3中的至少一種。
  4. 如請求項3所述的方法，其中在所述RRAM器件的第一電極上製造包括第一材料的第一非連續薄膜的所述第一界面層包括在所述第一電極上沉積所述第一材料形成所述第一非連續薄膜。
  5. 如請求項1所述的方法，其中所述第一界面層的厚度在0.2奈米和1奈米之間。
  6. 如請求項1所述的方法，其中所述第二材料包括Al2O3、MgO、Y2O3或La2O3中的至少一種。
  7. 如請求項1所述的方法，其中在所述第二界面層上製造第一金屬材料的第一層，包括：在所述第二界面層上沉積Ti金屬膜，所述Ti金屬膜至少有一部分通過第二界面層沉積於所述切換氧化物層上；其中；在所述第一金屬材料的第一層上製造包含第二金屬材料的第二層，包括：在所述Ti金屬膜上沉積所述第二金屬材料。
  8. 如請求項7所述的方法，其中所述第一材料比所述第一金屬材料的氧化物和所述至少一種過渡性金屬氧化物具備更強的化學穩定性。
  9. 如請求項7所述的方法，其中所述第二金屬材料直接沉積於所述Ti金屬膜之上。
  10. 如請求項8所述的方法，其中所述第二金屬材料包括鉭。
  11. 如請求項9所述的方法，其中所述沉積於Ti金屬膜之上的所述第二金屬材料不接觸所述過渡性金屬氧化物的切換氧化物層。
  12. 如請求項7所述的方法，其中所述第二金屬材料的第二層包括一種或多種包含鉭的合金。
  13. 如請求項1所述的方法，其中所述缺陷設計層包括一種或多種包含鉭的合金。
  14. 如請求項13所述的方法，其中所述包含鉭的合金進一步包括鉿、鉬、鎢、鈮或鋯中的至少一種。
  15. 如請求項13所述的方法，其中所述包含鉭的合金包括包含鉭的二元合金，包含鉭的三元合金，包含鉭的四元合金，包含鉭的五元合金，包含鉭的六元合金或包含鉭的高階合金中的至少一種。
  16. 如請求項1所述的方法，其中包括第一金屬材料的第一層的厚度在0.2nm到5nm之間。
  17. 如請求項1所述的方法，其中所述電子缺陷包括：切換金屬氧化物中的氧空位缺陷(oxygen vacancy defects in the switching metal oxides)。
TW111117736A 2021-05-12 2022-05-11 具備設計的電子缺陷的電阻式隨機存取儲存器件及其製造方法 TWI894465B (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US17/319,057 US12213390B2 (en) 2021-05-12 2021-05-12 Resistive random-access memory devices with multi-component electrodes
US17/319,057 2021-05-12
US17/319,068 US12302768B2 (en) 2021-05-12 2021-05-12 Resistive random-access memory devices with multi-component electrodes
US17/319,068 2021-05-12
PCT/US2021/040389 WO2022240426A1 (en) 2021-05-12 2021-07-03 Resistive random-access memory devices with multi-component electrodes
WOPCT/US21/040389 2021-07-03
US17/454,914 2021-11-15
US17/454,914 US12382847B2 (en) 2020-07-06 2021-11-15 Resistive random-access memory devices with multi-component electrodes and discontinuous interface layers
US17/658,641 2022-04-08
US17/658,641 US12396375B2 (en) 2020-07-06 2022-04-08 Resistive random-access memory devices with engineered electronic defects and methods for making the same

Publications (2)

Publication Number Publication Date
TW202404045A TW202404045A (zh) 2024-01-16
TWI894465B true TWI894465B (zh) 2025-08-21

Family

ID=84028885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117736A TWI894465B (zh) 2021-05-12 2022-05-11 具備設計的電子缺陷的電阻式隨機存取儲存器件及其製造方法

Country Status (5)

Country Link
EP (1) EP4338207A4 (zh)
JP (1) JP2024522953A (zh)
KR (1) KR102834838B1 (zh)
TW (1) TWI894465B (zh)
WO (1) WO2022241139A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527712B2 (en) 2020-07-06 2022-12-13 Tetramem Inc. Low current RRAM-based crossbar array circuits implemented with interface engineering technologies

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201633576A (zh) * 2015-03-06 2016-09-16 東芝股份有限公司 電阻式隨機存取記憶體裝置
US20210013407A1 (en) * 2018-03-28 2021-01-14 Agency For Science, Technology And Research Memory cell and method of forming the same
US20210066589A1 (en) * 2019-08-28 2021-03-04 Tetramem Inc. Rram crossbar array circuits with specialized interface layers for low current operation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
KR101882850B1 (ko) * 2011-12-29 2018-07-30 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
JP2014022660A (ja) * 2012-07-20 2014-02-03 Sharp Corp 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置
US20140091272A1 (en) * 2012-09-28 2014-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9019743B2 (en) * 2012-11-29 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for resistive switching random access memory with high reliable and high density
US8658511B1 (en) * 2012-12-20 2014-02-25 Intermolecular, Inc. Etching resistive switching and electrode layers
JP2016015397A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体記憶装置の製造方法
WO2016090052A1 (en) * 2014-12-02 2016-06-09 University Of Utah Research Foundation Molten salt de-oxygenation of metal powders
US11348973B2 (en) * 2016-09-23 2022-05-31 Intel Corporation Threshold switching selector based memory
US11621395B2 (en) * 2019-04-26 2023-04-04 Intel Corporation Resistive random-access memory devices and methods of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201633576A (zh) * 2015-03-06 2016-09-16 東芝股份有限公司 電阻式隨機存取記憶體裝置
US20210013407A1 (en) * 2018-03-28 2021-01-14 Agency For Science, Technology And Research Memory cell and method of forming the same
US20210066589A1 (en) * 2019-08-28 2021-03-04 Tetramem Inc. Rram crossbar array circuits with specialized interface layers for low current operation

Also Published As

Publication number Publication date
JP2024522953A (ja) 2024-06-24
WO2022241139A1 (en) 2022-11-17
TW202404045A (zh) 2024-01-16
EP4338207A1 (en) 2024-03-20
EP4338207A4 (en) 2025-04-16
KR20240006678A (ko) 2024-01-15
KR102834838B1 (ko) 2025-07-15

Similar Documents

Publication Publication Date Title
US12382847B2 (en) Resistive random-access memory devices with multi-component electrodes and discontinuous interface layers
US20250040457A1 (en) Resistive random-access memory devices with multi-component electrodes
US12396375B2 (en) Resistive random-access memory devices with engineered electronic defects and methods for making the same
US20250160224A1 (en) Resistive random-access memory devices with multi-component electrodes
TWI894465B (zh) 具備設計的電子缺陷的電阻式隨機存取儲存器件及其製造方法
KR102877384B1 (ko) 다중 구성요소 전극 및 불연속 인터페이스 층을 갖는 저항성 랜덤 액세스 메모리 디바이스
TWI824516B (zh) 具備多成分電極和非連續界面層的電阻式隨機存取儲存器件
TWI894464B (zh) 具備多成分電極的電阻式隨機存取儲存器件
WO2022240426A1 (en) Resistive random-access memory devices with multi-component electrodes
CN117322153A (zh) 一种电阻式随机存取存储器件的制造方法
TWI863362B (zh) 具有金屬氮化物化合物電極的電阻式隨機存取存儲器件
TWI876385B (zh) 具有化合物非反應性電極的電阻式隨機存取存儲器件
CN117480878A (zh) 具备多成分电极和非连续界面层的电阻式随机存取存储器件
US20250143194A1 (en) Resistive random-access memory (rram) devices with doped switching oxides
US12543514B2 (en) Resistive random-access memory devices with metal-nitride compound electrodes
CN117296466A (zh) 具备多成分电极的电阻式随机存取存储器件
US20220367804A1 (en) Resistive random-access memory devices with metal-nitride compound electrodes
CN119586345A (zh) 具有化合物非反应性电极的电阻式随机存取存储器件
TW202535163A (zh) 氘處理的電阻式隨機存取記憶體（ｒｒａｍ）器件
CN119547592A (zh) 非形成式电阻式随机存取存储（rram）器件
TW202517024A (zh) 具有界面層的電阻式隨機存取儲存器（ｒｒａｍ）器件