TWI893801B - 顯示驅動晶片、顯示器及資訊處理裝置 - Google Patents

Abstract

本發明主要揭示一種顯示驅動晶片，其特徵在於，內含一顯示介面實體層、耦接該顯示介面實體層的一信號緩衝電路以及耦接該信號緩衝電路的一源極驅動電路，其中，該信號緩衝電路包括Y個用以對時鐘信號進行信號翻轉與緩衝處理的第一緩衝單元，且還Y個用以對顯示數據進行信號翻轉與緩衝處理的第二緩衝單元。並且，該源極驅動電路包括交替設置的Y/2個第一源極驅動模塊與Y/2個第二源極驅動模塊，且各所述第一源極驅動模塊與各所述第二源極驅動模塊皆通過所述第一緩衝單元皆收時鐘信號且通過所述第二緩衝單元皆收顯示數據。依此設置，各個源極驅動模塊對顯示數據進行傳輸與取樣之時所衍生的峰值電流係受到有效抑制，同時對遠距離傳輸的時鐘信號也有很好的校正佔空比作用。

Description

顯示驅動晶片、顯示器及資訊處理裝置

本發明為平面顯示器之有關技術領域，尤指一種具有降低(消除)信號傳輸之峰值電流(peak current)功能的顯示驅動晶片，且至少一個所述顯示驅動晶片可以和一顯示面板組成一平面顯示器。

圖1為習知的一種平面顯示器的方塊圖。如圖1所示，習知的平面顯示器1c係主要包括：一顯示面板10c、至少一顯示驅動晶片11c以及一時序控制器(Tcon)12c，其中，該顯示面板10c包括X×Y個子像素，且該顯示驅動晶片11c內含一數據接收模塊111c、一顯示介面實體層(DPHY)112c以及Y個源極驅動模塊113c；X、Y為正整數。進一步地，圖2為圖1所示之Y個源極驅動模塊111c的方塊圖。如圖2所示，該顯示介面實體層112c通過該數據接收模塊111c接收由該時序控制器12c所傳送接收顯示數據(RGB DATA)、時鐘信號(CLK)等信號，並將所述顯示數據和所述時鐘信號傳送至左側的Y/2個源極驅動模塊113c以及右側的Y/2個源極驅動模塊113c。最終，該Y個源極驅動模塊113c產生Y個數據(電壓數據或電流數據)通過該顯示驅動晶片11c的Y個通道驅動至該顯示面板10c的Y條源極線。

進一步地，圖3為一個源極驅動模塊113c的第一方塊圖。如圖3所示，各所述源極驅動模塊113c主要包括：一移位寄存器1131c、一數據鎖存器 (sampling latch)1132c、一保持鎖存器(hold latch)1133c、一電平移位器1134c、一數位類比轉換器1135c、以及一緩衝器1136c。更詳細地說明，如圖2與圖3所示，為了滿足高解析度、高幀率的顯示需求，集成在該顯示驅動晶片11c之中的源極驅動模塊111c的數量係對應地增加。並且，在該顯示驅動晶片11c中，該顯示介面實體層112c係通過一數據信號傳輸總線(DATA BUS)114c將顯示數據(RGB DATA)傳送至各個源極驅動模塊113c，並通過一時鐘信號傳輸總線(CLK BUS)115c將時鐘信號(CLK)傳送至各個移位寄存器1131c。

實務經驗顯示，由於該Y個源極驅動模塊113c的數量多、且時鐘頻率高，因此，在傳輸數據至(即，寫入)所述數據鎖存器(Latch 1)1132c的過程中，容易在低電壓位準時易形成較大的peak current(峰值電流)。並且，相關量測數據顯示，峰值電流除了增加了顯示驅動晶片11c的整體功耗，還同時降低電源電壓(VDD)，因此會對顯示驅動晶片12c電路正常工作造成負面影響。

圖4為一個源極驅動模塊113c的第二方塊圖。如圖4所示，為了降低因傳輸訊號的變化所衍生的峰值電流(peak current)，現有技術配置所述顯示介面實體層112c與所述數位類比轉換器1135c具有編碼映像(Code mapping)之功能。並且，現有技術還配置所述移位寄存器1131c依據一第一時鐘信號(CLK_EVEN)與一第二時鐘信號(CLK_ODD)對顯示數據(RGB DATA)進行奇偶分相位取樣鎖存。

上述方法皆可一定程度上降低因傳輸訊號的變化所衍生的峰值電流，但是，當RGB DATA係用於顯示具有特定圖案的圖像時，峰值電流仍舊會在傳輸數據至(寫入)所述數據鎖存器1132c之時產生。另一方面，隨著該Y個源極驅動模塊113c的數量變多，如2所示，所述數據信號傳輸總線114c與所述時鐘 信號傳輸總線115c的傳輸距離也對應地拉長，會使得時鐘信號的佔空比逐漸偏離，最高偏離50%，這對該移位寄存器1131c的數據取樣造成了一定程度的負面影響。

綜上所述，應考慮對現有的顯示驅動晶片進行電路架構的變更設計或改良，以降低(消除)內部數據傳輸時所衍生的峰值電流，並防止時鐘信號因傳輸距離拉長而出現佔空比偏離。

由上述說明可知，本領域亟需一種新式的顯示驅動晶片。

本發明之主要目的在於提供一種顯示驅動晶片。特別地，本發明在該顯示驅動晶片之中增設Y個用以對時鐘信號進行信號翻轉與緩衝處理的第一緩衝單元以及Y個用以對顯示數據進行信號翻轉與緩衝處理的第二緩衝單元，並在Y/2個源極驅動模塊內個別增設至少一反相器以及在另外Y/2個源極驅動模塊內個別增設至少一緩衝器。依此設置，各個源極驅動模塊對顯示數據進行傳輸與取樣之時所衍生的峰值電流係受到有效抑制，同時對遠距離傳輸的時鐘信號也有很好的校正佔空比作用。

與現有技術之編碼映像(Code mapping)方法及/或奇偶分相位取樣鎖存方法相比，即使顯示數據(RGB DATA)係用於顯示具有特定圖案的圖像，本發明之技術方案依舊可以有效降低數據信號傳輸總線(DATA BUS)至第一鎖存器(Latch1)以及第一鎖存器至第二鎖存器(Latch2)傳輸過程中產生的peak current。更重要的是，本發明之顯示驅動晶片不需要和特定的時序控制器(TCON)搭配，因此具有較好的相容性，在顯示器系統上具有較高的應用彈性。

為了達成上述目的，本發明提出所述顯示驅動晶片的一實施例，其特徵在於，內含一顯示介面實體層、耦接該顯示介面實體層的一信號緩衝電路以及耦接該信號緩衝電路的一源極驅動電路，其中：該信號緩衝電路包括Y個第一緩衝單元與Y個第二緩衝單元，第1個所述第一緩衝單元自該顯示介面實體層接收一時鐘信號，第i+1個所述第一緩衝單元自與其耦接的第i個所述第一緩衝單元接收所述時鐘信號，第1個所述第二緩衝單元自該顯示介面實體層接收一顯示數據，第i+1個所述第二緩衝單元自與其耦接的第i個所述第二緩衝單元接收所述顯示數據，Y為正整數，且i為1至Y間之一整數；所述第一緩衝單元被配置用以對所述時鐘信號執行一時鐘信號翻轉處理以及一時鐘信號緩衝處理，且所述第二緩衝單元被配置用以對所述顯示數據執行一顯示數據翻轉處理以及一顯示數據緩衝處理；以及該源極驅動電路包括P個第一源極驅動模塊與P個第二源極驅動模塊，第j個所述第一源極驅動模塊耦接第i個所述第一緩衝單元與第i個所述第二緩衝單元，且第j個所述第二源極驅動模塊耦接第i+1個所述第一緩衝單元與第i+1個所述第二緩衝單元；P為等於Y/2的正整數，且j為1至P間之一整數。

在一實施例中，該第一緩衝單元包括：一第一反相器，具一輸入端與一輸出端，其中，該輸入端耦接所述時鐘信號，且該第一反相器被配置對所述時鐘信號執行所述時鐘信號翻轉處理，並通過該輸出端輸出所述時鐘信號；以及 一第一緩衝器，具一輸入端與一輸出端，其中該輸入端耦接該第一反相器的該輸出端，且該第一緩衝器被配置對所述時鐘信號執行所述時鐘信號緩衝處理，並通過該輸出端輸出所述時鐘信號。

在一實施例中，該第二緩衝單元包括：一第二反相器，具一輸入端與一輸出端，其中，該輸入端耦接所述顯示數據，且該第二反相器被配置對所述顯示數據執行所述顯示數據翻轉處理，並通過該輸出端輸出所述顯示數據；以及一第二緩衝器，具一輸入端與一輸出端，其中，該輸入端耦接該第二反相器，且該第二緩衝器被配置對所述顯示數據執行所述顯示數據緩衝處理，並通過該輸出端輸出所述顯示數據。

在一可行實施例中，所述第一源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：該移位寄存器通過一第三反相器自所述第一緩衝器接收所述時鐘信號；該第一鎖存器通過所述第二緩衝器接收所述顯示數據；該電平移位器的一第一輸入端通過一第四反相器耦接該第二鎖存器；以及該電平移位器的一第二輸入端直接耦接該第二鎖存器。

在另一可行實施例中，所述第一源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、 耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：該移位寄存器自所述第一緩衝器接收所述時鐘信號；該移位寄存器更通過一第三反相器將所述時鐘信號輸出；該第一鎖存器通過所述第二緩衝器接收所述顯示數據；該電平移位器的一第一輸入端直接耦接該第二鎖存器；該電平移位器的一第二輸入端通過一第四反相器耦接該第二鎖存器；以及該第一鎖存器通過一第五反相器傳送所述顯示數據予該第二鎖存器。

在一可行實施例中，所述第二源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：該移位寄存器通過一第三緩衝器自所述第一緩衝器接收所述時鐘信號；該第一鎖存器通過一第四緩衝器自所述第二緩衝器接收所述顯示數據；該電平移位器的一第一輸入端直接耦接該第二鎖存器；以及該電平移位器的一第二輸入端通過一反相器耦接該第二鎖存器。

並且，本發明同時提供一種顯示器的一實施例，其包括一顯示面板與用以對該顯示面板進行顯示驅動的至少一個顯示驅動晶片，其特徵在於，該顯示驅動晶片內含一顯示介面實體層、耦接該顯示介面實體層的一信號緩衝電路以及耦接該信號緩衝電路的一源極驅動電路，其中： 該信號緩衝電路包括Y個第一緩衝單元與Y個第二緩衝單元，第1個所述第一緩衝單元自自該顯示介面實體層接收一時鐘信號，第i+1個所述第一緩衝單元自與其耦接的第i個所述第一緩衝單元接收所述時鐘信號，第1個所述第二緩衝單元自該顯示介面實體層接收一顯示數據，第i+1個所述第二緩衝單元自與其耦接的第i個所述第二緩衝單元接收所述顯示數據，Y為正整數，且i為1至Y間之一整數；所述第一緩衝單元被配置用以對所述時鐘信號執行一時鐘信號翻轉處理以及一時鐘信號緩衝處理，且所述第二緩衝單元被配置用以對所述顯示數據執行一顯示數據翻轉處理以及一顯示數據緩衝處理；以及該源極驅動電路包括P個第一源極驅動模塊與P個第二源極驅動模塊，第j個所述第一源極驅動模塊耦接第i個所述第一緩衝單元與第i個所述第二緩衝單元，且第j個所述第二源極驅動模塊耦接第i+1個所述第一緩衝單元與第i+1個所述第二緩衝單元；P為等於Y/2的正整數，且j為1至P間之一整數。

在一實施例中，該第一緩衝單元包括：一第一反相器，具一輸入端與一輸出端，其中，該輸入端耦接所述時鐘信號，且該第一反相器被配置對所述時鐘信號執行所述時鐘信號翻轉處理，並通過該輸出端輸出所述時鐘信號；以及一第一緩衝器，具一輸入端與一輸出端，其中該輸入端耦接該第一反相器的該輸出端，且該第一緩衝器被配置對所述時鐘信號執行所述時鐘信號緩衝處理，並通過該輸出端輸出所述時鐘信號。

在一實施例中，該第二緩衝單元包括： 一第二反相器，具一輸入端與一輸出端，其中，該輸入端耦接所述顯示數據，且該第二反相器被配置對所述顯示數據執行所述顯示數據翻轉處理，並通過該輸出端輸出所述顯示數據；以及一第二緩衝器，具一輸入端與一輸出端，其中，該輸入端耦接該第二反相器，且該第二緩衝器被配置對所述顯示數據執行所述顯示數據緩衝處理，並通過該輸出端輸出所述顯示數據。

在一可行實施例中，所述第一源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：該移位寄存器通過一第三反相器自所述第一緩衝器接收所述時鐘信號；該第一鎖存器通過所述第二緩衝器接收所述顯示數據；該電平移位器的一第一輸入端通過一第四反相器耦接該第二鎖存器；以及該電平移位器的一第二輸入端直接耦接該第二鎖存器。

在另一可行實施例中，所述第一源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：該移位寄存器自所述第一緩衝器接收所述時鐘信號；該移位寄存器更通過一第三反相器將所述時鐘信號輸出；該第一鎖存器通過所述第二緩衝器接收所述顯示數據； 該電平移位器的一第一輸入端直接耦接該第二鎖存器；該電平移位器的一第二輸入端通過一第四反相器耦接該第二鎖存器；以及該第一鎖存器通過一第五反相器傳送所述顯示數據予該第二鎖存器。

在一實施例中，所述所述第二源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：該移位寄存器通過一第三緩衝器自所述第一緩衝器接收所述時鐘信號；該第一鎖存器通過一第四緩衝器自所述第二緩衝器接收所述顯示數據；該電平移位器的一第一輸入端直接耦接該第二鎖存器；以及該電平移位器的一第二輸入端通過一反相器耦接該第二鎖存器。

進一步地，本發明還提供一種資訊處理裝置的一實施例，其特徵在於，具有至少一個如前所述本發明之顯示器。

在一實施例中，該資訊處理裝置為選自於由廣告展示裝置、多媒體資訊顯示裝置(KIOSK)、頭戴式顯示裝置、智慧型電視、智慧型手機、智慧型手錶、平板電腦、一體式電腦、筆記型電腦、車載娛樂裝置、數位相機、和視訊式門口機所組成群組之中的一種電子裝置。

1c:平面顯示器

10c:顯示面板

11c:顯示驅動晶片

11c:數據接收模塊

112c:顯示介面實體層

113c:源極驅動模塊

1131c:移位寄存器

1132c:數據鎖存器

1133c:保持鎖存器

1134c:電平移位器

1135c:數位類比轉換器

1136c:緩衝器

114c:第一傳輸通道

115c:第二傳輸通道

12c:時序控制器

1:顯示器

10:顯示面板

11:顯示驅動晶片

111:數據接收模塊

112:顯示介面實體層

114:數據信號傳輸總線

115:時鐘信號傳輸總線

12:時序控制器

2:信號緩衝電路

21:第一緩衝單元

211:第一反相器

212:第一緩衝器

22:第二緩衝單元

221:第二反相器

222:第二緩衝器

3:源極驅動電路

31:第一源極驅動模塊

311:移位寄存器

312:第一鎖存器

313:第二鎖存器

314:電平移位器

315:數位類比轉換器

316:輸出緩衝器

310:第三反相器

31A:第四反相器

31B:第五反相器

32:第二源極驅動模塊

321:第三緩衝器

322:第四緩衝器

圖1為習知的一種平面顯示器的方塊圖； 圖2為圖1所示之Y個源極驅動模塊的方塊圖；圖3為一個源極驅動模塊的第一方塊圖；圖4為一個源極驅動模塊的第二方塊圖；圖5為包含本發明之一種顯示驅動晶片的一顯示器的方塊圖；圖6為圖5所示之信號緩衝電路與源極驅動電路的方塊圖；圖7為圖6所示之第一緩衝的電路圖；圖8為圖6所示之第二緩衝的電路圖；圖9為圖6所示之第一源極驅動模塊的第一電路方塊圖；圖10為圖6所示之第二源極驅動模塊的電路方塊圖；以及圖11為圖6所示之第一源極驅動模塊的第二電路方塊圖。

為使 貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。

圖5為包含本發明之一種顯示驅動晶片的一顯示器的方塊圖。如圖5所示，該顯示器1的基礎架構包括：一顯示面板10、至少一個本發明之顯示驅動晶片11以及一時序控制器(Tcon)12，其中，該顯示面板10包括複數個子像素(如：OLED元件)，且該顯示驅動晶片11內含一數據接收(RX)模塊111、耦接該數據接收模塊111的一顯示介面實體層(DPHY)112、耦接該顯示介面實體層112的一信號緩衝電路2、以及耦接該信號緩衝電路2的一源極驅動電路3。實際應用本發明時，該顯示面板10可以是但不限於液晶顯示面板、OLED顯示面板、LED顯示面板、或Micro-LED顯示面板。

圖6為圖5所示之信號緩衝電路2與源極驅動電路3的方塊圖。如圖6所示，該信號緩衝電路2包括Y個第一緩衝單元21與Y個第二緩衝單元22，且Y為正整數。依據本發明之設計，在該Y個第一緩衝單元21之中，第1個所述第一緩衝單元21耦接該顯示介面實體層112，第i個所述第一緩衝單元21以其輸出端耦接第i+1個所述第一緩衝單元21的輸入端，且i為1至Y間之一整數。特別地，本發明配置所述第一緩衝單元21用以對一時鐘信號執行一時鐘信號翻轉處理以及一時鐘信號緩衝處理。如此設計，第1個所述第一緩衝單元21自該顯示介面實體層112接收所述時鐘信號，接著對該時鐘信號執行時鐘信號翻轉處理以及時鐘信號緩衝處理。接續地，第i+1個所述第一緩衝單元21自與其耦接的第i個所述第一緩衝單元21接收所述時鐘信號，並接著對該時鐘信號執行時鐘信號翻轉處理以及時鐘信號緩衝處理。

同樣地，在該Y個第二緩衝單元22之中，第1個所述第二緩衝單元22耦接該顯示介面實體層112，且第i個所述第二緩衝單元22以其輸出端耦接第i+1個所述第二緩衝單元22的輸入端。特別地，本發明配置所述第二緩衝單元22用以對一顯示數據執行一顯示數據翻轉處理以及一顯示數據緩衝處理。如此設計，第1個所述第二緩衝單元22自該顯示介面實體層112接收所述顯示數據，接著對該顯示數據執行顯示數據翻轉處理以及顯示數據緩衝處理。接續地，第i+1個所述第二緩衝單元22自與其耦接的第i個所述第二緩衝單元22接收所述顯示數據，並接著對該顯示數據執行顯示數據翻轉處理以及顯示數據緩衝處理。

圖7為圖6所示之第一緩衝單元21的電路圖。如圖7所示，該第一緩衝單元21包括一第一反相器211與一第一緩衝器212，其中，該第一反相器211具一輸入端與一輸出端，且該輸入端耦接所述時鐘信號。並且，該第一反相器 211被配置對該時鐘信號執行一時鐘信號翻轉處理，並通過該輸出端輸出所述時鐘信號。另一方面，該第一緩衝器212具一輸入端與一輸出端，且該輸入端耦接該第一反相器211的該輸出端。並且，該第一緩衝器212被配置對由該第一反相器211傳送的所述時鐘信號執行一時鐘信號緩衝處理，並通過該輸出端輸出所述時鐘信號。

進一步地，圖8為圖6所示之第二緩衝單元22的電路圖。如圖8所示，該第二緩衝單元22包括一第二反相器221與一第二緩衝器222，其中，該第二反相器221具一輸入端與一輸出端，且該輸入端耦接所述顯示數據。並且，該第二反相器221被配置對該顯示數據執行一顯示數據翻轉處理，並通過該輸出端輸出所述顯示數據。另一方面，該第二緩衝器222具一輸入端與一輸出端，且該輸入端耦接該第二反相器221的該輸出端。並且，該第二緩衝器222被配置對由該第二反相器221傳送的所述顯示數據執行一顯示數據緩衝處理，並通過該輸出端輸出所述顯示數據。

熟悉顯示驅動晶片(即，DDIC)及/或觸控與顯示驅動晶片(即，TDDI)的電子工程師必然知道，現有的顯示驅動晶片內含複數個源極驅動模塊113c(如圖1所示)。並且，如圖4所示，各所述源極驅動模塊113c的基本組成包括：一移位寄存器1131c、一數據鎖存器(sampling latch,Latch1)1132c、一保持鎖存器(hold latch,Latch2)1133c、一電平移位器1134c、一數位類比轉換器1135c、以及一緩衝器1136c。

應知道的是，以D型正反器作為1位元的移位寄存器1131c為例，Y個源極驅動模塊113c共有Y個移位寄存器1131c，且該Y個移位寄存器1131c組 成一移位寄存電路用以對包含Y個位元的顯示數據(RGB DATA)進行移位寄存處理。

特別地，本發明在圖5所示的顯示驅動晶片11之中增設Y個用以對時鐘信號進行信號翻轉與緩衝處理的第一緩衝單元21以及Y個用以對顯示數據進行信號翻轉與緩衝處理的第二緩衝單元22。並且，如圖6所示，本發明還在Y/2個第一源極驅動模塊31內個別增設至少一反相器以及在另外Y/2個第二源極驅動模塊32內個別增設至少一緩衝器。依此設置，各個源極驅動模塊(31,32)對顯示數據進行傳輸與取樣之時所衍生的峰值電流係受到有效抑制，同時對遠距離傳輸的時鐘信號也有很好的校正佔空比作用。

更詳細地說明，在本發明的顯示驅動晶片11中，如圖6所示，該源極驅動電路3包括P個第一源極驅動模塊31與P個第二源極驅動模塊32，其中，第j個所述第一源極驅動模塊31耦接第i個所述第一緩衝單元21與第i個所述第二緩衝單元22，且第j個所述第二源極驅動模塊32耦接第i+1個所述第一緩衝單元21與第i+1個所述第二緩衝單元22。並且，P為等於Y/2的正整數，且j為1至P間之一整數。

圖9為圖6所示之第一源極驅動模塊31的第一電路方塊圖。如圖9所示，在一實施例中，所述第一源極驅動模塊31的基礎組成同樣包括：一移位寄存器311、耦接該移位寄存器311的一第一鎖存器(sampling latch,Latch1)312、耦接該第一鎖存器312的一第二鎖存器(hold latch,Latch2)313、耦接該第二鎖存器313的一電平移位器(level shifter)314、耦接該電平移位器314的一數位類比轉換器315、以及耦接該數位類比轉換器315的一輸出緩衝器316。

如圖9所示，其特徵在於，所述第一源極驅動模塊31進一步包括一第三反相器310與一第四反相器31A，使得該移位寄存器311通過該第三反相器310自所述第一緩衝器212接收所述時鐘信號，且使得該電平移位器314的一第一輸入端(即，+端)通過該第四反相器31A耦接該第二鎖存器313。並且，在所述第一源極驅動模塊31中，該第一鎖存器312通過所述第二緩衝器222接收所述顯示數據，且該電平移位器314的一第二輸入端(即，-端)直接耦接該第二鎖存器313。

如圖6與圖9所示，在該顯示介面實體層(DPHY)112通過一數據信號傳輸總線(DATA BUS)114向Y/2個第一源極驅動模塊31傳送顯示數據(RGB DATA)的過程中，所述顯示數據由所述第二緩衝單元22進行信號翻轉與緩衝處理後傳送至所述第一源極驅動模塊31的所述第一鎖存器(sampling latch,Latch1)312。並且，當所述第二鎖存器(hold latch,Latch2)313依據一數據載入信號(即，LD)將顯示數據載入所述電平移位器314時，該第四反相器31A對該顯示數據進行信號翻轉處理後傳送至該電平移位器314的第一輸入端(即，+端)，同時該電平移位器314的第二輸入端(即，-端)自該第二鎖存器(Latch2)313接受未經第四反相器31A執行信號翻轉處理的顯示數據。

並且，如圖6與圖9所示，在該顯示介面實體層112通過一時鐘信號傳輸總線(CLK BUS)115向Y/2個第一源極驅動模塊31傳送時鐘信號(CLK)的過程中，所述第二緩衝單元22在對所述時鐘信號進行信號翻轉與緩衝處理後，通過該第三反相器310將該時鐘信號傳送至所述第一源極驅動模塊31的所述移位寄存器311的CLK端。應可理解，該第三反相器310係對所述時鐘信號執行信號翻轉處理後將其傳送至該移位寄存器311的CLK端。

進一步地，圖10為圖6所示之第二源極驅動模塊32的電路方塊圖。如圖9與圖10所示，所述第二源極驅動模塊32的基礎組成同樣包括：一移位寄存器311、耦接該移位寄存器311的一第一鎖存器(sampling latch,Latch1)312、耦接該第一鎖存器312的一第二鎖存器(hold latch,Latch2)313、耦接該第二鎖存器313的一電平移位器314、耦接該電平移位器314的一數位類比轉換器315、以及耦接該數位類比轉換器315的一輸出緩衝器316。

如圖10所示，其特徵在於，所述第二源極驅動模塊32進一步包括一第三緩衝器321、一第四緩衝器322以及所述第四反相器31A，使得該移位寄存器311通過該第三緩衝器321自所述第一緩衝器212接收所述時鐘信號，且使得該第一鎖存器312通過該第四緩衝器322自所述第二緩衝器222接收所述顯示數據。並且，該電平移位器314的一第一輸入端(即，+端)直接耦接該第二鎖存器313，且該電平移位器314的一第二輸入端(即，-端)通過該第四反相器31A耦接該第二鎖存器313。

進一步地，圖11為圖6所示之第一源極驅動模塊31的第二電路方塊圖。如圖11所示，在另一可行實施例中，所述第一源極驅動模塊31的基礎組成同樣包括：一移位寄存器311、耦接該移位寄存器311的一第一鎖存器(sampling latch,Latch1)312、耦接該第一鎖存器312的一第二鎖存器(hold latch,Latch2)313、耦接該第二鎖存器313的一電平移位器314、耦接該電平移位器314的一數位類比轉換器315、以及耦接該數位類比轉換器315的一輸出緩衝器316。其特徵在於，所述第一源極驅動模塊31進一步包括所述第四反相器31A以及一第五反相器31B，使得該第一鎖存器312通過該第五反相器31B傳送所述顯示數據予該第二鎖存器313。並且，該電平移位器314的第二輸入端通過該第四反相器31A耦接該第 二鎖存器313，且其第一輸入端直接耦接該第二鎖存器313。另一方面，該第一鎖存器31通過所述第二緩衝器222接收所述顯示數據。值得注意的是，在圖11中，該移位寄存器311自所述第一緩衝器212接收所述時鐘信號，且進一步地通過一第三反相器310將所述時鐘信號輸出。

如此，上述已完整且清楚地說明本發明之顯示驅動晶片；並且，經由上述可得知本發明具有下列優點：

(1)本發明提供一種具有降低(消除)信號傳輸之峰值電流(peak current)功能的顯示驅動晶片。特別地，本發明在該顯示驅動晶片之中增設Y個用以對時鐘信號進行信號翻轉與緩衝處理的第一緩衝單元以及Y個用以對顯示數據進行信號翻轉與緩衝處理的第二緩衝單元，並在Y/2個源極驅動模塊內個別增設至少一反相器以及在另外Y/2個源極驅動模塊內個別增設至少一緩衝器。依此設置，各個源極驅動模塊對顯示數據進行傳輸與取樣之時所衍生的峰值電流係受到有效抑制，同時對遠距離傳輸的時鐘信號也有很好的校正佔空比作用。

(2)與現有技術之編碼映像(Code mapping)方法及/或奇偶分相位取樣鎖存方法相比，即使顯示數據(RGB DATA)係用於顯示具有特定圖案的圖像，本發明之技術方案依舊可以有效降低數據信號傳輸總線(DATA BUS)至第一鎖存器(Latch1)以及第一鎖存器至第二鎖存器(Latch2)傳輸過程中產生的peak current。

(3)更重要的是，本發明之顯示驅動晶片不需要和特定的時序控制器(TCON)搭配，因此具有較好的相容性，在顯示器系統上具有較高的應用彈性。

(4)進一步地，本發明還提供一種資訊處理裝置，其具有至少一個顯示器，其特徵在於，該顯示器包括一顯示面板與至少一個如前所述本發明之顯示驅動晶片。在一實施例中，該資訊處理裝置為選自於由廣告展示裝置、多媒體資訊顯示裝置(KIOSK)、頭戴式顯示裝置、智慧型電視、智慧型手機、智慧型手錶、平板電腦、一體式電腦、筆記型電腦、車載娛樂裝置、數位相機、和視訊式門口機所組成群組之中的一種電子裝置。

必須強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。

綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請 貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。

112:顯示介面實體層

2:信號緩衝電路

21:第一緩衝單元

22:第二緩衝單元

3:源極驅動電路

31:第一源極驅動模塊

32:第二源極驅動模塊

114:數據信號傳輸總線

115:時鐘信號傳輸總線

Claims (15)

1. 一種顯示驅動晶片，其特徵在於，內含一顯示介面實體層、耦接該顯示介面實體層的一信號緩衝電路以及耦接該信號緩衝電路的一源極驅動電路，其中：              該信號緩衝電路包括Y個第一緩衝單元與Y個第二緩衝單元，第1個所述第一緩衝單元自該顯示介面實體層接收一時鐘信號，第i+1個所述第一緩衝單元自與其耦接的第i個所述第一緩衝單元接收所述時鐘信號，第1個所述第二緩衝單元自該顯示介面實體層接收一顯示數據，第i+1個所述第二緩衝單元自與其耦接的第i個所述第二緩衝單元接收所述顯示數據，Y為正整數，且i為1至Y間之一整數；              其中，所述第一緩衝單元被配置用以對所述時鐘信號執行一時鐘信號翻轉處理以及一時鐘信號緩衝處理，且所述第二緩衝單元被配置用以對所述顯示數據執行一顯示數據翻轉處理以及一顯示數據緩衝處理  。
2. 如請求項1所述之顯示驅動晶片，其中，該源極驅動電路包括P個第一源極驅動模塊與P個第二源極驅動模塊，第j個所述第一源極驅動模塊耦接第i個所述第一緩衝單元與第i個所述第二緩衝單元，且第j個所述第二源極驅動模塊耦接第i+1個所述第一緩衝單元與第i+1個所述第二緩衝單元；P為等於Y/2的正整數，且j為1至P間之一整數。
3. 如請求項1所述之顯示驅動晶片，其中，該第一緩衝單元包括：              一第一反相器，具一輸入端與一輸出端，其中，該輸入端耦接所述時鐘信號，且該第一反相器被配置對所述時鐘信號執行所述時鐘信號翻轉處理，並通過該輸出端輸出所述時鐘信號；以及              一第一緩衝器，具一輸入端與一輸出端，其中該輸入端耦接該第一反相器的該輸出端，且該第一緩衝器被配置對所述時鐘信號執行所述時鐘信號緩衝處理，並通過該輸出端輸出所述時鐘信號。
4. 如請求項1所述之顯示驅動晶片，其中，該第二緩衝單元包括：              一第二反相器，具一輸入端與一輸出端，其中，該輸入端耦接所述顯示數據，且該第二反相器被配置對所述顯示數據執行所述顯示數據翻轉處理，並通過該輸出端輸出所述顯示數據；以及              一第二緩衝器，具一輸入端與一輸出端，其中，該輸入端耦接該第二反相器，且該第二緩衝器被配置對所述顯示數據執行所述顯示數據緩衝處理，並通過該輸出端輸出所述顯示數據。
5. 如請求項2所述之顯示驅動晶片，其中，所述第一源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：              該移位寄存器通過一第三反相器自所述第一緩衝單元接收所述時鐘信號；              該第一鎖存器通過所述第二緩衝單元接收所述顯示數據；              該電平移位器的一第一輸入端通過一第四反相器耦接該第二鎖存器；以及              該電平移位器的一第二輸入端直接耦接該第二鎖存器。
6. 如請求項2所述之顯示驅動晶片，其中，所述第一源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：              該移位寄存器自所述第一緩衝單元接收所述時鐘信號； 該移位寄存器進一步地通過一第三反相器將所述時鐘信號輸出；              該第一鎖存器通過所述第二緩衝單元接收所述顯示數據；              該電平移位器的一第一輸入端直接耦接該第二鎖存器；              該電平移位器的一第二輸入端通過一第四反相器耦接該第二鎖存器；以及              該第一鎖存器通過一第五反相器傳送所述顯示數據予該第二鎖存器。
7. 如請求項2所述之顯示驅動晶片，其中，所述第二源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：              該移位寄存器通過一第三緩衝器自所述第一緩衝單元接收所述時鐘信號；              該第一鎖存器通過一第四緩衝器自所述第二緩衝單元接收所述顯示數據；              該電平移位器的一第一輸入端直接耦接該第二鎖存器；以及              該電平移位器的一第二輸入端通過一反相器耦接該第二鎖存器。
8. 一種顯示器，包括一顯示面板與用以對該顯示面板進行顯示驅動的至少一個顯示驅動晶片，其特徵在於，該顯示驅動晶片內含一顯示介面實體層、耦接該顯示介面實體層的一信號緩衝電路以及耦接該信號緩衝電路的一源極驅動電路，其中：              該信號緩衝電路包括Y個第一緩衝單元與Y個第二緩衝單元，第1個所述第一緩衝單元自自該顯示介面實體層接收一時鐘信號，第i+1個所述第一緩衝單元自與其耦接的第i個所述第一緩衝單元接收所述時鐘信號，第1個所述第二緩衝單元自該顯示介面實體層接收一顯示數據，第i+1個所述第二緩衝單元自與其耦接的第i個所述第二緩衝單元接收所述顯示數據，Y為正整數，且i為1至Y間之一整數；              其中，所述第一緩衝單元被配置用以對所述時鐘信號執行一時鐘信號翻轉處理以及一時鐘信號緩衝處理，且所述第二緩衝單元被配置用以對所述顯示數據執行一顯示數據翻轉處理以及一顯示數據緩衝處理。
9. 如請求項8所述之顯示器，其中，該源極驅動電路包括P個第一源極驅動模塊與P個第二源極驅動模塊，第j個所述第一源極驅動模塊耦接第i個所述第一緩衝單元與第i個所述第二緩衝單元，且第j個所述第二源極驅動模塊耦接第i+1個所述第一緩衝單元與第i+1個所述第二緩衝單元；P為等於Y/2的正整數，且j為1至P間之一整數。
10. 如請求項8所述之顯示器，其中，該第一緩衝單元包括：              一第一反相器，具一輸入端與一輸出端，其中，該輸入端耦接所述時鐘信號，且該第一反相器被配置對所述時鐘信號執行所述時鐘信號翻轉處理，並通過該輸出端輸出所述時鐘信號；以及              一第一緩衝器，具一輸入端與一輸出端，其中該輸入端耦接該第一反相器的該輸出端，且該第一緩衝器被配置對所述時鐘信號執行所述時鐘信號緩衝處理，並通過該輸出端輸出所述時鐘信號。
11. 如請求項8所述之顯示器，其中，該第二緩衝單元包括：              一第二反相器，具一輸入端與一輸出端，其中，該輸入端耦接所述顯示數據，且該第二反相器被配置對所述顯示數據執行所述顯示數據翻轉處理，並通過該輸出端輸出所述顯示數據；以及              一第二緩衝器，具一輸入端與一輸出端，其中，該輸入端耦接該第二反相器，且該第二緩衝器被配置對所述顯示數據執行所述顯示數據緩衝處理，並通過該輸出端輸出所述顯示數據。
12. 如請求項9所述之顯示器，其中，所述第一源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：              該移位寄存器通過一第三反相器自所述第一緩衝單元接收所述時鐘信號；              該第一鎖存器通過所述第二緩衝單元接收所述顯示數據；              該電平移位器的一第一輸入端通過一第四反相器耦接該第二鎖存器；以及              該電平移位器的一第二輸入端直接耦接該第二鎖存器。
13. 如請求項9所述之顯示器，其中，所述第一源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：              該移位寄存器自所述第一緩衝單元接收所述時鐘信號；              該移位寄存器更通過一第三反相器將所述時鐘信號輸出；              該第一鎖存器通過所述第二緩衝單元接收所述顯示數據；              該電平移位器的一第一輸入端直接耦接該第二鎖存器；              該電平移位器的一第二輸入端通過一第四反相器耦接該第二鎖存器；以及              該第一鎖存器通過一第五反相器傳送所述顯示數據予該第二鎖存器。
14. 如請求項9所述之顯示器，其中，所述所述第二源極驅動模塊包括一移位寄存器、耦接該移位寄存器的一第一鎖存器、耦接該第一鎖存器的一第二鎖存器、耦接該第二鎖存器的一電平移位器、耦接該電平移位器的一數位類比轉換器、以及耦接該數位類比轉換器的一輸出緩衝器；其特徵在於：              該移位寄存器通過一第三緩衝器自所述第一緩衝單元接收所述時鐘信號；              該第一鎖存器通過一第四緩衝器自所述第二緩衝單元接收所述顯示數據；              該電平移位器的一第一輸入端直接耦接該第二鎖存器；以及              該電平移位器的一第二輸入端通過一反相器耦接該第二鎖存器。
15. 一種資訊處理裝置，其特徵在於，具有至少一個如請求項8至請求項14之中任一項所述之顯示器。