TWI892565B

TWI892565B - 具有凹陷閘極的半導體元件的製備方法

Info

Publication number: TWI892565B
Application number: TW113112710A
Authority: TW
Inventors: 莊英政
Original assignee: 南亞科技股份有限公司
Priority date: 2023-08-22
Filing date: 2023-09-07
Publication date: 2025-08-01
Also published as: CN119545881A; US20250072089A1; TWI865018B; US20250072090A1; TW202510343A; CN119542129A; TW202510347A

Abstract

本揭露提供一種半導體元件的製備方法。該製備方法包括提供包括一第一周圍區以及一第二周圍區的一基底；形成一心軸層在該第一周圍區上；共形地形成一層間隙子材料在該基底上並覆蓋該心軸層；執行一間隙子蝕刻製程以將該層間隙子材料轉變成多個犧牲間隙子在該心軸層的各側上；形成一下層在該基底上並覆蓋該心軸層與該多個犧牲間隙子；凹陷該下層以暴露該心軸層與該多個犧牲間隙子；選擇地移除該多個犧牲間隙子以暴露該第一周圍區；形成多個閘極凹陷在該第一周圍區中；以及形成多個凹陷閘極在該多個閘極凹陷上。

Description

具有凹陷閘極的半導體元件的製備方法

本申請案是2023年9月7日申請之第112134064號申請案的分割案，第112134064號申請案主張2023年8月22日申請之美國正式申請案第18/236,490號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。

本揭露關於一種半導體元件的製備方法。特別是有關於一種具有該凹陷閘極的半導體元件的製備方法。

半導體元件使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。半導體元件的尺寸逐漸地變小，以符合計算能力所逐漸增加的需求。然而，在尺寸變小的製程期間，增加不同的問題，且如此的問題持續增加。因此，仍然持續著在達到改善品質、良率、效能與可靠度以及降低複雜度方面的挑戰。

上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例提供一種半導體元件的製備方法，包括提供包括一第一周圍區以及一第二周圍區的一基底；形成一心軸層在該第一周圍區上；共形地形成一層間隙子材料在該基底上並覆蓋該心軸層；執行一間隙子蝕刻製程以將該層間隙子材料轉變成多個犧牲間隙子在該心軸層的各側上；形成一下層在該基底上並覆蓋該心軸層與該多個犧牲間隙子；凹陷該下層以暴露該心軸層與該多個犧牲間隙子；選擇地移除該多個犧牲間隙子以暴露該第一周圍區；形成多個閘極凹陷在該第一周圍區中；以及形成多個凹陷閘極在該多個閘極凹陷上。

由於本揭露該半導體元件的設計，藉由利用凹陷閘極介電層可以有效地控制與較小閘極尺寸相關的漏電問題。此外，多個凹陷閘極(例如凹陷閘極)與多個平面閘極(例如周圍閘極結構)可以同時製造，導致可能降低製造成本。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。

此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。

應當理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。

應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。

除非內容中另有所指，否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts)，或其他量測(measures)時，則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，但其意指在可接受的差異內，包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，而舉例來說，所述可接受的差異可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」可被使用在本文中，以表現出此意思。舉例來說，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，為精確地相同的、相等的，或是平坦的，或者是其可為在可接受的差異內的相同的、相等的，或是平坦的，而舉例來說，所述可接受的差異可因為製造流程而發生。

在本揭露中，一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件，而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device)，均包括在半導體元件的範疇中。

應當理解，在本揭露的描述中，上方(above)(或之上(up))對應Z方向箭頭的該方向，而下方(below)(或之下(down))對應Z方向箭頭的相對方向。

應當理解，「正在形成(forming)」、「已經形成(formed)」以及「形成(form)」的術語，可表示並包括任何產生(creating)、構建(building)、圖案化(patterning)、植入(implanting)或沉積(depositing)一元件(element)、一摻雜物(dopant)或一材料的方法。形成方法的例子可包括原子層沉積(atomic layer deposition)、化學氣相沉積(chemical vapor deposition)、物理氣相沉積(physical vapor deposition)、噴濺(sputtering)、旋轉塗佈(spin coating)、擴散(diffusing)、沉積(depositing)、生長(growing)、植入(implantation)、微影(photolithography)、乾蝕刻以及濕蝕刻，但並不以此為限。

應當理解，在本揭露的描述中，文中所提到的功能或步驟可發生不同於各圖式中之順序。舉例來說，連續顯示的兩個圖式實際上可以大致同時執行，或者是有時可以相反順序執行，其取決於所包含的功能或步驟。

圖1是流程示意圖，例示本揭露一實施例的半導體元件1A的製備方法10。圖2到圖20是剖視示意圖，例示本揭露一實施例製備半導體元件1A的部分流程。圖21到圖26是部分剖視示意圖，例示本揭露一實施例製備半導體元件1A的部分流程。圖27是剖視示意圖，例示本揭露一實施例製備半導體元件1A的部分流程。

請參考圖1到圖9，在步驟S11，可提供一基底101，基底101包括一陣列區AR、一第一周圍區PR1以及一第二周圍區PR2，多個字元線溝槽103-1、103-3可形成在陣列區AR中，一層第一絕緣材料711、多個字元線下導電層203、多個字元線上導電層205以及一字元線罩蓋層207可依序形成在多個字元線溝槽103-1、103-3上。

請參考圖2，在一些實施例中，陣列區AR與第一周圍區域PR1可以彼此相鄰。舉例來說，在頂視圖中，陣列區AR可以被第一周圍區PR1所圍繞(圖未示)。在一些實施例中，第一周圍區PR1與第二周圍區PR2可以彼此相鄰。舉例來說，在頂視圖中，第一周圍區PR1可以被第二周圍區PR2所圍繞(圖未示)。在一些實施例中，第一周圍區PR1與第二周圍區PR2可以彼此分離。應當理解，陣列區AR可以包括基底101的一部分以及在基底101的該部分上方的一空間。將一元件描述為設置在陣列區AR上意味著該元件設置在基底101的該部分的一上表面上。描述一元件設置在陣列區AR中是指該元件設置在基底101的該部分中；然而，該元件的一上表面可以與基底101的該部分的上表面齊平。將一元件描述為設置在陣列區AR上方意味著該元件設置在基底101的該部分的上表面上方。因此，第一周圍區PR1與第二周圍區PR2可以分別包括基底101的其他部分以及在基底101的其他部分上方的空間。

請參考圖2，基底101可以是一塊狀半導體基底。舉例來說，塊狀半導體基底可以包括一元素半導體或是一化合物半導體，元素半導體例如矽或鍺，化合物半導體例如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦或其他III-V族化合物半導體或II-VI族化合物半導體族。

請參考圖2，一隔離層107可以形成在基底101中。舉例來說，隔離層107可以形成在基底101的陣列區AR中。可以執行一系列沉積製程以沉積一墊氧化物層(圖未示)以及一墊氮化物層(圖未示)在基底101上。可以執行一微影製程以及隨後的蝕刻製程，例如一非等向性乾蝕刻製程，以形成穿透墊氧化物層、墊氮化物層並延伸到基底101的多個溝槽。一絕緣材料可以沉積到該等溝槽中，並且可以隨後執行例如化學機械研磨的一平坦化製程，直至暴露出基底101的上表面101TS為止，以移除多餘的填充材料，提供一大致平坦表面給後續處理步驟，並同時形成隔離層107。舉例來說，絕緣材料可以是氧化矽或其他適用的絕緣材料。

請參考圖3，一第一硬遮罩層511可以形成在基底101上。在一些實施例中，第一硬遮罩層511可以包括對基底101具有蝕刻選擇性的一材料。在一些實施例中，第一硬遮罩層511可以包括對基底101與隔離層107具有蝕刻選擇性的一材料。在一些實施例中，舉例來說，第一硬遮罩層511可以包括氮化矽、氮化硼、矽氮化硼、磷氮化硼或硼碳氮化矽。在一些實施例中，舉例來說，第一硬遮罩層511的製作技術可以包括原子層沉積、化學氣相沉積或其他適用的沉積製程。

在一些實施例中，第一硬遮罩層511的製作技術可以包括一成膜製程以及一處理製程。詳而言之，在成膜製程中，可以將多個第一前驅物(可以是硼基的前驅物)引入到基底101之上，以形成一硼基層。隨後，在處理製程中，可以引入可以是氮基前驅物的多個第二前驅物，以與硼基層反應並將硼基層轉變為第一硬遮罩層511。

在一些實施例中，舉例來說，第一前驅物可以是乙硼烷、環硼氮烷或環硼氮烷的烷基取代的衍生物。在一些實施例中，可以以大約5sccm到大約50slm(每分鐘標準升)或大約10sccm到大約1slm之間的一流速而引入第一前驅物。在一些實施例中，可以藉由稀釋氣體例如氮氣、氫氣、氬氣或其組合來引入第一前驅物。稀釋氣體可以以大約5sccm到大約50slm之間或大約1slm到大約10slm之間的一流速而引入。

在一些實施例中，可以在沒有電漿輔助的情況下執行成膜製程。在這種情況下，成膜製程的基低溫度可以在大約100℃到大約1000℃之間。舉例來說，成膜製程的基底溫度可以在大約300℃到大約500℃之間。成膜製程的製程壓力可以在大約10mTorr到大約760Torr之間。舉例來說，成膜製程的製程壓力可以在大約2Torr到大約10Torr之間。

在一些實施例中，成膜製程可以在電漿存在下執行。在這種情況下，成膜製程的基底溫度可以在大約100℃到大約1000℃之間。舉例來說，成膜製程的基底溫度可以在大約300℃到大約500℃之間。成膜製程的製程壓力可以在大約10mTorr到大約760Torr之間。舉例來說，成膜製程的製程壓力可以在大約2Torr到大約10Torr之間。電漿可由2W到5000W之間的RF功率所產生。舉例來說，RF功率可以在30W到1000W之間。

在一些實施例中，舉例來說，第二前驅物可以是氨或肼。在一些實施例中，第二前驅物可以以大約5sccm到大約50slm之間或大約10sccm到大約1slm之間的一流速而引入。

在一些實施例中，在處理製程中可以將氧基的前驅物與第二前驅物一起引入。舉例來說，氧基的前驅物可以是氧氣、一氧化氮、一氧化二氮、二氧化碳或水。

在一些實施例中，矽基前驅物可以在處理製程中與第二前驅物一起引入。舉例來說，矽基前驅物可以是矽烷、三甲矽烷基胺、三甲基矽烷或矽氮烷(例如六甲基環三矽氮烷)。

在一些實施例中，磷基前驅物可以在處理製程中與第二前驅物一起引入。舉例來說，磷基前驅物可以是磷化氫。

在一些實施例中，氧基前驅物、矽基前驅物或磷基前驅物可以在處理製程中與第二前驅物一起引入。

在一些實施例中，可以在電漿製程、UV固化製程、熱退火製程或其組合的輔助下執行處理製程。

當處理製程是在電漿製程的輔助下進行時，電漿製程的電漿可以由RF功率所產生。在一些實施例中，在大約100kHz到大約1MHz之間的單一低頻下，RF功率可以在大約2W與大約5000W之間。在一些實施例中，在大於大約13.6MHz的單一高頻下，RF功率可以在大約30W與大約1000W之間。在這種情況下，處理製程的基底溫度可以在大約20℃到大約1000℃之間。處理製程的製程壓力可以在大約10mTorr與大約760Torr之間。

當處理製程是在UV固化製程的輔助下進行時，在這種情況下，處理製程的基底溫度可以在大約20°C到大約1000°C之間。處理製程的製程壓力可以在大約10mTorr與大約760Torr之間。UV固化可以由任何UV源所提供，例如汞微波弧光燈、脈衝氙閃光燈或高效UV發光二極體陣列。UV源可具有大約170nm到大約400nm之間的波長。UV源可提供大約0.5eV與大約10eV之間、或大約1eV與大約6eV之間的光子能量。UV固化製程的輔助可以從第一硬遮罩層511移除氫。由於氫可能擴散到半導體元件1A的其他區域並且可能降低半導體元件1A的可靠性，因此藉由UV固化製程的輔助移除氫可以提高半導體元件1A的可靠性。另外，UV固化製程可以增加第一硬遮罩層511的密度。

當處理製程是在熱退火製程的輔助下進行時，在這種情況下，處理製程的基底溫度可以在大約20℃到大約1000℃之間。處理製程的製程壓力可以在大約10mTorr與大約760Torr之間。

請參考圖3，一第一遮罩層721可以形成在第一硬遮罩層511上。在一些實施例中，第一遮罩層721可以是一光阻層並且可以包括多個字元線結構200的一圖案。

請參考圖4，可以執行一蝕刻製程以移除第一硬遮罩層511的一部分。在一些實施例中，在蝕刻製程期間，第一硬遮罩層511與基底101的蝕刻率比可以在大約100：1與大約2：1之間、在大約15：1與大約2：1之間、或在大約10：1與大約2：1之間。在一些實施例中，在蝕刻製程期間，第一硬遮罩層511與隔離層107的蝕刻率比可以在大約100：1與大約2：1之間、在大約15：1與大約2：1之間、或在大約10：1與大約2：1之間。第一遮罩層721的圖案可以被轉移到第一硬遮罩層511並且可以被稱為第一圖案513。隔離層107的一些部分與基底101的一些部分可以藉由第一圖案513而暴露。在蝕刻製程之後，可以藉由灰化或其他適用製程而移除第一遮罩層721。

請參考圖5，可以使用第一硬遮罩層511作為一遮罩來執行一溝槽蝕刻製程，以移除隔離層107的一些部分與基底101的一些部分，同時形成多個字元線溝槽103-1、103-3。在一些實施例中，形成在基底101中的多個字元線溝槽103-1可以比形成在隔離層107中的多個字元線溝槽103-3更淺。在一些實施例中，在溝槽蝕刻製程期間，隔離層107與第一硬遮罩層511的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。在一些實施例中，在溝槽蝕刻製程期間，基底101與第一硬遮罩層511的蝕刻率比可以在大約80：1與大約5：1之間、在大約10：1與大約5：1之間、或在大約8：1與大約5：1之間。

請參考圖6，該層第一絕緣材料711可以共形地形成在第一硬遮罩層511上以及在多個字元線溝槽103-1、103-3中。該層第一絕緣材料711可以在多個字元線溝槽103-1、103-3中具有一U形剖面輪廓。在一些實施例中，該層第一絕緣材料711可以具有在大約1nm到大約7nm範圍內的一厚度，包括大約1nm、大約2nm、大約3nm、大約4nm、大約5nm、大約6nm或大約7nm。

在一些實施例中，該層第一絕緣材料711的製作技術可以包括一熱氧化製程。舉例來說，該層第一絕緣材料711的製作技術可以包括氧化多個字元線溝槽103-1、103-3的表面。在一些實施例中，該層第一絕緣材料711的製作技術可以包括例如化學氣相沉積或原子層沉積的沉積製程。第一絕緣材料711可以包括一高k材料、一氧化物、一氮化物、一氮氧化物或其組合。在一些實施例中，在沉積一襯墊多晶矽層(為了清楚起見圖未示)之後，該層第一絕緣材料711的製作技術可以包括自由基氧化該襯墊多晶矽層。在一些實施例中，在形成該襯墊氮化矽層(為了清楚起見圖未示)之後，該層第一絕緣材料711的製作技術可以包括自由基氧化該襯裡氮化矽層。

在一些實施例中，高k介電材料可以包括一含鉿材料。舉例來說，含鉿材料可以是氧化鉿、氧化鉿矽、氮氧化鉿矽、或其組合。在一些實施例中，舉例來說，高k介電材料可以是氧化鑭、氧化鑭鋁、氧化鋯、氧化矽鋯、氮氧化鋯矽、氧化鋁或其組合。

請參考圖7，多個字元線下導電層203可以分別對應地形成在多個字元線溝槽103-1、103-3中。舉例來說，可以形成一導電材料(圖未示)以填充多個字元線溝槽103-1、103-3。隨後可以進行回蝕製程，以部分地移除形成在多個字元線溝槽103-1、103-3中的導電材料，並同時形成多個字元線下導電層203。在一些實施例中，導電材料可以是功函數材料，例如鈦、氮化鈦、矽、矽鍺或其組合。應當理解，術語「功函數」是指材料(例如金屬)相對於真空度的整體化學勢。

舉例來說，在本實施例中，導電材料為氮化鈦，其製作技術可以包括化學氣相沉積。在一些實施例中，導電材料的沉積可以包括一源氣體引入步驟、一第一清除步驟、一反應物流動步驟以及一第二清除步驟。源氣體引入步驟、第一清除步驟、反應物流動步驟以及第二清除步驟可以稱為一個循環。可以執行多個循環來填充多個字元線溝槽103-1、103-3。

詳而言之，圖6所示的中間半導體元件可以裝載在一反應室中。在源氣體引入步驟中，可以將包含一前驅物以及一反應物的源氣體引入到包含中間半導體元件的反應室中。前驅物與反應物可以擴散穿過邊界層並到達中間半導體元件的表面。前驅物與反應物可以吸附在上述表面上並隨後在上述表面上遷移。吸附的前驅物與吸附的反應物可以在上述表面上反應並形成固體副產物。固體副產物可以在上述表面上形成核。核可以生長成多個島並且該等島可以在上述表面上合併成一連續的薄膜。在第一清除步驟中，可以將例如氬氣的清除氣體注入到反應室中以清除出氣態副產物、未反應的前驅物以及未反應的反應物。

在反應物流動步驟中，可以將反應物單獨引入到反應室中以將連續薄膜轉變為一氮化鈦層。在第二清除步驟中，可以將例如氬氣的清除氣體注入到反應室中以清除出氣態副產物以及未反應的反應物。

在一些實施例中，可以在電漿的輔助下執行使用化學氣相沉積的導電材料的沉積。舉例來說，電漿源可以是氬氣、氫氣或其組合。

舉例來說，前驅物可以是四氯化鈦。反應物可以是氨。由於四氯化鈦和氨之間的反應不完全，四氯化鈦與氨可能在表面上反應並形成包含高氯化物污染的氮化鈦層。反應物流動步驟中的氨可以降低氮化鈦層的氯化物含量。

在一些實施例中，在回蝕期間，字元線下導電層203與第一絕緣材料711的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。

請參考圖8，多個字元線上導電層205可以形成在多個字元線溝槽103-1、103-3中。在一些實施例中，舉例來說，多個字元線上導電層205可以包括多晶矽、多晶鍺、多晶矽鍺、摻雜多晶矽、摻雜多晶鍺、摻雜多晶矽鍺或其組合。在一些實施例中，多個字元線上導電層205可以摻雜有p型摻雜物或n型摻雜物。在一些實施例中，例如多晶矽、多晶鍺或多晶矽鍺的導電材料可以沉積到多個字元線溝槽103-1、103-3中。隨後可以執行一回蝕製程以移除導電層的一些部分以形成多個字元線上導電層205。在一些實施例中，摻雜物可以併入導電材料的沉積製程中。在一些實施例中，可以在回蝕製程之後使用一植入製程來摻雜摻雜物。

術語「p型摻雜物」是指當添加到一本質半導體材料中時產生價電子缺陷的雜質。在一含矽半導體材料中，p型摻雜物的例子包括硼、鋁、鎵或銦，但並不以此為限。術語「n型摻雜物」是指當添加到一本質半導體材料時向本質半導體材料貢獻自由電子的雜質。在含矽材料中，n型摻雜物的例子包括銻、砷或磷，但並不以此為限。

請參考圖9，字元線罩蓋層207可以形成在第一硬遮罩層511上以完全填充多個字元線溝槽103-1、103-3。舉例來說，在一些實施例中，字元線罩蓋層207可以包括氮化矽、氮氧化矽、氮氧化矽或其他適用的介電材料。舉例來說，在一些實施例中，字元線罩蓋層207的製作技術可以包括化學氣相沉積、電漿增強化學氣相沉積或其他適用的沉積製程。可以執行一平坦化製程，例如化學機械研磨，以移除多餘的材料並提供一大致平坦的表面給接下來的處理步驟。

應當理解，本揭露中的氮氧化矽是指含有矽、氮以及氧的物質，且其中氧的比例大於氮的比例。氧化氮化矽是指含有矽、氧和氮的物質，其中氮的比例大於氧的比例。

請參考圖1以及圖10到圖13，在步驟S13中，一心軸層723可以形成在字元線罩蓋層207上以及在第一周圍區PR1上，多個犧牲間隙子515可以形成在心軸層723的各側邊723S上，並且一下層531可以形成在字元線罩蓋層207上。

請參考圖10，心軸層723可以形成在字元線罩蓋層207上以及在第一周圍區PR1上。在一些實施例中，心軸層723可以是一光阻層。在一些實施例中，心軸層723可以是光阻層，其特徵在於多個閘極凹陷GR的一圖案(稍後將繪示)。該層可以由幾個區段所組成，這些區段可以具有不同的寬度或者具有大致相同的寬度，這取決於具體的實施例。類似地，相鄰區段對之間的距離可以一致地相同或變化。

請參考圖11，一層間隙子材料713可以共形地形成在字元線罩蓋層207上並且可以覆蓋心軸層723。舉例來說，在一些實施例中，間隙子材料713可以是氧化矽。舉例來說，在一些實施例中，該層間隙子材料713的製作技術可以包括沉積製程(例如一原子層沉積製程)。一般而言，原子層沉積製程可以在預定製程條件下將兩種(或更多種)不同源氣體一一交替地供應到處理對象物(即字元線罩蓋層207)上，使得化學物質在單原子層等級上吸附到處理對象物上，並經過表面反應而沉積在處理對象上。舉例來說，將第一源氣體以及第二源氣體交替地供應到處理對象物以沿著其表面流動，藉此第一源氣體中包含的分子吸附到該表面，第二源氣體中包含的分子與源自第一源氣體的吸附分子發生反應，形成單分子等級厚度的膜。重複進行上述製程步驟，以便可以在處理對象物上形成高品質的膜。

在一些實施例中，藉由原子層沉積製程所形成的該層間隙子材料713可以藉由將字元線罩蓋層207順序暴露於氣態含矽前驅物而在大約320°C到大約530°C的溫度下進行，例如四氯矽烷，以及含氧前驅物，例如水。在一些實施例中，形成該層間隙子材料713可以包括將位於反應室中的圖10所示的中間半導體元件暴露於含矽前驅物，以實現矽物質化學吸附到中間半導體元件上。理論上，化學吸附會在整個暴露的基底上形成一層均勻為一個原子或分子厚度的含矽單層。從反應室中清除過量的含矽前驅物，並且可以將中間半導體元件暴露於含氧前驅物。含氧前驅物化學吸附到含矽單層上，形成一含氧單層。然後將過量的含氧前驅物從反應室中清除。重複這些動作以形成具有所需厚度的二氧化矽。含矽與氧的前驅物可以與催化劑例如吡啶進行混合，以加速沉積，同時將反應溫度降低到大約50℃到大約100℃的範圍內。由於基底或沉積在其上的材料的熱敏感性質，在低溫下沉積該層間隙子材料713在多種情況下可能是有利的。

詳而言之，在原子層沉積製程的一第一反應中，含矽前驅物可以與吡啶一起被引入到反應室中並且可以化學吸附到基底表面。在一些實施例中，含矽前驅物可包括氫化矽或矽烷，例如六氯二矽烷、二氯矽烷、矽烷、乙矽烷、三氯矽烷或任何其他適合用作前驅物的含矽化合物。可以選擇在此階段中提供的含矽前驅物，使得可以結合到基底表面的含矽前驅物的量由可用接合處的數量以及化學吸附物質(包括配體)的物理尺寸所決定。由含矽前驅物所形成的化學吸附的含矽單層以不與用於形成含矽單層的剩餘化學物質發生反應的表面進行自終止。

隨後用惰性氣體脈衝可以從反應室移除過量的含矽前驅物，尤其是尚未化學吸附到基底表面的含矽前驅物。惰性氣體可以是氮氣、氬氣、氦氣、氖氣、氪氣或氙氣。清除反應室還可以移除在原子層沉積製程期間所產生的揮發性副產物。在一些實施例中，惰性氣體可以是氮氣。可以將惰性氣體引入到反應室中，例如持續大約10秒。清除後，反應室可被抽空或「抽氣」以移除氣體，例如過量的含矽前驅物或揮發性副產物。舉例來說，可以藉由包括使基底即/或含矽單層與惰性氣體接觸及/或將反應室中的壓力降低至沉積壓力以下的技術從反應室中清除含矽前體含矽前體的濃度，但並不以此為限，以降低接觸基底及/或化學吸附物質的含矽前驅物的濃度。另外，清除可以包括使含矽單層與允許化學吸附副產物解吸並在引入含氧前驅物之前降低含矽前驅物的濃度的任何物質接觸。可以藉由實驗確定移除含矽前驅物以及揮發性副產物的合適的清除量。抽氣以及清除順序可以重複多次。抽氣以及清除順序可以以抽氣或清除動作開始或結束。抽氣以及清除動作期間的時間以及參數，例如氣流、壓力以及溫度，可以在抽氣以及清除順序期間改變。清除及/或抽氣時間的減少可以增加每分鐘沉積的氧化矽的量(Å/分鐘)並且可以導致該層間隙子材料713的生長速率的增加。

原子層沉積製程的第二反應可以將含氧前驅物與吡啶引入到反應室中以形成一含氧單層在含矽單層上。含氧單層以及含矽單層反應形成氧化矽膜(即該層間隙子材料713)。反應副產物以及過量的含氧前驅物可以藉由使用如上所述的抽氣以及清除順序從反應室移除。舉例來說，可以藉由將惰性氣體引入到反應室中來執行清除。一般而言，前驅物脈衝時間的範圍為大約0.5秒到大約30秒。該層間隙子材料713可以藉由連續或重複的循環沉積在字元線罩蓋層207上，其中每個循環沉積單層氧化矽。該層間隙子材料713的厚度可以藉由將中間半導體元件暴露於多個重複循環來實現。

在一些實施例中，在進行原子層沉積製程以形成該層間隙子材料713之後但在從反應室移除中間半導體元件之前，可以對中間半導體元件進行後沉積處理，這產生大致上沒有缺陷的氧化矽表面。因此，如本文所使用，術語「後沉積處理」或其語法等同物；「原子層沉積製程」表示並包括在原子層沉積製程之後進行的製程，例如在該層間隙子材料713的形成大致完成之後所進行的製程。

詳而言之，例如，在形成該層間隙子材料713之後，可以對中間半導體元件進行後沉積處理，使得該層間隙子材料713的表面可以大致沒有缺陷。後沉積處理可以包括例如抽氣/清除循環以及水暴露中的至少一種，並且可以在原子層沉積製程完成之後執行。如本文所使用的，術語「水暴露」意指並包括使中間半導體元件經歷水。作為非限制性例子，水可以是去離子水或試劑級水。水可以與該層間隙子材料713接觸或反應，或者與原子層沉積製程期間所形成的氣態副產物進行反應。在一些實施例中，後沉積處理可以包括抽氣/清除循環以及水暴露。舉例來說，後沉積處理可包括至少一種抽氣動作、至少一種水暴露動作以及至少一種清除動作，其可在形成該層間隙子材料713之後在反應室中進行。

清除動作可以包括將惰性氣體引入到反應室中。舉例來說，氮氣可以脈衝進入反應室大約5秒到大約60秒。然而，可以使用其他惰性氣體，例如Ar、He、Ne、Kr與Xe及其組合。惰性氣體的溫度以及流速可以在後沉積處理的清除動作期間進行調節，以控制該層間隙子材料713的表面上的缺陷的形成。引入到反應室中的惰性氣體的溫度可以在大約50℃到大約200℃的範圍內或在大約75℃到大約150℃的範圍內。作為非限制性例子，可使用例如安瓿的一容器或用於將惰性氣體供給到容器中的加熱輸送管線或在線加熱器將惰性氣體的溫度維持在大於大約75°C。反應室。在後沉積處理期間惰性氣體的升高的溫度可以顯著減少缺陷的形成，這可能是由於更好地從反應室中移除副產物。為了進一步減少該層間隙子材料713上的缺陷生長，可以以大於大約0.5slm的流速將惰性氣體引入到反應室中。流速可以取決於所使用的反應室的類型，以及反應室中惰性氣體可以通過的孔洞的尺寸與數量。作為非限制性例子，惰性氣體可以以大約0.5slm到大約100slm範圍內的流速引入到反應室中。

作為非限制性例子，後沉積處理可以包括依序執行的該抽氣動作、一水暴露動作、一抽氣動作以及一清除動作。然而，這些動作可以執行任意多次。在後沉積處理期間引入到反應室中的水可以與該層間隙子材料713接觸或反應。另外，後沉積處理可以從反應室移除未反應的氣體與副產物。

可以重複後沉積處理以獲得大致沒有缺陷的該層間隙子材料713的表面。作為非限制性例子，後沉積處理可以重複一次到十次。一次後沉積處理的總時間可以在大約0.5分鐘到大約6分鐘的範圍內。

可以控制後沉積處理期間反應室中的條件以進一步減少該層間隙子材料713上的缺陷的形成。舉例來說，可以控制反應室的溫度以減少該層間隙子材料713上的缺陷的形成。作為非限制性例子，在後沉積處理期間，相對於沉積該層間隙子材料713期間反應室的溫度，反應室內的溫度(即沉積後處理的處理溫度)可增加大約10°C到大約50°C。在後沉積處理期間，反應室內的溫度可以處於非穩態，但高於在該層間隙子材料713沉積期間反應室的溫度(即形成該層間隙子材料713的處理溫度)。

或者，在其他實施例中，後沉積處理可包括在形成該層間隙子材料713之後的抽氣/清除循環，以減少缺陷的形成。抽氣/清除循環可以僅包括抽氣動作以及清除動作。作為非限制性例子，抽氣/清除循環可以在清除動作中採用惰性氣體從反應室移除揮發性材料。舉例來說，抽氣/清除循環可以包括抽氣動作以至少部分地移除反應室中包含的氣體，隨後是清除動作以將惰性氣體引入到反應室中。抽氣動作可包括至少部分地從反應室移除多餘的前驅物氣體、催化劑、惰性氣體以及副產物。可以將反應室抽空大約5秒到大約60秒範圍內的時間量。清除動作可以包括將惰性氣體引入到反應室中持續大約5秒到大約60秒範圍內的時間。在清除動作期間，可以在大於約50℃的溫度或在從約75℃延伸到約150℃的範圍內的溫度將惰性氣體引入到反應室中。作為非限制性例子，惰性氣體可以是氮氣並且可以儲存在安瓿中或穿過保持在大約150℃的溫度的一輸送管線。惰性氣體可以以大於大約0.5slm或大約30slm的流速引入到反應室中。抽氣/清除循環可以包括多於一種的抽氣動作以及清除動作。如果使用多個抽氣動作以及清除動作，則每個抽氣動作以及清除動作可以彼此不同。另外，每次抽氣動作以及清除動作期間的條件，例如時間、溫度以及流速，可以在抽氣/清除循環期間變化。抽氣/清除循環可以連續重複以大致從反應室移除副產物。一般而言，在後沉積處理期間增加抽氣/清除循環時間可以進一步減少在沉積該層間隙子材料713之後晶體生長的形成。

作為非限制性例子，抽氣/清除循環可包括用於移除揮發性氣體的60秒的抽氣動作以及藉由60秒引入惰性氣體的60秒的清除動作。作為另一個例子，抽氣/清除循環可以包括30秒的抽氣動作以及30秒的清除動作。清除動作可以包括以大於大約0.5slm的流速將惰性氣體脈衝輸送到反應室中。因此，如果抽氣/清除循環連續重複兩次，則抽氣/清除循環的總時間可以在大約2到4分鐘的範圍內。作為非限制性例子，抽氣/清除吹掃循環可以連續重複一到八次。另外，其他後沉積動作，例如水暴露，可以在抽氣/清除循環的多個循環之間執行。

在抽氣/清除循環期間，反應室的溫度可被控制或維持在比沉積溫度高大約5℃到大約50℃的範圍內的溫度，如先前所描述的。作為非限制性例子，如果該層間隙子材料713的形成在大約75°C的溫度下進行，則可以將反應室加熱到大約85°C到大約125°C範圍內或大約90°C到大約100°C範圍內的溫度，以在後沉積處理期間減少該層間隙子材料713上缺陷的形成。然而，在抽氣/清除循環的某些部分期間，反應室的溫度也可能處於非穩態，但溫度高於沉積溫度。舉例來說，在抽氣/清除循環期間，反應室內的溫度可升高至用於後沉積處理的期望溫度。然而，在後沉積處理開始之後，反應室內的溫度可能在大約5分鐘到大約10分鐘的時間內達不到期望的溫度。因此，當溫度發生變化時，反應室溫度處於非穩定狀態。

請參考圖12，可以執行一間隙子蝕刻製程以移除間隙子材料713的一部分。在間隙子蝕刻製程之後，剩餘的間隙子材料713可以被稱為多個犧牲間隙子515。在一些實施例中，間隙子蝕刻製程可以是一非等向性蝕刻製程，例如一非等向性乾蝕刻製程。在一些實施例中，在間隙子蝕刻製程期間，間隙子材料713與心軸層723的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。在一些實施例中，在間隙子蝕刻製程期間，間隙子材料713與字元線罩蓋層207的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10:1與大約5：1之間。

請參考圖12，多個犧牲間隙子515可以形成在心軸層723的側邊(或側壁)723S上。在一些實施例中，多個犧牲隔隙子515的寬度W1可以大致相同。在一些實施例中，連續的犧牲間隙子515之間的距離D1可以是一致的。在一些實施例中，連續的犧牲間隙子515之間的距離D1可以不同。值得注意的是，相鄰的犧牲間隙子515可以不抵靠心軸層723的同一段進行定位。

請參考圖13，下層531可以形成在字元線罩蓋層207上並覆蓋心軸層723與多個犧牲間隙子515。連續的犧牲間隙子515之間的間隙可以被下層531完全填充。在一些實施例中，可以執行一平坦化製程以移除多餘的材料並提供一大致平坦表面給接下來的處理步驟。在一些實施例中，下層531可以包括一自平坦化材料，例如旋塗玻璃或旋塗低k介電材料。自平坦化介電材料的使用可以避免執行後續平坦化步驟的需要。在一些實施例中，下層531可以經配置以為一抗反射層。在一些實施例中，下層531可以由具有對比折射率的交替層的薄膜結構所組成。下層531的厚度T1可以被選擇為在從界面反射的光束中產生破壞性干涉，並且在相應的穿透光束中產生建設性干涉。作為例子，但不以此為限，舉例來說，下層531可以包括氧化物、硫化物、氟化物、氮化物、硒化物或其組合。在一些實施例中，下層531可以提高微影製程的解析度。在一些實施例中，下層531的製作技術可以包括沉積製程，舉例來說，包括化學氣相沉積、電漿增強化學氣相沉積、蒸鍍、旋塗或其他適用的沉積製程。

請參考圖1以及圖14到圖20，在步驟S15中，下層531可以凹陷以暴露多個犧牲間隙子515，可以選擇性地移除多個犧牲間隙子515以暴露第一周圍區PR1，並且多個閘極凹陷GR可以形成在基底101的第一周圍區PR1中。

請參考圖14，可以執行一凹陷製程以降低下層531的上表面。在一些實施例中，凹陷製程可以是對下層531具有蝕刻選擇性的蝕刻製程。在一些實施例中，凹陷製程可以是一等向性蝕刻製程，例如濕蝕刻製程。在一些實施例中，在凹陷製程期間，下層531與多個犧牲隔隙子515的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10 :1與大約5：1之間。在一些實施例中，在凹陷製程期間，下層531與心軸層723的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。在一些實施例中，凹陷製程的終點可以由多個犧牲間隙子515與心軸層723的訊號所確定。在凹陷製程之後，可以暴露多個犧牲間隙子515與心軸層723的各上表面。

請參考圖15，可以執行一選擇性移除製程以選擇性地移除多個犧牲間隙子515。在一些實施例中，選擇性移除製程可以是對多個犧牲間隙子515具有蝕刻選擇性的蝕刻製程。在一些實施例中，選擇性移除製程可以是一等向性蝕刻製程，例如一等向性濕蝕刻製程。在一些實施例中，在選擇性移除製程期間，間隙子材料713與下層531的蝕刻速比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。在一些實施例中，在選擇性移除製程期間，間隙子材料713與心軸層723的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。在一些實施例中，在選擇性移除製程期間，間隙子材料713與字元線罩蓋層207的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。在選擇性移除製程之後，可以沿著下層531、鄰近心軸層723處並且在基底101的第一周圍區PR1上方形成多個開口533。多個開口 533可以代替先前被犧牲間隙子515所佔據的位置。字元線罩蓋層207的一些部分可以經由多個開口533而暴露。

請參考圖16，可以使用下層531與心軸層723作為遮罩來執行蝕刻製程，以移除字元線罩蓋層207、該層第一絕緣材料711以及第一硬遮罩層511的未被遮罩的部分。在一些實施例中，蝕刻製程可以是一多階段蝕刻製程。舉例來說，蝕刻製程可以是三階段非等向性乾蝕刻製程。每個階段的蝕刻化學物質可以不同，以提供不同的蝕刻選擇性。

在一些實施例中，在蝕刻製程的第一階段期間，字元線罩蓋層207與下層531的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。在一些實施例中，在蝕刻製程的第一階段期間，字元線罩蓋層207與心軸層723的蝕刻速比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。

在一些實施例中，在蝕刻製程的第二階段期間，第一絕緣材料711與下層531的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。在一些實施例中，在蝕刻製程的第二階段期間，第一絕緣材料711與心軸層723的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。

在一些實施例中，在蝕刻製程的第三階段期間，第一硬遮罩層511與下層531的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。在一些實施例中，在蝕刻製程的第三階段期間，第一硬遮罩層511與心軸層723的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。

蝕刻製程可以將多個開口533擴大到字元線罩蓋層207、該層第一絕緣材料711以及第一硬遮罩層511，以便暴露基底101的第一周圍區PR1的上表面101TS的一些部分。

請參考圖17，可以藉由移除製程而移除下層531與心軸層723。在一些實施例中，移除製程可以是對下層531或心軸層723具有蝕刻選擇性的蝕刻製程。舉例來說，移除製程可以是一等向性濕蝕刻製程。在一些實施例中，移除製程可以是一灰化製程。

請參考圖18，一第二遮罩層725可以形成在字元線罩蓋層207上以及在基底101的陣列區AR上方。在一些實施例中，第二遮罩層725可以是一光阻層。第二遮罩層725可以遮罩基底101的陣列區AR。

請參考圖19，可以執行一閘極凹陷蝕刻製程以移除基底101的第一周圍區PR1的一些部分。在一些實施例中，閘極凹陷蝕刻製程可以是對基底101具有蝕刻選擇性的一非等向性蝕刻製程。舉例來說，閘極凹陷蝕刻製程可以是一非等向性乾蝕刻製程。在一些實施例中，在閘極凹陷蝕刻製程期間，基底101與字元線罩蓋層207(第一絕緣材料711或第一硬遮罩層511)的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約15：1之間或在大約10：1與大約5：1之間。在閘極凹陷蝕刻製程之後，多個閘極凹陷GR可以形成在基底101的第一周圍區PR1中。

請參考圖20，可以使用第二遮罩層725作為遮罩來執行蝕刻製程，以移除字元線罩蓋層207、該第一絕緣材料711以及第一硬遮罩層511未被第二遮罩層725所遮罩的一些部分(即第一周圍區PR1以及第二周圍區PR2)。在蝕刻製程之後，剩餘的第一絕緣材料711可以被稱為字元線介電層201。字元線介電層201、多個字元線下導電層203、多個字元線上導電層205以及字元線罩蓋層207一起配置成多個字元線結構200。在蝕刻製程之後，可以移除第二遮罩層725。在一些實施例中，可以保留第二遮罩層725直到在第一周圍區PR1與第二周圍區PR2上形成閘極結構，這將在稍後進行說明。

請參考圖1以及圖21到圖27，在步驟S17，多個凹陷閘極400可以形成在多個閘極凹陷GR上，並且一周圍閘極結構300可以形成在基底101的第二周圍區PR2上。

請參考圖21，一層閘極介電材料731可以共形地形成在基底101的第一周圍區PR1與第二周圍區PR2的上表面101TS上以及多個閘極凹陷GR上。在一些實施例中，舉例來說，閘極介電材料731可以包括氧化物、氮化物、氮氧化物、矽酸鹽(例如金屬矽酸鹽)、鋁酸鹽、鈦酸鹽、氮化物、高k介電材料或其組合。在一些實施例中，舉例來說，該層閘極介電材料731的製作技術可以包括合適的沉積製程，例如原子層沉積、化學氣相沉積、電漿增強化學氣相沉積、蒸鍍、化學溶液沉積或其他合適的沉積製程。在一些實施例中，該層閘極介電材料731的製作技術可以包括氧化基底101的第一周圍區PR1與第二周圍區PR2的上表面101TS以及多個閘極凹陷GR。在一些實施例中，該層閘極介電材料731的厚度可以在大約10Å到大約50Å之間。在一些實施例中，該層閘極介電材料731可以包括一多層結構。舉例來說，該層閘極介電材料731可以是氧化物-氮化物-氧化物(ONO)結構。舉另一個例子，該層閘極介電材料731可以包括由氧化矽所形成的一下層以及由高k介電材料所形成的一上層。

高k介電材料(介電常數大於7.0)的例子包括金屬氧化物，例如氧化鉿、氧化鉿矽、氮氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化矽鋯、氮氧化矽鋯、氧化鉭、氧化鈦、鈦酸鋇鍶、氧化鈦鋇、氧化鈦鍶、氧化釔、氧化鋁、氧化鉛鈧鉭以及鈮酸鉛鋅，但並不以此為限。舉例來說，高k介電材料還可以包括摻雜物，例如鑭與鋁。

請參考圖21，形成在多個閘極凹陷GR內的該層閘極介電材料731可以包括一谷形、一U形或一V形剖面輪廓。

請參考圖22，一層第一導電材料733可以共形地形成在該層閘極介電材料731的表面上方。當第一導電材料733部分地填充多個閘極凹陷GR時，其在多個閘極凹陷GR內形成面朝上的谷(稱為第一谷VY1)。在一些實施例中，舉例來說，第一導電材料733可以包括多晶矽、多晶鍺、多晶矽鍺、摻雜多晶矽、摻雜多晶鍺、摻雜多晶矽鍺或其他合適的導電材料，但並不以此為限。在一些實施例中，該層第一導電材料733可以摻雜有p型摻雜物或n型摻雜物。在一些實施例中，形成在多個閘極凹陷GR內的該層第一導電材料733可以包括一谷形、一U形或一V形剖面輪廓。

請參考圖23，一層第二導電材料735可以共形地形成在該層第一導電材料733的表面上。當第二導電材料735部分地填充第一谷VY1時，其在多個閘極凹陷GR內形成面朝上的谷(稱為第二谷VY2)。在一些實施例中，舉例來說，第二導電材料735可以是例如鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物、或其組合。在一些實施例中，形成在多個閘極凹陷GR內的該層第二導電材料735可以包括一谷形、一U形或一V形剖面輪廓。在一些實施例中，該層第二導電材料735的下表面735BS(或第二谷VY2的下部)可以處於一垂直位面VL1處，其低於基底101的上表面101TS。

請參考圖24，一層上絕緣材料737可以形成在該層第二導電材料735上並且可以完全填充第二谷VY2。在一些實施例中，舉例來說，上絕緣材料737可以包括氮化矽、氮氧化矽、氮氧化矽或其他適用的介電材料。在一些實施例中，舉例來說，該層上絕緣材料層737的製作技術可以包括化學氣相沉積、電漿增強化學氣相沉積或其他適用的沉積製程。可以執行一平坦化製程，例如化學機械研磨，以移除多餘的材料並提供一大致平坦表面給接下來的處理步驟。在一些實施例中，該層上絕緣材料737的下表面737BS(或下部)可以處於一垂直位面VL2處，其低於基底101的上表面101TS。

請參考圖25，一閘極遮罩層727可以形成在該層上絕緣材料737上。在一些實施例中，閘極遮罩層727可以是光阻層並且可以包括周圍閘極結構300與多個凹陷閘極400的圖案。

請參考圖26，可以執行一閘極蝕刻製程以移除該層上絕緣材料737、該層第二導電材料735、該層第一導電材料733以及該層閘極介電材料731中未被閘極遮罩層727所遮罩的部分。在一些實施例中，閘極蝕刻製程可以是多階段蝕刻製程。舉例來說，閘極刻蝕製程可以是四階段非等向性乾刻蝕製程。每個階段的蝕刻化學物質可以不同，以提供不同的蝕刻選擇性。

請參考圖26，剩餘的閘極介電材料731可以變成多個凹陷閘極介電層401以及一閘極介電層301。為了描述的簡潔、清楚以及方便，僅描述一層凹陷閘極介電層401。凹陷閘極介電層401可以共形地形成在閘極凹陷GR上，並且可以包括一U形、一谷形或一V形剖面輪廓。凹陷閘極介電層401的兩端可以沿相反方向延伸，與基底101的上表面101TS對準。閘極介電層301可以形成在第二周圍區PR2上。在一些實施例中，凹陷閘極介電層401的寬度W2可以小於閘極介電層301的寬度W3。

請參考圖26，剩餘的該層第一導電材料733可以轉變成多個凹陷閘極下導電層403以及一閘極下導電層303。為了描述的簡潔、清楚以及方便，僅描述一層凹陷閘極下導電層403。凹陷閘極下導電層403可以共形地形成在凹陷閘極介電層401上。凹陷閘極下導電層403可以呈現出谷形、V形或U形的剖面輪廓。其下部403BP可以設置在閘極凹陷GR內，以形成第一谷VY1。凹陷閘極下導電層403的兩端可以突伸到基底101的上表面101TS上方。凹陷閘極下導電層403的上表面403TS的上部可以處於一垂直位面VL3處，其與基底101的上表面101TS相比較高。閘極下導電層303可以形成在閘極介電層301上以及在第二周圍區PR2上方。

請參考圖26，剩餘的第二導電材料735可以轉變成多個凹陷閘極上導電層405以及一閘極上導電層305。為了描述的簡潔、清楚以及方便，僅描述了一層凹陷閘極上導電層405。凹陷閘極上導電層405可以共形地形成在凹陷閘極下導電層403上。凹陷閘極上導電層405可以呈現出谷形、V形或U形的剖面輪廓。其下部可以設置在閘極凹陷GR內，以形成第二谷VY2。凹陷閘極上導電層405的兩端可以突伸到基底101的上表面101TS上方。凹陷閘極上導電層405的上表面405TS的上部可以處於一垂直水平VL4處，其與基底101的上表面101TS相比較高。相反地，凹陷閘極上導電層405的下表面405BS可以處於垂直水平VL1處，其低於基底101的上表面101TS。閘極上導電層305可以形成在閘極下導電層303上以及在第二周圍區PR2上方。

請參考圖26，剩餘的上絕緣材料737可以變成多個凹陷閘極罩蓋層407以及一閘極罩蓋層307。為了描述的簡潔、清楚以及方便，僅描述了一層凹陷閘極罩蓋層407。凹陷閘極罩蓋層407可以形成在凹陷閘極上導電層405上。凹陷閘極罩蓋層407的下部407BP可以具有一倒三角形剖面輪廓。凹陷閘極罩蓋層407的下部407BP(或下表面)可以處於垂直水平VL2處，其低於基底101的上表面101TS。閘極罩蓋層307可以形成在閘極上導電層305上。凹陷閘極介電層401、凹陷閘極下導電層403、凹陷閘極上導電層405以及凹陷閘極罩蓋層407一起配置成凹陷閘極400。閘極介電層301、閘極下導電層303、閘極上導電層305以及閘極罩蓋層307一起配置成周圍閘極結構300。在一些實施例中，凹陷閘極400的寬度W2可以小於周圍閘極結構300的寬度W3。

與具有與凹陷閘極400相同的寬度W2但具有平面閘極介電層(類似於閘極介電層301)的閘極結構相比，凹陷閘極介電層401的U形剖面輪廓可以提供更長的通道長度。因此，這可以潛在地減輕或減少包括凹陷閘極400的半導體元件1A中的漏電問題。漏電控制的改善可能有利於閘極的小型化。

請參考圖26，閘極介電層301可以具有一寬度W3，其大於凹陷閘極介電層401。這種增加的寬度允許周圍閘極結構300具有更長的通道長度，以使其易於支持更大的驅動電流。此特性對於電源相關電路可能特別有利。在一些實施例中，周圍閘極結構300以及凹陷閘極400可以被提供用於核心電路。

請參考圖27，可以藉由灰化或其他適用的半導體製程來移除閘極遮罩層727。應當理解，為了清楚起見，圖27中省略了閘極介電層301以及凹陷閘極介電層401。在一些實施例中，第一周圍區PR1的元件密度(或圖案密度)可以大於第二周圍區PR2的元件密度。元件密度可以是由形成在第一周圍區PR1(或第二周圍區PR2)上的元件(例如凹陷閘極400或周圍閘極結構300)除以第一周圍區PR1(或者從頂視角度來看的第二周圍區PR2)的表面積所界定的值。在一些實施例中，從剖面角度來看，較大的元件密度可以意味著相鄰元件對之間的較小距離。換句話說，元件的元件密度可以與元件的臨界尺寸成反比。如圖27所示，顯示出更多凹陷閘極400以強調第一周圍區PR1具有比第二周圍區PR2更大的元件密度。應當理解，圖27所示的凹陷閘極400或周圍閘極結構300的數量僅是例示的。

利用凹陷閘極介電層401可以有效地控制與較小閘極尺寸相關的漏電問題。此外，凹陷閘極(例如凹陷閘極400)以及平面閘極(例如周圍閘極結構300)可以同時製造，潛在地導致製造成本降低。

圖28到圖31是剖視示意圖，例示本揭露另一實施例製備半導體元件1B的部分流程。

請參考圖28，可以利用與圖2到圖11所示類似的一程序來製造中間半導體元件，並且在此不再重複其描述。可以採用類似於圖13所示的程序形成下層531來覆蓋該層間隙子材料713，在此不再重複描述。

請參考圖29，可以執行一凹陷製程以降低下層531的上表面。在一些實施例中，凹陷製程可以是對下層531具有蝕刻選擇性的蝕刻製程。在一些實施例中，凹陷製程可以是一等向性蝕刻製程，例如濕蝕刻製程。在一些實施例中，在凹陷製程期間，下層531與間隙子材料713的蝕刻率比可以在大約100：1與大約5：1之間、在大約15：1與大約5：1之間、或在大約10：1與大約5：1之間。在一些實施例中，凹陷製程的終點可以由間隙子材料713的訊號所確定。在凹陷製程之後，可以暴露該層間隙子材料713的上表面。與圖14相比，該層間隙子材料713的上表面的表面積大於多個犧牲間隙子515的總表面積。表面積的增加可以簡化本實施例中的終點檢測。

請參考圖30，可以執行選擇性移除製程以選擇性地移除間隙子材料713的部分，以形成多個開口 533。可以採用與圖15所示類似的程序來執行選擇性移除製程，並且在此不再重複其描述。

請參考圖31，周圍閘極結構300以及凹陷閘極400可以利用與圖16到圖27所示類似的程序所形成，並且在此不再重複其描述。

由於本揭露該半導體元件的設計，藉由利用凹陷閘極介電層401可以有效地控制與較小閘極尺寸相關的漏電問題。此外，多個凹陷閘極(例如凹陷閘極400)與多個平面閘極(例如周圍閘極結構300)可以同時製造，導致可能降低製造成本。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。

10:製備方法 1A:半導體元件 1B:半導體元件 101:基底 101TS:上表面 103-1:字元線溝槽 103-3:字元線溝槽 107:隔離層 200:字元線結構 201:字元線介電層 203:字元線下導電層 205:字元線上導電層 207:字元線罩蓋層 300:周圍閘極結構 301:閘極介電層 303:閘極下導電層 305:閘極上導電層 307:閘極罩蓋層 400:凹陷閘極 401:凹陷閘極介電層 403:凹陷閘極下導電層 403BP:下部 403TS:上表面 405:凹陷閘極上導電層 405TS:上表面 405BS:下表面 407:凹陷閘極罩蓋層 407BP:下部 511:第一硬遮罩層 513:第一圖案 515:犧牲間隙子 531:下層 533:開口 711:第一絕緣材料 713:間隙子材料 721:第一遮罩層 723:心軸層 723S:側邊 725:第二遮罩層 727:閘極遮罩層 731:閘極介電材料 733:第一導電材料 735:第二導電材料 735BS:下表面 737:上絕緣材料 737BS:下表面 AR:陣列區 D1:距離 GR:閘極凹陷 PR1:第一周圍區 PR2:第二周圍區 S11:步驟 S13:步驟 S15:步驟 S17:步驟 VL1:垂直位面 VL2:垂直位面 VL3:垂直位面 VL4:垂直位面 VY1:第一谷 VY2:第二谷 W1:寬度 W2:寬度 W3:寬度

當與附圖一起閱讀時，從以下詳細描述中可以最好地理解本揭露的各方面。應當理解，根據業界的標準慣例，各種特徵並非按比例繪製。事實上，為了清楚討論，可以任意增加或減少各種特徵的尺寸。圖1是流程示意圖，例示本揭露一實施例的半導體元件的製備方法。圖2到圖20是剖視示意圖，例示本揭露一實施例製備半導體元件的部分流程。圖21到圖26是部分剖視示意圖，例示本揭露一實施例製備半導體元件的部分流程。圖27是剖視示意圖，例示本揭露一實施例製備半導體元件的部分流程。圖28到圖31是剖視示意圖，例示本揭露另一實施例製備半導體元件的部分流程。

1A:半導體元件

101:基底

101TS:上表面

103-1:字元線溝槽

103-3:字元線溝槽

107:隔離層

200:字元線結構

201:字元線介電層

203:字元線下導電層

205:字元線上導電層

207:字元線罩蓋層

300:周圍閘極結構

400:凹陷閘極

511:第一硬遮罩層

AR:陣列區

PR1:第一周圍區

PR2:第二周圍區

Claims

一種半導體元件的製備方法，包括：提供包括一第一周圍區以及一第二周圍區的一基底；形成一心軸層在該第一周圍區上；共形地形成一層間隙子材料在該基底上並覆蓋該心軸層；執行一間隙子蝕刻製程以將該層間隙子材料轉變成多個犧牲間隙子在該心軸層的各側上；形成一下層在該基底上並覆蓋該心軸層與該多個犧牲間隙子；凹陷該下層以暴露該心軸層與該多個犧牲間隙子；選擇地移除該多個犧牲間隙子以暴露該第一周圍區；形成多個閘極凹陷在該第一周圍區中；以及形成多個凹陷閘極在該多個閘極凹陷上。
如請求項1所述之製備方法，其中該層間隙子材料以原子層沉積(atomic layer deposition)形成。
如請求項2所述之製備方法，其中形成該多個凹陷閘極在該多個閘極凹陷上包括：共形地形成一層閘極介電材料在該基底上與在該多個閘極凹陷中；形成一層第一導電材料在該層閘極介電材料上，使得形成多個第一谷，其中該多個第一谷分別並對應在該多個閘極凹陷中；共形地形成一層第二導電材料在該層第一導電材料上，使得形成多個第二谷，其中該多個第二谷分別並對應在該多個閘極凹陷中；形成一層頂部絕緣材料在該層第二導電材料上，並完整地填充該多個第二谷；以及圖案化該層閘極介電材料、該層第一導電材料、該層第二導電材料以及該層頂部絕緣材料以分別並對應形成多個凹陷閘極介電層、多個凹陷閘極底部導電層、多個凹陷閘極頂部導電層以及多個凹陷閘極罩蓋層，其中該多個閘極介電層、該多個凹陷閘極底部導電層、該多個凹陷閘極頂部導電層以及該多個凹陷閘極罩蓋層共同配置為多個凹陷閘極。
如請求項3所述之製備方法，其中該層閘極介電材料包括氧化物、氮化物、氮氧化物、金屬矽酸鹽、鋁酸鹽、鈦酸鹽、高k介電材料或其組合。
如請求項4所述之製備方法，其中該層第一導電材料包括多晶矽、多晶鍺、多晶矽鍺、摻雜多晶矽、摻雜多晶鍺或是摻雜多晶矽鍺。
如請求項5所述之製備方法，其中該層第二導電材料包括鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物、金屬氮化物、過渡金屬鋁化物、或其組合。
如請求項6所述之製備方法，其中該層頂部絕緣材料包括氮化矽、氮氧化矽或是氧化氮化矽。
如請求項7所述之製備方法，更包括：形成一周圍閘極結構於該第二周圍區上。
如請求項8所述之製備方法，其中該多個凹陷閘極與該周圍閘極結構是同步形成的。
如請求項9所述之製備方法，其中該第一周圍區的元件密度大於該第二周圍區的元件密度。
如請求項10所述之製備方法，其中形成該層間隙子材料的製程溫度在大約320°C至大約530°C之間。
如請求項11所述之製備方法，其中形成該層間隙子材料的該原子層沉積包括使用一含矽前驅物與一含氧前驅物。
如請求項12所述之製備方法，其中形成該層間隙子材料的該原子層沉積包括使用吡啶。
如請求項13所述之製備方法，其中該含矽前驅物包括六氯二矽烷、二氯矽烷、矽烷、乙矽烷、三氯矽烷或其組合。
如請求項14所述之製備方法，其中該含氧前驅物包括水。