[go: up one dir, main page]

TWI737085B - 半導體裝置及半導體記憶裝置 - Google Patents

半導體裝置及半導體記憶裝置 Download PDF

Info

Publication number
TWI737085B
TWI737085B TW108146401A TW108146401A TWI737085B TW I737085 B TWI737085 B TW I737085B TW 108146401 A TW108146401 A TW 108146401A TW 108146401 A TW108146401 A TW 108146401A TW I737085 B TWI737085 B TW I737085B
Authority
TW
Taiwan
Prior art keywords
aluminum
indium
oxide semiconductor
semiconductor layer
layer
Prior art date
Application number
TW108146401A
Other languages
English (en)
Other versions
TW202103321A (zh
Inventor
服部繁樹
上田知正
池田圭司
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202103321A publication Critical patent/TW202103321A/zh
Application granted granted Critical
Publication of TWI737085B publication Critical patent/TWI737085B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

根據一實施形態，半導體記憶裝置具備：氧化物半導體層，其包含銦(In)、鋁(Al)、及鋅(Zn)，且鋁相對於銦、鋁、及鋅之總和之原子比為8%以上23%以下；閘極電極；及閘極絕緣層，其設置於氧化物半導體層與閘極電極之間。

Description

半導體裝置及半導體記憶裝置
本發明之實施形態係關於一種半導體裝置及半導體記憶裝置。
將氧化物半導體層作為通道層之氧化物半導體電晶體具備斷開動作時之通道洩漏電流極小之優異特性。因此，例如研究將氧化物半導體電晶體應用於動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)之記憶胞之開關電晶體。
於將氧化物半導體電晶體應用於記憶胞之開關電晶體之情形時，氧化物半導體電晶體要經過伴隨記憶胞或配線之形成之熱處理。因此，期待實現即使經過熱處理，特性之變動亦較少之耐熱性較高之氧化物半導體電晶體。
本發明之一實施形態提供一種耐熱性較高之半導體裝置。
實施形態之半導體裝置具備：氧化物半導體層，其包含銦(In)、鋁(Al)、及鋅(Zn)，且鋁相對於銦、鋁、及鋅之總和之原子比為8%以上23%以下；閘極電極；及閘極絕緣層，其設置於上述氧化物半導體層與上述閘極電極之間。
以下，一面參照附圖一面說明本發明之實施形態。再者，於以下之說明中，對相同或類似之構件等標註相同之符號，對於已說明過一次之構件等，適當省略其說明。
又，本說明書中，為方便起見而有使用「上」、或「下」之用語之情形。「上」、或「下」終究係表示附圖內之相對性之位置關係之用語，並非係規定相對於重力之位置關係之用語。
構成本說明書中之半導體裝置及半導體記憶裝置之構件之化學組成之定性分析及定量分析例如可藉由二次離子質譜分析法(Secondary Ion Mass Spectroscopy：SIMS)、能量分散型X射線分光法(Energy Dispersive X-ray Spectroscopy：EDX)、拉塞福逆散射分析法(Rutherford Back-Scattering Spectroscopy：RBS)而進行。又，於構成半導體裝置之構件之厚度、構件間之距離等之測定中，例如可使用穿透式電子顯微鏡(Transmission Electron Microscope：TEM)。
(第1實施形態)  第1實施形態之半導體裝置具備：氧化物半導體層，其包含銦(In)、鋁(Al)、及鋅(Zn)，且鋁相對於銦、鋁、及鋅之總和之原子比為8%以上23%以下；閘極電極；及閘極絕緣層，其設置於斷化物半導體層與閘極電極之間。
圖1係第1實施形態之半導體裝置之模式剖面圖。
第1實施形態之半導體裝置係電晶體100。電晶體100係將氧化物半導體作為通道層之氧化物半導體電晶體。
電晶體100具備通道層10(氧化物半導體層)、閘極電極12、閘極絕緣層14、源極電極16、及汲極電極18。
通道層10係氧化物半導體層之一例。於電晶體100之導通動作時，於通道層10形成成為電流路徑之通道。
通道層10係氧化物半導體。通道層10係金屬氧化物。通道層10例如係非晶質。
通道層10包含銦(In)、鋁(Al)、及鋅(Zn)。通道層10之鋁相對於銦、鋁、及鋅之總和之原子比為8%以上23%以下。即，由Al/(In+Al+Zn)表示之原子比為8%以上23%以下。
通道層10中包含之金屬元素中之銦、鋁、及鋅之總和之原子比例如為90%以上。又，通道層10中包含之除氧以外之元素中之銦、鋁、及鋅之總和之原子比例如為90%以上。例如，於通道層10中，除氧以外之元素中，不存在具有較銦、鋁、及鋅中之任一者之原子比大之元素。
又，通道層10中包含之金屬元素中之鎵(Ga)、錫(Sn)、及鈦(Ti)之原子比，例如分別為未達10%。
又，通道層10包含之銦相對於銦、鋁、及鋅之總和之原子比例如為39%以上70%以下。即，由In/(In+Al+Zn)表示之原子比為39%以上70%以下。
通道層之厚度例如為10 nm以上100 nm以下。
通道層10例如由ALD法(Atomic Layer Deposition法，原子層沈積法)形成。
閘極電極12例如係金屬、金屬化合物、或半導體。閘極電極12例如係鎢(W)。閘極電極12之閘極長例如為20 nm以上100 nm以下。
閘極絕緣層14設置於通道層10與閘極電極12之間。閘極絕緣層14例如係氧化物、或氮氧化物。閘極絕緣層14例如係氧化矽或氧化鋁。閘極絕緣層14之厚度例如為2 nm以上10 nm以下。
源極電極16例如係金屬、金屬化合物、半導體、或導電性氧化物。源極電極16亦可為2種以上之材料之積層構造。源極電極16例如係金屬與導電性氧化物之積層構造。源極電極16例如係鎢(W)與氧化銦錫之積層構造。例如，源極電極16之通道層10側之表面係氧化銦錫。
汲極電極18例如係金屬、金屬化合物、半導體、或導電性氧化物。汲極電極18亦可為2種以上之材料之積層構造。汲極電極18例如係金屬與導電性氧化物之積層構造。汲極電極18例如係鎢(W)與氧化銦錫(ITO)之積層構造。例如，汲極電極18之通道層10側之表面係氧化銦錫。
再者，於通道層10與閘極絕緣層14之間，亦可設置與閘極絕緣層14不同材料之未圖示之氧化物層。
以下，對第1實施形態之半導體裝置之作用及效果進行說明。
於使用有氧化物半導體電晶體之記憶胞之形成中，於形成電容器與氧化物半導體電晶體後實施熱處理，由此例如連接電容器與電晶體之配線層之接觸電阻降低。藉由接觸電阻降低而使記憶胞之寄生電阻降低，蓄積於電容器中之電荷之損耗降低。熱處理例如於420℃以上之溫度進行。
然而，藉由於氧化物半導體電晶體形成後實施熱處理而有例如產生閾值電壓變動之擔憂。認為閾值電壓之變動係因構成通道層之金屬氧化物中之氧與金屬元素解離而產生。換句話說，認為因於構成通道層之金屬氧化物中形成氧空位而產生閾值電壓之變動。期待實現即使經過熱處理，特性變動亦較少之耐熱性較高之氧化物半導體電晶體。
包含第1實施形態之電晶體100之通道層10中所使用之銦(In)、鋁(Al)、及鋅(Zn)之氧化物半導體，與例如包含銦(In)、鎵(Ga)、及鋅(Zn)之氧化物半導體相比，耐熱性變高。認為耐熱性變高之原因在於，藉由將構成氧化物半導體之金屬元素自鎵變為鋁，而使氧空位之形成能量變高。認為藉由氧空位之形成能量變高，而使得即使經過熱處理亦不易產生氧空位，從而不易產生閾值電壓之變動。
認為於包含銦(In)、鋁(Al)、及鋅(Zn)之氧化物半導體中，氧空位之形成能量變高之原因在於，鋁與氧之鍵結力較大。因此，認為若氧化物半導體中之鋁之比率降低，則容易形成氧空位，耐熱性降低。
圖2、圖3係第1實施形態之半導體裝置之作用及效果之說明圖。圖2係表示氧化物半導體電晶體之遷移率與耐熱性之評估結果之表。將包含銦(In)、鋁(Al)、及鋅(Zn)之氧化物半導體用於通道層，使銦、鋁、及鋅之原子比變化而評估電晶體之遷移率與耐熱性。
銦、鋁、及鋅之原子比表示銦、鋁、及鋅之各個金屬元素相對於其等之總和之比例。耐熱性係將電晶體形成後實施420℃之熱處理之後之閾值變動作為指標而評估。將於熱處理後閾值電壓保持為正電壓之良好之情形設為「好」，將於熱處理後閾值電壓變動成為負電壓而不佳之情形設為「不好」。
於樣品1之情形時，未獲得電晶體特性，故將遷移率及耐熱性設為「N/A(Not Applicable，不合適)」。又，於樣品10之情形時，於熱處理前後電晶體均成為耗盡型，故將遷移率及耐熱性設為「N/A」。
圖3係表示樣品1～10之氧化物半導體之組成之三元圖。標註於各個圓形記號上之編號表示樣品編號。圖3之標有影線之區域係鋁相對於銦、鋁、及鋅之總和之原子比為8%以上23%以下之區域，即，由Al/(In+Al+Zn)表示之原子比為8%以上23%以下之區域。
圖3之標有影線之區域中所包含之樣品6～9以空心圓顯示，其他樣品以實心圓顯示。
如根據圖2所明白，隨著鋁相對於銦、鋁、及鋅之總和之原子比變小，遷移率變大。又，如根據圖2所明白，隨著鋁相對於銦、鋁、及鋅之總和之原子比變小，於鋁之原子比為24%前後耐熱性暫時降低，但之後耐熱性變高。
鋁相對於銦、鋁、及鋅之總和之原子比落於8%以上23%以下之區域之樣品6～9中，可實現遷移率為5 cm2 /Vs以上之值得實際使用之較高之遷移率。又，樣品6～9具備良好之耐熱性。
因此，藉由鋁相對於銦、鋁、及鋅之總和之原子比為8%以上23%以下，而實現具備較高遷移率與較高耐熱性之氧化物半導體電晶體100。
認為隨著鋁相對於銦、鋁、及鋅之總和之原子比變小而遷移率提高之原因在於，氧化物半導體中作為供體發揮功能之氧空位之量增加。
如上所述，若氧化物半導體中之鋁之比率降低，則容易因熱處理而形成氧空位，預測耐熱性會降低。然而，藉由發明者等人之研究而發現有特異區域，該特異區域即使氧化物半導體中之鋁之比率降低，耐熱性亦不會降低而係提高。
認為上述特異區域出現之原因在於以下理由。若鋁之原子比降低，則與氧之鍵結力較大之金屬元素之比例降低，因此具有因熱處理而氧空位之量增加之傾向。然而，於鋁之比例處於特定範圍之情形時，於熱處理時，認為鋁會填埋所形成之氧空位之構造，從而氧空位之量減少。即，於鋁之原子比為8%以上23%以下之區域，於熱處理時氧空位容易被鋁填埋，故認為氧空位之增加被抑制，耐熱性不會降低。
於鋁之原子比大於23%之區域，由於鋁原子本身之相互作用而難以填埋氧空位，故認為伴隨鋁之原子比之降低，保持著氧空位之量增加之傾向。又，若鋁之原子比小於8%，則用於填埋氧空位之鋁量缺乏，故認為伴隨鋁之原子比之降低，保持了氧空位之量增加之傾向。
從使電晶體100之耐熱性提高之觀點而言，通道層10之鋁相對於銦、鋁、及鋅之總和之原子比較佳為10%以上20%以下，更佳為11%以上15%以下。
從使電晶體100之耐熱性提高之觀點而言，通道層10中包含之金屬元素中之銦、鋁、及鋅之總和之原子比例如較佳為90%以上，更佳為95%以上。
從使電晶體100之耐熱性提高之觀點而言，通道層10中包含之金屬元素中之鎵(Ga)、錫(Sn)、及鈦(Ti)之原子比較佳為分別未達10%，更佳為未達5%。
從使電晶體100之遷移率提高之觀點而言，通道層10中包含之銦相對於銦、鋁、及鋅之總和之原子比較佳為39%以上。
從使電晶體100之特性穩定化之觀點而言，通道層10較佳為不結晶化之非晶質。又，從抑制通道層10之結晶化而使電晶體100之特性穩定化之觀點而言，通道層10中包含之銦相對於銦、鋁、及鋅之總和之原子比較佳為70%以下。
以上，根據第1實施形態，可實現具備較高遷移率與較高耐熱性之氧化物半導體電晶體100。
(第2實施形態)  第2實施形態之半導體裝置具備：第1電極；第2電極；氧化物半導體層，其設置於第1電極與第2電極之間，包含銦(In)、鋁(Al)、及鋅(Zn)，且鋁相對於銦、鋁、及鋅之總和之原子比為8%以上23%以下；閘極電極，其包圍氧化物半導體層；及閘極絕緣層，其設置於氧化物半導體層與閘極電極之間。第2實施形態之半導體裝置中，於閘極電極包圍氧化物半導體層之點與第1實施形態之半導體裝置不同。以下，對與第1實施形態重複之內容，省略一部分記述。
圖4、圖5係第2實施形態之半導體裝置之模式剖面圖。圖5係圖4之AA'剖面圖。圖4中，將水平方向稱為第1方向，將深度方向稱為第2方向，將上下方向稱為第3方向。
第2實施形態之半導體裝置係電晶體200。電晶體200係將氧化物半導體作為通道層之氧化物半導體電晶體。電晶體200係將閘極電極包圍通道層而設置之所謂環繞閘極電晶體(Surrounding Gate Transistor，SGT)。電晶體200係所謂縱置式電晶體。
電晶體200具備通道層10(氧化物半導體層)、閘極電極12、閘極絕緣層14、源極電極16(第1電極)、汲極電極18(第2電極)、及層間絕緣層20。
源極電極16係第1電極之一例。源極電極16例如係金屬、金屬化合物、半導體、或導電性氧化物。源極電極16亦可為2種以上之材料之積層構造。源極電極16例如係金屬與導電性氧化物之積層構造。源極電極16例如係鎢(W)與氧化銦錫(ITO)之積層構造。例如，源極電極16之通道層10側之表面係氧化銦錫。
汲極電極18係第2電極之一例。汲極電極18例如係金屬、金屬化合物、半導體、或導電性氧化物。汲極電極18亦可為2種以上之材料之積層構造。汲極電極18例如係金屬與導電性氧化物之積層構造。汲極電極18例如係鎢(W)與氧化銦錫(ITO)之積層構造。例如，汲極電極18之通道層10側之表面係氧化銦錫。
通道層10設置於源極電極16與汲極電極18之間。通道層10係氧化物半導體層之一例。於電晶體200之導通動作時，於通道層10形成成為電流路徑之通道。通道層10於第3方向延伸。通道層10為於第3方向延伸之柱狀。通道層10例如為圓柱狀。
通道層10係氧化物半導體。通道層10係金屬氧化物。通道層10例如係非晶質。
通道層10包含銦(In)、鋁(Al)、及鋅(Zn)。通道層10之鋁相對於銦、鋁、及鋅之總和之原子比為8%以上23%以下。即，由Al/(In+Al+Zn)表示之原子比係8%以上23%以下。
通道層之第1方向之寬度例如為20 nm以上100 nm以下。
閘極電極12例如係金屬、金屬化合物、或半導體。閘極電極12例如係鎢(W)。閘極電極12之閘極長例如係20 nm以上100 nm以下。
閘極電極12包圍通道層10而設置。閘極電極12設置於通道層10之周圍。
閘極電極12例如係金屬、金屬化合物、或半導體。閘極電極12例如係鎢。
閘極電極12之閘極長(第3方向之寬度)例如為20 nm以上100 nm以下。
閘極絕緣層14設置於通道層10與閘極電極12之間。閘極絕緣層14包圍通道層10而設置。閘極絕緣層14例如係氧化物、或氮氧化物。閘極絕緣層14例如係氧化矽、或氧化鋁。閘極絕緣層14之厚度例如係2 nm以上10 nm以下。
層間絕緣層20例如設置於源極電極16與閘極電極12之間、汲極電極18與閘極電極12之間。層間絕緣層20進行源極電極16、汲極電極18、及閘極電極12之電分離。層間絕緣層20例如係氧化物。層間絕緣層20例如係氧化矽。
以上，根據第2實施形態，與第1實施形態同樣地實現具備較高遷移率與較高耐熱性之氧化物半導體電晶體200。又，根據第2實施形態，藉由為SGT而能夠以每單位面積較高之密度配置電晶體。
(第3實施形態)  第3實施形態之半導體裝置於如下點與第2實施形態之半導體裝置不同，即具備：第1氧化物層，其設置於氧化物半導體層與閘極絕緣層之間，且與氧化物半導體層及閘極絕緣層之材料不同；及第2氧化物層，其設置於第1電極及第2電極之至少任一者與氧化物半導體層之間，且與氧化物半導體層及閘極絕緣層之材料不同。以下，對於與第1及第2實施形態重複之內容，省略一部分記述。
圖6、圖7係第3實施形態之半導體裝置之模式剖面圖。圖7係圖6之BB'剖面圖。圖6中，將水平方向稱為第1方向，將深度方向稱為第2方向，將上下方向稱為第3方向。
第3實施形態之半導體裝置係電晶體300。電晶體300係將氧化物半導體作為通道層之氧化物半導體電晶體。電晶體300係將閘極電極包圍通道層而設置之所謂SGT。電晶體300係所謂縱置式電晶體。
電晶體300具備通道層10(氧化物半導體層)、閘極電極12、閘極絕緣層14、源極電極16(第1電極)、汲極電極18(第2電極)、層間絕緣層20、第1氧化物層22、及第2氧化物層24。
第1氧化物層22設置於通道層10與閘極絕緣層14之間。第1氧化物層22係由與通道層10及閘極絕緣層14不同之材料形成。
第1氧化物層22例如係由金屬氧化物形成。對於第1氧化物層22，例如可應用氧化鎵、氧化鋁、氧化鉿、或包含矽之氧化銦鎵。
藉由具備第1氧化物層22，例如載流子之遷移率變大，電晶體300之特性提高。
第2氧化物層24設置於源極電極16與通道層10之間、及汲極電極18與通道層10之間。第2氧化物層24係由與通道層10及閘極絕緣層14不同之材料形成。第2氧化物層24亦可由與第1氧化物層22相同之材料形成。
第2氧化物層24具有降低源極電極16與通道層10之間、及汲極電極18與通道層10之間之電阻之功能。
第2氧化物層24例如由金屬氧化物形成。對於第2氧化物層24，例如可應用氧化鎵中包含鋅(Zn)、鋁(Al)、錫(Sn)、銦(In)等之氧化物、氧化銦、氧化鎵。
藉由具備第2氧化物層24，例如降低寄生電阻，從而電晶體300之導通電阻降低。
再者，第2氧化物層24亦可僅設置於源極電極16與通道層10之間、及汲極電極18與通道層10之間之任一者。又，亦可為僅具備第1氧化物層22及第2氧化物層24之任一者之構成。
以上，根據3實施形態，與第1實施形態同樣地實現具備較高遷移率與較高耐熱性之氧化物半導體電晶體300。又，與第3實施形態同樣地，藉由為SGT而能夠以每單位面積較高之密度配置電晶體。又，藉由具備第1氧化物層22及第2氧化物層24，可實現特性進一步提高之電晶體300。
(第4實施形態)  第4實施形態之半導體記憶裝置具備：第1配線，其於第1方向延伸；第2配線，其設置於第1配線之一側，於與第1方向交叉之第2方向延伸；第3配線，其設置於第1配線之另一側，且於第2方向延伸；第1記憶胞，其設置於一側；及第2記憶胞，其設置於另一側；且第1記憶胞及第2記憶胞之各者具有：氧化物半導體層，其包含銦(In)、鋁(Al)、及鋅(Zn)，且鋁相對於銦、鋁、及鋅之總和之原子比為8%以上23%以下；閘極電極，其包圍氧化物半導體層；閘極絕緣層，其設置於氧化物半導體層與閘極電極之間；及電容器，其電性連接於氧化物半導體層之一端；且將第1配線電性連接於第1記憶胞之氧化物半導體層之另一端，將第1配線電性連接於第2記憶胞之氧化物半導體層之另一端，將第2配線電性連接於第1記憶胞之閘極電極，將第3配線電性連接於第2記憶胞之閘極電極。第1記憶胞及第2記憶胞具備電性連接於第2實施形態之半導體裝置之氧化物半導體層之一端之電容器。以下，對於與第1至第3實施形態重複之內容，省略一部分記述。
第4實施形態之半導體記憶裝置係半導體記憶體400。第4實施形態之半導體記憶裝置係動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)。半導體記憶體400將第2實施形態之電晶體200用作DRAM之記憶胞之開關電晶體。
圖8係第4實施形態之半導體裝置之框圖。
如圖8所示，半導體記憶體400具備記憶胞陣列210、字元線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217、及控制電路221。
圖9、圖10係第4實施形態之半導體裝置之記憶胞陣列之模式剖面圖。圖9係包含第1方向與第3方向之面之剖面圖，圖10係包含第2方向與第3方向之面之剖面圖。第1方向與第2方向交叉。第1方向與第2方向例如為垂直。第3方向係相對於第1方向及第2方向垂直之方向。第3方向例如係相對於基板垂直之方向。
第4實施形態之記憶胞陣列210具備將記憶胞立體配置之三維構造。圖9、圖10中以虛線包圍之區域分別表示1個記憶胞。
記憶胞陣列210具備矽基板250(基板)。記憶胞陣列210於矽基板250之上例如具備多個位元線BL與多個字元線WL。位元線BL於第1方向延伸。字元線WL於第2方向延伸。
位元線BL與字元線WL例如垂直交叉。於位元線BL與字元線WL交叉之區域配置記憶胞。記憶胞中包含第1記憶胞MC1及第2記憶胞MC2。
連接於第1記憶胞MC1及第2記憶胞MC2之位元線BL係位元線BLx(第1配線)。連接於第1記憶胞MC1之字元線WL係字元線WLx(第2配線)。連接於第2記憶胞MC2之字元線WL係字元線WLy(第3配線)。字元線WLx(第2配線)設置於位元線BLx(第1配線)之一側。字元線WLy(第3配線)設置於位元線BLx(第1配線)之另一側。
記憶胞陣列210具有多個平板電極線PL。平板電極線PL連接於各記憶胞之平板電極。
記憶胞陣列210為了進行各配線及各電極之電分離而具備層間絕緣層260。
多個字元線WL電性連接於列解碼器電路214。多個位元線BL電性連接於感測放大器電路215。
列解碼器電路214具備根據所輸入之行位址信號而選擇字元線WL之功能。字元線驅動器電路212具備對藉由列解碼器電路214選擇之字元線WL施加特定之電壓之功能。
行解碼器電路217具備根據所輸入之列位址信號而選擇位元線BL之功能。感測放大器電路215具備對藉由行解碼器電路217選擇之位元線BL施加特定之電壓之功能。又，具備偵測位元線BL之電位並加以放大之功能。
控制電路221具備控制字元線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217、及未圖示之其他電路之功能。
字元線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217、控制電路221等電路，例如係由使用矽基板250形成之未圖示之電晶體或配線層而構成。
位元線BL及字元線WL例如係金屬。位元線BL及字元線WL例如係氮化鈦、鎢、或氮化鈦與鎢之積層構造。
圖11係第4實施形態之半導體裝置之第1記憶胞之模式剖面圖。圖12係第4實施形態之半導體裝置之第2記憶胞之模式剖面圖。
第1記憶胞MC1設置於矽基板250與位元線BLx(第1配線)之間。於矽基板250與第2記憶胞MC2之間，設置位元線BLx(第1配線)。第1記憶胞MC1設置於位元線BLx(第1配線)之一側。第2記憶胞MC2設置於位元線BLx(第1配線)之另一側。
第2記憶胞MC2具有使第1記憶胞MC1上下反轉之構造。第1記憶胞MC1及第2記憶胞MC2分別具備電晶體200及電容器201。
電晶體200具備通道層10(氧化物半導體層)、閘極電極12、閘極絕緣層14、源極電極16(第1電極)、及汲極電極18(第2電極)。電晶體200具備與第2實施形態之電晶體200相同之構成。
通道層10包含銦(In)、鋁(Al)、及鋅(Zn)。通道層10之鋁相對於銦、鋁、及鋅之總和之原子比為8%以上23%以下。即，由Al/(In+Al+Zn)表示之原子比為8%以上23%以下。
電容器201具備胞電極71、平板電極72、及電容器絕緣膜73。胞電極71及平板電極72例如係氮化鈦。又，電容器絕緣膜73例如具有氧化鋯、氧化鋁、氧化鋯之積層構造。
電容器201連接於第1記憶胞MC1及第2記憶胞MC2之通道層10之一端。電容器201之胞電極71連接於汲極電極18。平板電極72連接於平板電極線PL。
源極電極16連接於位元線BL。閘極電極12連接於字元線WL。
再者，圖9、圖10、圖11、圖12中，例示位元線BL與源極電極16、及字元線WL與閘極電極12由同一材料同時形成之情形。位元線BL與源極電極16、及字元線WL與閘極電極12亦可分別由各不相同之材料形成。
於第1記憶胞MC1之通道層10之連接電容器201之側之相反側之端部(另一端)，電性連接位元線BLx(第1配線)。於第2記憶胞MC2之通道層10之連接電容器201之側之相反側之端部(另一端)，電性連接位元線BLx(第1配線)。
將字元線WLx(第2配線)電性連接於第1記憶胞MC1之閘極電極12。又，將字元線WLy(第3配線)電性連接於第2記憶胞MC2之閘極電極12。
根據第4實施形態，藉由將第2實施形態之電晶體200用作DRAM之開關電晶體，而實現記憶體特性提高之半導體記憶體。
第4實施形態中，以將第2實施形態之電晶體200用作DRAM之開關電晶體之情形為例進行了說明，但亦可代替第2實施形態之電晶體200而應用第3實施形態之電晶體300。
以上，對本發明之若干個實施形態進行了說明，但該些實施形態係作為示例而提示者，並非意圖限定發明之範圍。該些新穎之實施形態能以其他各種形態實施，且能夠於不脫離發明之主旨之範圍內進行各種省略、替換、變更。例如，亦可將一實施形態之構成要素替換或變更為其他實施形態之構成要素。該些實施形態或其變化包含於發明範圍或主旨中，並且包含於申請專利範圍中所記載之發明與其均等之範圍內。
相關申請案之引用 本申請案基於2019年05月31日提出申請之先前之日本專利申請案第2019-102530號之優先權之利益，且要求其利益，其內容整體藉由引用而包含於此。
10:通道層12:閘極電極14:閘極絕緣層16:源極電極18:汲極電極20:層間絕緣層22:第1氧化物層24:第2氧化物層71:胞電極72:平板電極73:電容器絕緣膜100:電晶體200:電晶體201:電容器210:記憶胞陣列212:字元線驅動器電路214:列解碼器電路215:感測放大器電路217:行解碼器電路221:控制電路250:矽基板260:層間絕緣層300:電晶體400:半導體記憶體BL:位元線BLx:位元線MC1:第1記憶胞MC2:第2記憶胞PL:平板電極線WL:字元線WLx:字元線WLy:字元線
圖1係第1實施形態之半導體裝置之模式剖面圖。 圖2係第1實施形態之半導體裝置之作用及效果之說明圖。 圖3係第1實施形態之半導體裝置之作用及效果之說明圖。 圖4係第2實施形態之半導體裝置之模式剖面圖。 圖5係第2實施形態之半導體裝置之模式剖面圖。 圖6係第3實施形態之半導體裝置之模式剖面圖。 圖7係第3實施形態之半導體裝置之模式剖面圖。 圖8係第4實施形態之半導體記憶裝置之框圖。 圖9係第4實施形態之半導體記憶裝置之記憶胞陣列之模式剖面圖。 圖10係第4實施形態之半導體記憶裝置之記憶胞陣列之模式剖面圖。 圖11係第4實施形態之半導體記憶裝置之第1記憶胞之模式剖面圖。 圖12係第4實施形態之半導體記憶裝置之第2記憶胞之模式剖面圖。
10:通道層
12:閘極電極
14:閘極絕緣層
16:源極電極
18:汲極電極
100:電晶體

Claims (18)

  1. 一種半導體裝置，其具備：氧化物半導體層，其包含銦(In)、鋁(Al)、及鋅(Zn)，且鋁相對於銦、鋁、及鋅之總和之原子比為11%以上15%以下；閘極電極；及閘極絕緣層，其設置於上述氧化物半導體層與上述閘極電極之間。
  2. 如請求項1之半導體裝置，其中上述氧化物半導體層中包含之金屬元素中之銦、鋁、及鋅之總和之原子比為90%以上。
  3. 如請求項1或2之半導體裝置，其中上述氧化物半導體層中包含之金屬元素中之鎵(Ga)、錫(Sn)、及鈦(Ti)之原子比分別為未達10%。
  4. 如請求項1或2之半導體裝置，其中上述氧化物半導體層中包含之銦相對於銦、鋁、及鋅之總和之原子比為39%以上。
  5. 如請求項1或2之半導體裝置，其中上述氧化物半導體層中包含之銦相對於銦、鋁、及鋅之總和之原子比為70%以下。
  6. 一種半導體裝置，其具備：第1電極；第2電極；氧化物半導體層，其設置於上述第1電極與上述第2電極之間，包含銦(In)、鋁(Al)、及鋅(Zn)，且鋁相對於銦、鋁、及鋅之總和之原子比為11%以上15%以下；閘極電極，其包圍上述氧化物半導體層；及閘極絕緣層，其設置於上述氧化 物半導體層與上述閘極電極之間。
  7. 如請求項6之半導體裝置，其中上述氧化物半導體層中包含之金屬元素中之銦、鋁、及鋅之總和之原子比為90%以上。
  8. 如請求項6或7之半導體裝置，其中上述氧化物半導體層中包含之鎵(Ga)、錫(Sn)、及鈦(Ti)之原子比分別為未達10%。
  9. 如請求項6或7之半導體裝置，其中上述氧化物半導體層中包含之銦相對於銦、鋁、及鋅之總和之原子比為39%以上。
  10. 如請求項6或7之半導體裝置，其中上述氧化物半導體層中包含之銦相對於銦、鋁、及鋅之總和之原子比為70%以下。
  11. 如請求項6或7之半導體裝置，其進而具備第1氧化物層，該第1氧化物層設置於上述氧化物半導體層與上述閘極絕緣層之間，且與上述氧化物半導體層及上述閘極絕緣層之材料不同。
  12. 如請求項6或7之半導體裝置，其進而具備第2氧化物層，該第2氧化物層設置於上述第1電極及上述第2電極之至少任一者、與上述氧化物半導體層之間，且與上述氧化物半導體層及上述閘極絕緣層之材料不同。
  13. 如請求項6或7之半導體裝置，其具備電性連接於上述第1電極及上述 第2電極之一者之電容器。
  14. 一種半導體記憶裝置，其具備：第1配線，其於第1方向延伸；第2配線，其設置於上述第1配線之一側，於與上述第1方向交叉之第2方向延伸；第3配線，其設置於上述第1配線之另一側，且於上述第2方向延伸；第1記憶胞，其設置於上述一側；及第2記憶胞，其設置於上述另一側；且上述第1記憶胞及上述第2記憶胞之各者具有：氧化物半導體層，其包含銦(In)、鋁(Al)、及鋅(Zn)，鋁相對於銦、鋁、及鋅之總和之原子比為11%以上15%以下；閘極電極，其包圍上述氧化物半導體層；閘極絕緣層，其設置於上述氧化物半導體層與上述閘極電極之間；及電容器，其電性連接於上述氧化物半導體層之一端；且將上述第1配線電性連接於上述第1記憶胞之上述氧化物半導體層之另一端，將上述第1配線電性連接於上述第2記憶胞之上述氧化物半導體層之另一端，將上述第2配線電性連接於上述第1記憶胞之上述閘極電極，將上述第3配線電性連接於上述第2記憶胞之上述閘極電極。
  15. 如請求項14之半導體記憶裝置，其中上述氧化物半導體層中包含之金屬元素中之銦、鋁、及鋅之總和之原子比為90%以上。
  16. 如請求項14或15之半導體記憶裝置，其中上述氧化物半導體層中包含之鎵(Ga)、錫(Sn)、及鈦(Ti)之原子比分別為未達10%。
  17. 如請求項14或15之半導體記憶裝置，其中上述氧化物半導體層中包 含之銦相對於銦、鋁、及鋅之總和之原子比為39%以上。
  18. 如請求項14或15之半導體記憶裝置，其中上述氧化物半導體層中包含之銦相對於銦、鋁、及鋅之總和之原子比為70%以下。
TW108146401A 2019-05-31 2019-12-18 半導體裝置及半導體記憶裝置 TWI737085B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-102530 2019-05-31
JP2019102530A JP2020198343A (ja) 2019-05-31 2019-05-31 半導体装置及び半導体記憶装置

Publications (2)

Publication Number Publication Date
TW202103321A TW202103321A (zh) 2021-01-16
TWI737085B true TWI737085B (zh) 2021-08-21

Family

ID=73506511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108146401A TWI737085B (zh) 2019-05-31 2019-12-18 半導體裝置及半導體記憶裝置

Country Status (4)

Country Link
US (1) US20200381557A1 (zh)
JP (1) JP2020198343A (zh)
CN (1) CN112018190A (zh)
TW (1) TWI737085B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220230878A1 (en) * 2019-09-05 2022-07-21 Hewlett-Packard Development Company, L.P. Semiconductor composite layers
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2022143580A (ja) * 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2022143783A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
JP2022146577A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
JP7612472B2 (ja) * 2021-03-22 2025-01-14 キオクシア株式会社 半導体装置及び半導体記憶装置
WO2022269890A1 (ja) * 2021-06-25 2022-12-29 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置の製造方法
KR102868893B1 (ko) 2021-07-08 2025-10-02 삼성전자주식회사 반도체 소자
JP2023044118A (ja) * 2021-09-17 2023-03-30 キオクシア株式会社 半導体記憶装置
JP2023045086A (ja) 2021-09-21 2023-04-03 キオクシア株式会社 半導体装置、半導体記憶装置、及び半導体装置の製造方法
JP2023136275A (ja) * 2022-03-16 2023-09-29 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2023141318A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2024000932A (ja) * 2022-06-21 2024-01-09 キオクシア株式会社 半導体装置及び半導体記憶装置
US20240023321A1 (en) * 2022-07-12 2024-01-18 Nanya Technology Corporation Memory device having word line surrounding gate structure and manufacturing method thereof
CN115440804A (zh) * 2022-09-20 2022-12-06 吴巍 晶体管及其制造方法
CN115483279A (zh) * 2022-09-20 2022-12-16 吴巍 具有晶体管的集成电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150155289A1 (en) * 2010-08-06 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TW201640675A (zh) * 2015-02-12 2016-11-16 半導體能源研究所股份有限公司 氧化物半導體膜及半導體裝置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668098B (zh) * 2009-12-28 2015-07-22 株式会社半导体能源研究所 制造半导体装置的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150155289A1 (en) * 2010-08-06 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TW201640675A (zh) * 2015-02-12 2016-11-16 半導體能源研究所股份有限公司 氧化物半導體膜及半導體裝置

Also Published As

Publication number Publication date
TW202103321A (zh) 2021-01-16
CN112018190A (zh) 2020-12-01
JP2020198343A (ja) 2020-12-10
US20200381557A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
TWI737085B (zh) 半導體裝置及半導體記憶裝置
TWI847211B (zh) 半導體裝置
US10790396B2 (en) Semiconductor device and method for manufacturing the same
CN114267740A (zh) 半导体装置及半导体存储装置
JP7387475B2 (ja) 半導体装置及び半導体記憶装置
TWI797636B (zh) 半導體裝置與半導體記憶裝置
TW202213720A (zh) 半導體裝置及半導體記憶裝置
CN115835623B (zh) 半导体存储装置
TWI872299B (zh) 半導體裝置及半導體記憶裝置
JP2022146577A (ja) 半導体装置及び半導体記憶装置
US12310065B2 (en) Semiconductor device, semiconductor memory device, and method for manufacturing semiconductor device
JP2023136275A (ja) 半導体装置及び半導体記憶装置
TWI890949B (zh) 半導體裝置以及半導體記憶裝置
TWI852037B (zh) 半導體裝置、半導體記憶裝置、及半導體裝置之製造方法
US20230290882A1 (en) Semiconductor device and semiconductor memory device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees