[go: up one dir, main page]

TWI718311B - 鰭式場效電晶體的製造方法 - Google Patents

鰭式場效電晶體的製造方法 Download PDF

Info

Publication number
TWI718311B
TWI718311B TW106119683A TW106119683A TWI718311B TW I718311 B TWI718311 B TW I718311B TW 106119683 A TW106119683 A TW 106119683A TW 106119683 A TW106119683 A TW 106119683A TW I718311 B TWI718311 B TW I718311B
Authority
TW
Taiwan
Prior art keywords
source
region
drain
fin structure
solid
Prior art date
Application number
TW106119683A
Other languages
English (en)
Other versions
TW201824394A (zh
Inventor
蔡俊雄
游國豐
方子韋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201824394A publication Critical patent/TW201824394A/zh
Application granted granted Critical
Publication of TWI718311B publication Critical patent/TWI718311B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H10P32/1408—
    • H10P32/1414—
    • H10P32/171—
    • H10P95/90—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

揭露一種鰭式場效電晶體裝置(FinFETs)之源極及汲極的形成技術。一種例示方法包含形成鰭片結構，其中鰭片結構包含設置在源極區及汲極區之間的通道區；形成閘極結構在鰭片結構之通道區上；形成固相擴散層在鰭片結構之源極區及汲極區上；以及進行微波退火製程，以自固相擴散層擴散摻質至鰭片結構之源極區及汲極區。在一些實施例中，固相擴散層係設置在鰭片結構上，使摻質橫向地及縱向地擴散至源極區及汲極區，以形成重摻雜源極/汲極特徵。

Description

鰭式場效電晶體的製造方法
本揭露是關於一種積體電路裝置，特別是關於一種鰭式場效電晶體裝置及鰭式場效電晶體裝置形成摻雜特徵的技術。
半導體積體電路(IC)產業已經歷指數成長。在積體電路(Integrated Circuit，IC)材料和設計的技術進步下，已生產許多世代的IC，且每一世代都比前一代具有較小和更複雜的電路。在IC進化的過程中，功能密度(即單位晶片面積之內連接的裝置數)通常隨著幾何尺寸[可利用製程創造的最小元件(或線)]的減少而增加。尺度縮小製程提供了增加生產效率和減少相關成本的效益。
上述尺度縮小製程也增加製造和生產IC的複雜度，且為了實現這些進展，IC製程和製造中相似之研發係必須的。舉例而言，隨著鰭式場效電晶體(Fin-like Field-Effect Transistor，FinFET)朝著較小特徵尺寸(如32奈米、28奈米、20奈米及以下)的技術進步，藉由減少製程界限(process margin)顯著地限制FinFET製程。特別 是，減少鰭片節距及增加鰭片高度可顯著地限制現有的源極及汲極形成技術的能力，以製造優化FinFET裝置效能的源極及汲極特徵。據此，雖然現有的源極及汲極形成技術對於特定目標已是充分的，然而並非所有態樣都令人滿意。
本揭露之一態樣係提供一種鰭式場效電晶體的製造方法。方法包含形成鰭片結構，其中鰭片結構包含設置在源極區及汲極區之間的通道區；形成閘極結構在鰭片結構之通道區上；形成固相擴散層在鰭片結構之源極區的最頂面及汲極區的最頂面上；以及在形成固相擴散層之後，進行微波退火製程，以自固相擴散層擴散摻質至鰭片結構之源極區及汲極區。在一些實施例中，固相擴散層係設置在鰭片結構上，使摻質橫向地及縱向地擴散至源極區及汲極區，以形成重摻雜源極/汲極特徵。源極區及汲極區更包括多個側壁表面，且其中固相擴散層設置在側壁表面上，以使摻質橫向地及垂直地擴散至源極區及汲極區中。
本揭露之另一態樣係提供一種鰭式場效電晶體的製造方法。方法包含以下步驟。形成鰭片結構在基材上。形成固相擴散源極/漏極特徵在鰭片結構的源極/汲極區上，其中形成固相擴散源極/漏極特徵在鰭片結構的源極/汲極區上包括形成第一固相擴散源極/漏極特徵在第一源極/汲極區的最頂面上及在第一源極/汲極區的多個側壁表面上。在形成固相擴散源極/漏極特徵之後，在固相擴散源極/ 漏極特徵上進行微波退火製程，以自固相擴散源極/漏極特徵擴散摻質至鰭片結構的源極/汲極區中，其中微波退火製程使摻質自第一固相擴散源極/漏極特徵橫向地及垂直地擴散至第一源極/汲極區中。
本揭露之另一態樣係提供一種鰭式場效電晶體的製造方法。方法包含以下步驟。形成鰭片結構在基材上，其中鰭片結構包括設置在源極區及汲極區的通道區，且其中鰭片結構的源極區及汲極區包括本質半導體材料。形成閘極結構在鰭片結構的通道區上，以使閘極結構插入於鰭片結構的源極區及汲極區之間。磊晶成長摻雜半導體材料在鰭片結構的源極區及汲極區的本質半導體材料上，其中摻雜半導體材料是設置在源極區及汲極區的至少一側表面及至少一垂直表面上。進行微波退火製程，以自摻雜半導體材料橫向地及垂直地擴散摻質至鰭片結構的源極區及汲極區的本質半導體材料中。
100:方法
110:形成鰭片結構，其中鰭片結構係包含設置在介於源極區及汲極區之間的通道區
120:形成閘極結構在通道區上
130:形成固相擴散層在源極區及汲極區上
140:進行微波退火製程，以自固相擴散層擴散摻質至源極區及汲極區
150:完成製作
200:鰭式場效電晶體裝置
202:基材
204:鰭片結構
206:通道區
207:源極區
208:汲極區
210:隔離特徵
220:閘極結構
222:界面層
224:虛擬閘極電極層
230:間隙壁結構
232:密封間隙壁
234:偏移間隙壁
236:虛擬間隙壁
236A/236B:虛擬間隙壁層
240:磊晶源極/汲極特徵(固相擴散源極/汲極特徵)
242:頂表面
244/246:側壁表面
250:重摻雜源極/汲極特徵
258:層間介電層
260:閘極介電層
262:功函數層
264:金屬填充層
300:曲線圖
根據以下詳細說明並配合附圖閱讀，使本揭露的態樣獲致較佳的理解。需注意的是，如同業界的標準作法，許多特徵並不是按照比例繪示的。事實上，為了進行清楚討論，許多特徵的尺寸可以經過任意縮放。
[圖1]係繪示根據本揭露之各種態樣之鰭式場效電晶體的製造方法的流程圖。
[圖2A]至[圖7A]、[圖2B]至[圖7B]及[圖5C]至[圖6C]係繪示根據本揭露之各種態樣的鰭式場效電晶體在各個製程階段(例如與圖1之方法相關)之不完整的圖解視圖(部分或整體)。
[圖8]係繪示根據本揭露之各種態樣之藉由對固相擴散層施行不同退火製程而獲得之摻質濃度曲線圖。
本揭露是關於一種積體電路裝置，特別是關於一種鰭式場效電晶體(Fin-like Field-Effect Transistor，FinFET)裝置及在鰭式場效電晶體裝置形成摻雜特徵(例如：源極特徵及汲極特徵)的技術。
以下揭露提供許多不同實施例或例示，以實施發明的不同特徵。以下敘述之成份和排列方式的特定例示是為了簡化本揭露。這些當然僅是做為例示，其目的不在構成限制。舉例而言，第一特徵形成在第二特徵之上或上方的描述包含第一特徵和第二特徵有直接接觸的實施例，也包含有其他特徵形成在第一特徵和第二特徵之間，以致第一特徵和第二特徵沒有直接接觸的實施例。
除此之外，本揭露在各種例示中會重複元件符號及/或字母。此重複的目的是為了簡化和明確，並不表示所討論的各種實施例及/或配置之間有任何關係。再者，本揭露所述之形成特徵在另一特徵上、連接至另一特徵及/或與另一特徵相連，其係包含所述特徵係直接接觸的實施例， 也包含有其他特徵形成在插入前述特徵間，而使前述特徵沒有直接接觸的實施例。除此之外，空間相對性用語，例如「低於(lower)」、「高於(upper)」、「水平的(horizontal)」、「垂直的(vertical)」、「在...之上(above)」、「在...上(over)」、「在...之下(below)」、「在...下方(beneath)」、「上(up)」、「下(down)」、「頂(top)」、「底(bottom)」等及其衍生(例如：「水平地(horizontally)」、「向下地(downwardly)」、「向上地(upwardly)」)，是為了易於描述圖式中所繪示的元素或特徵和其他元素或特徵的關係。空間相對性用語係為了涵蓋包含特徵之裝置的不同位向。
隨著鰭式場效電晶體科技朝著較小技術節點(如16奈米、10奈米、7奈米、5奈米及以下)進步，減少鰭片節距及增加鰭片高度係在習知源極及汲極的形成技術上設置顯著的限制。舉例而言，對鰭片結構的頂部垂直地實施離子佈植(ion implantation)製程，導致沿著鰭片結構之頂部的摻質濃度大於沿著鰭片結構之側壁部分的摻質濃度，而使鰭式場效電晶體裝置在操作時無法良好地傳導電流。儘管以一角度對鰭片結構施行指向性的離子佈植製程已克服前述挑戰，但傾斜角度係被與較小技術節點相關的鰭片高度及鰭片節距[也可被離子佈植製程中用以覆蓋附近特徵的罩幕元件(例如：光阻層)的高度]所限制，以使鰭片結構之頂部具有高於鰭片結構之底部的摻質濃度。離子佈植製程導致的遮蔽效應(shadowing effect)因此阻礙均勻摻雜的源極/汲 極特徵的形成。在另一具體例中，欲克服遮蔽效應，鰭片結構往往在源極區及汲極區內形成凹陷，然後，進行離子佈植製程及/或擴散製程，以自凹陷的鰭片結構中成長磊晶源極/汲極特徵之前，在鰭片結構內形成摻雜特徵。然而，已發現當鰭片節距減少時，形成在相鄰於鰭片的源極/汲極特徵會開始不希望的合併，進而引起顯著的製程挑戰。
所揭露之源極及汲極形成技術克服上述挑戰。如下申言之，所揭露的源極及汲極形成技術可實現沿著鰭片結構之頂部及側壁部分具有實質均勻的摻質濃度之摻雜源極/汲極特徵，藉以最佳化鰭式場效電晶體裝置的操作。
圖1係繪示根據本揭露之各種態樣之鰭式場效電晶體的製造方法的流程圖。在本揭露實施例中，方法100製造一種包含鰭式場效電晶體裝置的積體電路裝置。在方塊110中，方法100包含形成鰭片結構，其中鰭片結構係包含設置在源極區及汲極區之間的通道區。在方塊120中，形成閘極結構在鰭片結構之通道區上。在方塊130中，形成固相擴散層在鰭片結構之源極區及汲極區上。在一些實施例中，配置固相擴散層，以形成鰭式場效電晶體裝置的應變源極/汲極特徵，例如設置在鰭片結構上之磊晶源極/汲極特徵。在方塊140中，進行微波退火製程，以自固相擴散層擴散摻質至鰭片結構之源極區及汲極區。在一些實施例中，設置固相擴散層在鰭片結構上，以使摻質橫向地及垂直地擴散至源極區及汲極區，以在微波退火製程中，形成摻雜源極/汲極特徵在鰭片結構內。橫向地及垂直地擴散摻質至源極區及汲 極區可獲得具有均勻摻雜曲線的摻雜源極/汲極特徵。在方塊150中，方法100可繼續完成鰭式場效電晶體的製作。在一些實施例中，進行閘極取代製程，以形成金屬閘極在閘極結構內。可在方法100之前、之間及之後提供額外的步驟，且對於方法100的其他實施例，一些前述的步驟可被移動、取代或去除。以下說明書中說明的鰭式場效電晶體裝置的各種實施例係可根據方法100製造。
圖2A至圖7A、圖2B至圖7B及圖5C至圖6C係繪示根據本揭露之各種態樣的鰭式場效電晶體200在各個製程階段(例如與方法100相關)之不完整的圖解視圖(部分或整體)。特別地是，圖2A至圖7A係鰭式場效電晶體裝置200的各種三維視圖(例如：在x-y-z平面)；圖2B至圖7B係分別沿著圖2A至圖7A的B-B線剖切之鰭式場效電晶體裝置200的剖面示意視圖(例如：在y-z平面)；且圖5C及圖6C係分別沿著圖5A及圖6A的C-C線剖切之鰭式場效電晶體裝置200的剖面示意視圖(例如：在x-y平面)。鰭式場效電晶體裝置200一般係指任何應用鰭片的電晶體，其係可被包含於微處理器(microprocessor)、記憶體元件(memory cell)及及/或其他積體電路裝置。再者，鰭式場效電晶體裝置200可為在積體電路晶片、系統單晶片或其部分製程中製造的中間裝置，其係包括各種被動及主動的微電子裝置，例如：電阻、電容、電導、二極體、p型場效電晶體(p-type field effect transistor，PFETs)、n型場效電晶體(n-type field effect transistor，NFETs)、金屬氧化物半導體場效電晶 體(metal-oxide semiconductor field effect transistor，MOSFET)、互補式金屬氧化物半導體(complementary metal-oxide semicondutor，CMOSs)電晶體、雙極性電晶體(bipolar transistor)、高電壓電晶體、高頻率電晶體、其他合適的元件或其中的組合。為了更容易了解本揭露的發明概念，圖2A至圖7A、圖2B至圖7B及圖5C至圖6C係被簡化。在鰭式場效電晶體裝置200的其他實施例中，可添加額外的特徵在鰭式場效電晶體裝置200內，且下述中的一些特徵係可被取代、修飾或去除的。
在圖2A及圖2B中，鰭式場效電晶體裝置200包含基材(晶圓)202。在所述實施例中，基材202包含矽。另外或除此之外，基材202包含其他元素半導體，例如鍺；化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，例如矽鍺(SiGe)、GaAsP、AlInAs、AlGaAs、GaInP及/或GaInAsP；或其組合。另外，基材202為絕緣層上覆半導體基材。例如絕緣層上覆矽(silicon-on-insulator，SOI)基材、絕緣層上覆矽鍺(silicon germanium-on-insulator，SGOI)基材或絕緣層上覆鍺(germanium-on-insulator，GOI)基材。絕緣層上覆半導體基材可藉由注入氧隔離(separation by implantation of oxygen，SIMOX)、晶圓接合(wafer bonding)及/或其他合適的方法製造。基材202可包含各種摻雜區域(圖未繪示)，其係取決於鰭式場效電晶體裝置200的設計要求。在一些實施例中，基材202包含以p型摻質摻 雜的p型摻雜區域(例如：p型井)，p型摻質可例如硼(例如BF2)、銦、其他p型摻質或其組合。在一些實施例中，基材202包含以n型摻質摻雜的n型摻雜區域(例如：n型井)，n型摻質可例如磷、砷、其他n型摻質或其組合。在一些實施例中，基材202包含由p型摻質及n型摻質的組合所形成的摻雜區域。各種摻雜區域可被直接形成在基材202上及/或基材202內，舉例而言，提供p井結構、n井結構、雙井結構、突起結構或其組合。可進行離子佈植製程、擴散製程及/或合適的摻雜製程，以形成各種摻雜區域。
設置鰭片結構204在基材202上。在圖2A及圖2B中，鰭片結構204(也可表示為鰭片)從基材202沿著y方向延伸，以使鰭片結構204具有之高度以y方向定義，長度以z方向定義，且寬度以x方向定義。鰭片結構204包含本質半導體材料，其一般是表示包含電子數目實質等於電洞數目的半導體材料。在一些實施例中，本質半導體材料係完全不具有任何摻質(也可表示為未摻雜半導體材料)。在一些實施例中，本質半導體材料具有低於1×1017摻質/cm3(cm-3)之摻質濃度。在前述實施例中，鰭片結構204為包含本質矽的基材202之一部分，以使鰭片結構204包含本質矽。在一些實施例中，鰭片結構204係定義為在基材202上的材料層內。舉例而言，鰭片結構204可包含設置在基材202上的半導體層堆疊，其中半導體層堆疊係具有各種半導體層(例如：異相結構)。半導體層可包含任何合適的本質半導體材料，例如矽、鍺、矽鍺、其他合適的本質半導體材料或其組 合。根據鰭式場效電晶體裝置200的設計要求，半導體層可包含相同或不同的材料、蝕刻速度、組成的原子百分率、組成的重量百分率、厚度及/或配置。
通道區206、源極區207及汲極區208係以鰭片結構204之長度(在此係指沿著z方向)定義，其中通道區206係設置在介於源極區207及汲極區208(一般表示為源極/汲極區)之間。通道區206包含定義為介於側壁部分之間的頂部，其中頂部及側壁部分係接合閘極結構(如下所述)，以在鰭式場效電晶體裝置200操作時，可使電流在源極區207及汲極區208之間流動。源極區207及汲極區208也包含定義在介於側壁部分之間的頂部。在一些實施例中，通道區206、源極區207及汲極區208的頂部為鰭片結構204實質水平的一側或表面(例如：實質平行於x-z平面)，而通道區206、源極區207及汲極區208的側壁部分為鰭片結構204實質垂直的一側或表面(例如：實質平行於y-z平面)。
利用任何合適的製程形成鰭片結構204在基材202上。在一些實施例中，進行沉積、微影及/或蝕刻製程的組合，以定義出如圖2A及圖2B所繪示之從基材202延伸的鰭片結構204。舉例而言，形成鰭片結構204包含進行微影製程，以形成被圖案化的光阻層在基材202(或設置在基材202上的材料層)上，並進行蝕刻製程，以將在被圖案化光阻層中定義的圖案轉移至基材202(或設置在基材202上的材料層)。微影製程可包含形成光阻層在基材202上(例如：藉由旋轉塗佈)、進行預曝光烘烤製程、利用光罩進行 曝光製程、進行後曝光烘烤製程及進行顯影製程。在曝光製程時，光阻層係暴露至輻射能量[例如：紫外光(ultraviolet，UV)、深紫外光(deep UV，DUV)或極紫外光(extreme UV，EUV)]，且根據光罩及/或光罩類型[例如：二元光罩(binary mask)、相位移光罩(phase shift mask)或極紫外光光罩]的光罩圖案，使光罩阻擋、傳送及/或反射輻射至光阻層，以使投影在光阻層上的圖像係與光罩圖案對應。由於光阻層對輻射能量敏感，光阻層暴露的部分會有化學變化，而光阻層暴露(或未暴露)的部分會在顯影過程中溶解，其係取決於光阻層的性質及用於顯影過程中之顯影劑的性質。在顯影之後，被圖案化的光阻層包含與光罩對應的光阻圖案。蝕刻製程係使用被圖案化的光阻層做為蝕刻光罩，以移除基材202(或設置在基材202上的材料層)的部分。蝕刻製程可包含乾式蝕刻製程[例如：反應性離子蝕刻(reactive ion etching，RIE)製程]、溼式蝕刻製程、其他合適的蝕刻製程或其組合。在蝕刻製程之後，藉由例如光阻剝離製程，從基材202移除被圖案化的光阻層。另外，藉由雙圖樣微影製程(double patterning lithography，DPL)，形成鰭片結構，其中雙圖樣微影製程是藉由將圖案分離成二個交錯的圖案，以建構圖案在基材上的方法。雙圖樣微影製程允許增加的IC特徵(例如：鰭片)密度。各種雙圖樣微影製程方法可用於包含雙曝光(例如使用二組光罩)、形成相鄰於特徵的間隙壁及移除特徵，以提供間隙壁的圖案、抗凍、其他合適的製程或其組合。另外，可實施曝光製程或 以其他方法取代，例如：無光罩微影(maskless lithography)、電子束刻寫、離子束刻寫及/或奈米轉印(nanoimprint)技術。
形成隔離特徵210在基材202上及/或基材202內，以隔離鰭式場效電晶體200的各種區域，例如各種裝置區域。舉例而言，隔離特徵210將鰭片結構204與形成在基材202上的其他鰭片結構(圖未繪示)隔離且分開。在前述實施例中，隔離特徵210包圍鰭片結構204之一部分，例如底部。隔離特徵210包含氧化矽、氮化矽、氮氧化矽、其他合適的隔離材料或其組合。隔離特徵210可包含不同結構，例如淺溝渠隔離(shallow trench isolation，STI)結構、深溝渠隔離(deep trench isolation，DTI)結構及/或區域矽氧化(local oxidation of silicon，LOCOS)結構。在一些實施例中，隔離特徵210包含淺溝渠隔離特徵，以定義並電性隔離鰭片結構204與其他主動區及/或被動區。舉例而言，可藉由蝕刻基材202內的溝渠(例如藉由使用乾式蝕刻製程及/或溼式蝕刻製程)形成淺溝渠隔離特徵，並以絕緣材料填充溝渠(例如藉由使用化學氣相沉積或旋塗玻璃製程)。可進行化學機械研磨(chemical mechanical polishiing，CMP)製程，以移除過剩的絕緣材料及/或平坦化隔離特徵210的頂表面。在另一例示中，在形成鰭片結構204之後，淺溝渠隔離特徵可藉由沉積絕緣材料在基材202上形成[在一些實施例中，使絕緣材料層填充鰭片結構204之間的孔隙(溝渠)]，並回蝕絕緣材料層，以形成隔離特徵 210。在一些實施例中，淺溝渠隔離特徵包含填充溝渠的多層結構，例如設置在氧化物襯層上的氮化矽層。
在圖3A及圖3B中，形成閘極結構220在鰭片結構204上。閘極結構220包圍鰭片結構204之一部分，藉以接合鰭片結構204。在圖3A中，閘極結構220接合通道區206之頂部及側壁部分，以使閘極結構220接合通道區206之三側。閘極結構220插入於源極區207及汲極區208之間。在前述實施例中，閘極結構220包含配置為包圍鰭片結構204(尤其是通道區206)的虛擬閘極堆疊，例如，界面層222及虛擬閘極電極層224。界面層222係設置在虛擬閘極電極層224及鰭片結構204之間。界面層222包含介電材料，例如氧化矽，且虛擬閘極電極層224包含虛擬閘極材料，例如多晶矽。虛擬閘極堆疊可包含多個其他層，舉例而言，覆蓋層、中間層、擴散層、阻障層、硬罩幕層或其組合。舉例而言，覆蓋層，例如氮化鈦(TiN)覆蓋層，可設置在介於界面層222及虛擬閘極電極層224之間。在一些實施例中，虛擬閘極堆疊更包含設置在介於界面層222及虛擬閘極電極層224之間的虛擬閘極介電層。虛擬閘極介電層包含介電材料(例如：氧化矽)、高介電常數介電材料、其他合適的介電材料或其組合。高介電常數介電材料的例示包含HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他合適的高介電常數介電材料或其組合。在一些實施例中，界面層222係從虛擬閘極堆疊中被省略，以使虛擬閘極介電層被設置在 鰭片結構204及虛擬閘極電極層224之間。
形成閘極結構220係藉由沉積製程、微影製程、蝕刻製程、其他合適的製程或其組合。舉例而言，在圖3A及圖3B中，可進行沉積製程以形成界面層在基材202上，特別是在鰭片結構204及隔離特徵210上，且可進行沉積製程以形成虛擬閘極電極層在界面層222上。沉積製程包含化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、高密度電漿化學氣相沉積(high density plasma CVD，HDPCVD)、有機金屬化學氣相沉積(metal organic CVD，MOCVD)、遙控電漿化學氣相沉積(remote plasma CVD，RPCVD)、電漿輔助化學氣相沉積(plasma enhanced CVD，PECVD)、低壓化學氣相沉積(low-pressure CVD，LPCVD)、原子層化學氣相沉積(atomic layer CVD，ALCVD)、常壓化學氣相沉積(atmospheric pressure CVD，APCVD)、電鍍、其他合適的方法或其組合。在一些實施例中，在形成虛擬閘極電極層之前，進行沉積製程，以形成虛擬閘極介電層在界面層上。接著，可進行微影圖案化及蝕刻製程，以圖案化界面層及虛擬閘極電極層(以及，在一些實施例中的虛擬閘極介電層)，以形成閘極結構220。微影圖案化製程包含光阻塗佈(例如：旋轉塗佈)、軟烘烤、光罩對準、曝光、後曝光烘烤、顯影光阻、清洗、乾燥(例如：硬烘烤)、其他合適的製程或其組合。另外，微影曝光製程係以其他方法輔 助、實行或取代，例如無光罩微影、電子束刻寫或離子束刻寫。蝕刻製程包含乾式蝕刻製程、溼式蝕刻製程、其他蝕刻製程或其組合。
在圖4A及圖4B中，形成間隙壁結構230相鄰於閘極結構220的虛擬閘極堆疊(在此為界面層222及虛擬閘極電極層224)。在前述實施例中，間隙壁結構230包含形成在相鄰於虛擬閘極堆疊的密封間隙壁(seal spacer)232、偏移間隙壁(offset spacer)234及虛擬間隙壁236，以使密封間隙壁232、偏移間隙壁234及虛擬間隙壁236包圍鰭片結構204。密封間隙壁232係設置並相鄰(例如：沿著其間隙壁)於界面層222及虛擬閘極電極層224；設置偏移間隙壁234與密封間隙壁232相鄰(例如：沿著其間隙壁)；且設置虛擬間隙壁236與偏移間隙壁234相鄰(例如：沿著其間隙壁)。密封間隙壁232、偏移間隙壁234及虛擬間隙壁236各自包含介電材料，例如氧化矽、氮化矽、氮氧化矽、碳化矽、其他合適的材料或其組合。密封間隙壁232、偏移間隙壁234及虛擬間隙壁236包含具有不同蝕刻速度的材料。在一些實施例中，密封間隙壁232、偏移間隙壁234及/或虛擬間隙壁236具有多層結構，例如包含氮化矽的虛擬間隙壁層236A及包含氧化矽的虛擬間隙壁層236B。密封間隙壁232、偏移間隙壁234及虛擬間隙壁236係藉由任何合適的製程形成。舉例而言，沉積氧化矽層在鰭片結構204上，接著對氧化矽層進行非等向性蝕刻(例如：乾式蝕刻)，以形成密封間隙壁232，並沉積氮化矽層在鰭片結構204上，接著對氮化 矽層進行非等向性蝕刻(例如：乾式蝕刻)，以形成偏移間隙壁234。虛擬間隙壁236可藉由類似的製程形成。在蝕刻製程時，從鰭片結構204之一部分移除間隙壁材料，尤其是從源極區207及汲極區208之一部分。在形成密封間隙壁232、偏移間隙壁234及/或虛擬間隙壁236之前及/或之後，可進行佈植、擴散及/或退火製程，以形成輕摻雜源極及汲極(lightly doped source and drain，LDD)特徵在鰭片結構204內。然而，如下所述，鰭式場效電晶體裝置200係藉由可獲得均勻摻雜之源極及汲極特徵的方法製得，其可減少對輕摻雜源極及汲極特徵的需求，且不降低裝置的效能。
在圖5A至圖5C中，磊晶源極特徵及磊晶汲極特徵(表示為磊晶源極/汲極特徵)係分別形成在鰭片結構204的源極區207及汲極區208上。舉例而言，進行選擇性磊晶成長製程(selective epitaxial growth，SEG)，以成長半導體材料在鰭片結構204之暴露部分上，藉以形成磊晶源極/汲極特徵240在源極區207及汲極區208上。磊晶源極/汲極特徵240係以n型摻質及/或p型摻質重摻雜，以使磊晶源極/汲極特徵240配置為具有固相擴散(solid phase diffusion，SPD)層的作用。為了易於描述，以下說明書中，磊晶源極/汲極特徵240便以固相擴散源極/汲極特徵240表示。在一些實施例中，固相擴散源極/汲極特徵240係以摻質重摻雜，其中摻質之摻質濃度範圍為約1×1021cm-3至約4×1021cm-3。如上所述，固相擴散源極/汲極特徵240包圍(覆蓋)源極區207及汲極區208，以使固相擴散源極/汲極特 徵240也具有披覆層(cladding layer)的作用。舉例而言，源極區207及汲極區208包含定義在介於側壁表面(在此為側壁表面244及側壁表面246)之間的頂表面242，其中固相擴散源極/汲極特徵240係設置在頂表面242、側壁表面244及側壁表面246上。在一些實施例中，頂表面242為鰭片結構204的實質水平側(例如實質平行於x-z平面)，而側壁表面244及側壁表面246為鰭片結構204的實質垂直側(例如實質平行於y-z平面)。
選擇性磊晶成長製程可實施化學氣相沉積技術[例如：氣相磊晶(vapor-phase epitaxy，VPE)、超高真空化學氣相沉積(ultra-high vacuum CVD，UHV-CVD)、低壓化學氣相沉積及/或電漿輔助化學氣相沉積]、分子束磊晶、其他合適的選擇性磊晶成長製程或其組合。選擇性磊晶成長製程可使用與鰭片結構204之成分相互作用的氣態前驅物(例如：含矽氣體，如SiH4及/或含鍺氣體，如GeH4)及/或液態前驅物。引入摻質至選擇性磊晶成長製程，以使固相擴散源極/汲極特徵240在選擇性磊晶成長製程時被原位摻雜。舉例而言，固相擴散源極/汲極特徵240係在沉積時被摻雜，其中沉積係藉由添加摻質至選擇性磊晶成長製程的源極材料進行。在一些實施例中，當鰭式場效電晶體裝置200係配置為n型裝置(例如具有n通道)時，固相擴散源極/汲極特徵240包含矽或碳化矽，其係被磷、砷、其他n型摻質或其組合所摻雜(例如，形成Si：P磊晶層或Si：C：P磊晶層)。在此實施例中，固相擴散源極/汲極特徵240可具有 之磷的摻質濃度為約1×1021cm-3至約4×1021cm-3。在一些實施例中，當鰭式場效電晶體裝置200係配置為p型裝置(例如具有p通道)時，固相擴散源極/汲極特徵240包含矽鍺，其係被硼、其他p型摻質或其組合所摻雜(例如，形成Si：Ge：B磊晶層)。在此實施例中，固相擴散源極/汲極特徵240可具有之硼的摻質濃度為約1×1021cm-3至約4×1021cm-3。在一些實施例中，固相擴散源極/汲極特徵240包含可在通道區206內達到特定抗拉應力及/或抗壓應力的材料及/或摻質。在一些實施例中，在源極區207及汲極區208上的固相擴散源極/汲極特徵240內的摻質濃度可為相同或不同。
在圖6A至圖6C中，進行退火製程。退火製程使得摻質從固相擴散源極/汲極特徵240擴散至鰭片結構204中，特別是至源極區207及汲極區208中。在前述實施例中，退火製程包含微波退火(microwave annealing，MWA)製程，其係相對於鰭式場效電晶體裝置200的其他特徵(例如：周圍的結構及/或材料，如鰭片結構204)，而局部地加熱固相擴散源極/汲極特徵240，藉以活化固相擴散源極/汲極特徵240內的摻質，並導致已活化摻質從固相擴散源極/汲極特徵240擴散至源極區207及汲極區208。微波退火製程可利用離子極化(ionic polarization)、原子極化、電子極化及/或界面極化加熱機制，以局部地增加固相擴散源極/汲極特徵240相對於鰭片結構204及/或閘極結構220的溫度。在一些實施例中，微波退火製程利用界面極化活化 摻質，界面極化發生係在當自由電荷累積在暴露於微波輻射下的固相擴散源極/汲極特徵240之間的界面(例如：晶界及/或相界)時、在暴露於微波輻射下的固相擴散源極/汲極特徵240內的缺陷區，及/或當自由電荷累積在暴露於微波輻射下之介於固相擴散源極/汲極特徵240及鰭片結構204之間的界面。在一些實施例中，微波退火製程係在溫度約500℃至約750℃下進行。在一些實施例中，微波退火製程係在功率約8千瓦至約18千瓦下進行。在一些實施例中，微波退火製程係進行約150秒至約300秒之時間。在一些實施例中，微波退火製程之微波輻射的頻率為約2GHz至約10GHz。
由於固相擴散源極/汲極特徵240包圍源極區207及汲極區208，在退火製程時，摻質係橫向擴散且縱向擴散至源極區207及汲極區208。舉例而言，在圖6B及圖6C中，摻質從在頂表面242上的固相擴散源極/汲極特徵240縱向地擴散至鰭片結構204，且摻質從在側表面244及側表面246上的固相擴散源極/汲極特徵240橫向地擴散至鰭片結構204。因此，源極區207及汲極區208係被均勻摻雜，以形成重摻雜源極/汲極(heavily doped source/drain，HDD)特徵250在鰭片結構204內。在一些實施例中，重摻雜源極/汲極特徵250具有之摻質濃度為約1×1021cm-3至約4×1021cm-3。使用固相擴散源極/汲極特徵，橫向地及縱向地擴散源極區207及汲極區208，以獲得均勻的摻質濃度遍及重摻雜源極/汲極特徵250。在一些實施例中，重摻雜源極/汲極特徵250的摻雜濃度係與穿過重摻雜源極/汲極特 徵250之一寬度的摻雜濃度實質上相同(例如從側壁表面244至側壁表面246)。在一些實施例中，當在穿過重摻雜源極/汲極特徵250之一寬度的任意兩位置、在穿過重摻雜源極/汲極特徵250之一深度的任意兩位置，及/或在重摻雜源極/汲極特徵250內的任意兩位置之摻雜濃度係在彼此的±5%以內時，其摻雜濃度當做是實質相同。在各種實施例中，微波退火製程的參數(例如：溫度、功率及持續時間)係取決於因素(固相擴散源極/汲極特徵240的摻質濃度及/或固相擴散源極/汲極特徵240及/或鰭片結構的尺寸)的數量，以獲得所要的固相擴散源極/汲極特徵240及/或重摻雜源極/汲極特徵250之摻質曲線及/或摻質濃度分布。
請接著參閱圖8，圖8係繪示根據本揭露各種態樣的摻質濃度之曲線圖300，其係藉由對固相擴散層施加不同退火製程的二次離子質譜分析(Secondary Ion Mass Spectrometry，SIMS)。在圖300中，摻質濃度(原子/cm3)是以從固相擴散層之表面的深度(nm)估計的函數。為了便於討論，曲線圖300中的各種曲線係代表n型摻質濃度(例如：磷濃度)相對於從固相擴散源極/汲極特徵240的頂表面至鰭片結構204的深度。SPD曲線係表示固相擴散源極/汲極特徵240未施加任何退火製程的摻雜濃度曲線；MWA1、MWA2、MWA3、MWA4及MWA5曲線係表示固相擴散源極/汲極特徵240在施加各種微波退火製程後的摻雜濃度曲線；RTA曲線係表示固相擴散源極/汲極特徵240在施加快速熱退火(rapid thermal anneal，RTA)製程後的摻雜濃度 曲線；而MSA曲線係表示固相擴散源極/汲極特徵240在施加毫秒退火(millisecond anneal，MSA)製程後的摻雜濃度曲線。在一些實施例中，與MWA1、MWA2、MWA3、MWA4及MWA5曲線相關的微波退火製程係在溫度約500℃至約750℃的溫度及約8千瓦至約18千瓦的功率下進行約150秒至約300秒的時間；快速熱退火製程係在溫度約900℃至約1000℃的溫度下進行約2秒的時間；而毫秒退火製程係在溫度約1100℃至約1200℃的溫度下進行約2毫秒的時間。
如SPD曲線所示，摻質濃度在深度為約6nm至約24nm實質上維持相同，接著從深度為約24nm至約40nm開始陡峭地減少。如MWA1、MWA2、MWA3、MWA4及MWA5曲線所示，在施加微波退火製程後，固相擴散源極/汲極特徵240存在盒形(box-like)摻質曲線，其中微波退火製程延長均勻摻質濃度的深度。舉例而言，摻質濃度在深度約6nm至約30nm保持實質上相同，接著從深度約30nm至約40nm陡峭地減少。在一些實施例中，調整微波退火製程以確保MWA1、MWA2、MWA3、MWA4及MWA5曲線在每十進位的摻質濃度下減少約3nm至約4nm。此陡峭減少確保微波退火製程未導致摻質擴散至通道區206，藉以在保持低電阻下，獲得所要的摻質活化。舉例而言，雖然RTA曲線指出快速熱退火製程獲得摻質濃度在深度約6nm至約30nm下保持實質相同，但摻質濃度從深度約30nm至約40nm減少地較慢，以使快速熱退火製程導致摻質擴散至通道 區206。由於快速熱退火製程造成的過度擴散導致短通道效應，進而降低鰭式場效電晶體裝置200的效能。
因此，藉由實施微波退火製程擴散摻質至源極區207(及汲極區208)，摻雜特徵(如重摻雜源極/汲極特徵250)在沿著鰭片結構204之頂部(換言之，沿著頂表面242)及側壁部分(換言之，沿著側表面244及側表面246)存在實質均勻的摻質濃度，顯著地降低源極區207(及汲極區208)與通道區206之間的電阻，優化通道區206的電導，並克服在佈植製程時經歷的遮蔽效應。再者，由於固相擴散源極/汲極特徵240覆蓋鰭片結構所利用的方法可在微波退火製程時獲得鰭片結構橫向及側向之摻雜，故固相擴散源極/汲極特徵240的厚度可被限制，以防止形成在相鄰於鰭片結構的固相擴散源極/汲極特徵240發生不希望的合併，克服在使鰭片結構204凹陷的摻雜技術中產生的挑戰。在一些實施例中，固相擴散源極/汲極特徵240具有之厚度為約1nm至約10nm。在一些實施例中，固相擴散源極/汲極特徵240具有之厚度為約5nm至約8nm。不同的實施例可具有不同的優點，且沒有對所有實施例均適用的優點。
鰭式場效電晶體裝置200可進行後續製程以完成製作。請接著參閱圖7A及圖7B，進行閘極取代製程，以閘極(例如：金屬閘極堆疊)取代閘極結構220的虛擬閘極堆疊。舉例而言，藉由例如沉積製程(如CVD、PVD、ALD、HDPCVD、MOCVD、RPCVD、PECVD、LPCVD、ALCVD、APCVD、電鍍、其他合適的方法或其組合)，形 成層間介電(interlevel dielectric)層258在基材202上。層間介電層258包含介電材料，如氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷形成的氧化物、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、低介電常數介電材料、其他合適的介電材料或其組合。例示的低介電常數介電材料包含氟矽玻璃(fluorinated silica glass，FSG)、碳摻雜氧化矽、Black Diamond®(應用材料，加州聖塔克拉拉)、乾凝膠(Xerogel)、氣凝膠(Aerogel)、無定形氟化碳、聚對二甲苯(Parylene)、聯苯並環丁烯(bis-Bezocyclobutenes，BCB)、SiLK(陶氏化學，密西根州密德蘭)、聚醯亞胺、其他合適的材料或其組合。在前述實施例中，層間介電層258為低介電常數介電層。在一些實施例中，層間介電層258可包含具有多種介電材料的多層結構。在層間介電層的沉積之後，可進行化學機械研磨製程，以達到(暴露出)閘極結構220的頂部，例如虛擬閘極電極層224的頂部。
接著，移除閘極結構220之一部分(在此為虛擬閘極電極層224)，藉以形成暴露出界面層222的溝槽(開口)。在一些實施例中，蝕刻製程選擇性地移除虛擬閘極電極層224(在一些實施例中，及虛擬閘極介電層)。蝕刻製程為乾式蝕刻製程、溼式蝕刻製程或其組合。可調整選擇性蝕刻製程(例如：選擇性溼式蝕刻及/或選擇性乾式蝕刻)，以使虛擬閘極電極層224具有相對於界面層222、密封間隙壁 232、偏移間隙壁234、虛擬間隙壁236及/或層間介電層250適當的蝕刻速度。
然後，形成閘極結構220的金屬閘極堆疊在開口(溝槽)內。金屬閘極堆疊包含閘極介電質(例如：閘極介電層260)及閘極電極(例如：功函數層262及金屬填充層264)。閘極結構220的金屬閘極堆疊可包含複數個其他層，舉例而言，覆蓋層、中間層、擴散層、阻障層、硬罩幕層或其組合。在圖7A及圖7B中，閘極介電層260係形成在界面層222上，且閘極電極(在此為功函數層262及金屬填充層264)係形成在閘極介電層260上。閘極介電層260包含介電材料，例如氧化矽、高介電常數介電材料、其他合適的介電材料或其組合。高介電常數介電材料的例示包含HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他合適的高介電常數介電材料或其組合。在一實施例中，閘極介電層260為高介電常數介電層。在一些實施例中，界面層222係從鰭式場效電晶體裝置200中被省略，閘極介電層260可包含界面層(例如：氧化矽層)以及設置在界面層上的高介電常數介電層。閘極電極包含導電材料，例如多晶矽、鋁、銅、鈦、鉭、鎢、鉬、TaN、NiSi、CoSi、TiN、WN、TiAl、TiAlN、TaCN、TaSiN、其他導電材料或其組合。在前述實施例中，閘極電極包含功函數層262，其係調整為具有所要之功函數(例如：n型功函數或p型功函數)的導電層，以及金屬填充層264，其係形成在功函數層262上的導電層。在 一些實施例中，功函數層262包含n型功函數材料，例如鈦、銀、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、錳、鋯、其他合適的n型功函數材料或其組合。在一些實施例中，功函數層262包含p型功函數材料，例如TiN、TaN、釕、鉬、鋁、WN、ZrSi2、MoSi2、TaSi2、NiSi2、其他合適的p型功函數材料或其組合。金屬填充層264包含合適的導電材料，例如鋁、鎢或銅。金屬填充層264可額外地或選擇性地包含多晶矽、鈦、鉭、金屬合金、其他合適的材料或其組合。閘極介電層260、功函數層262及金屬填充層264係藉由各種沉積製程形成，例如ALD、CVD、PVD及/或其他合適的製程。在一些實施例中，功函數層262及金屬填充層264可順應開口內暴露的表面，提供如繪示之功函數層262及金屬填充層264。進行化學機械研磨製程以移除過剩的材料(例如過剩的功函數層262及/或金屬填充層264)，平坦化閘極結構220。
可形成各種接觸窗以幫助鰭式場效電晶體裝置200的操作。舉例而言，可形成類似於層間介電層258的層間介電層在基材202上(在一些實施例中，在層間介電層258及/或閘極結構200上)。接著，可形成接觸窗在層間介電層258及/或設置在層間介電層258上的層間介電層上。舉例而言，接觸窗係與鰭式場效電晶體裝置200的閘極結構220(特別是閘極電極，例如功函數層262及/或金屬填充層264)電性連接，接觸窗係與源極區207(特別是固相擴散源極/汲極特徵240)電性連接，且接觸窗係與汲極區208(特別是固相 擴散源極/汲極特徵240)電性連接。接觸窗包含導電材料，例如金屬。金屬包含鋁、鋁合金(例如：鋁/矽/銅合金)、銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽、金屬矽化物、其他合適的金屬或其組合。金屬矽化物可包含鎳矽化物、鈷矽化物、鎢矽化物、鉭矽化物、鈦矽化物、鉑矽化物、鉺矽化物、鈀矽化物或其組合。在一些實施例中，層間介電層258、在層間介電層258上的層間介電層及接觸窗(例如延伸穿過層間介電層258及/或其他層間介電層)係設置在基材202上的多層內連線(multilayer interconnect，MLI)特徵之一部分。多層內連線特徵係電性連接鰭式場效電晶體裝置200的各種元件，以使各種元件可操作由鰭式場效電晶體裝置200的設計要求所指定的功能。多層內連線特徵可包含金屬層及層間介電層的組合，其中金屬層及層間介電層係配置為形成垂直的內連線特徵，例如接觸窗及/或介層窗，及/或水平的內連線特徵，例如線。各種導電特徵包含類似接觸窗的材料。在一些實施例中，使用金屬鑲嵌(damascene)製程及/或雙金屬鑲嵌製程，以形成以銅為基底的多層內連線結構。
本揭露提供許多不同的實施例，說明書中揭露鰭式場效電晶體之例示源極及汲極的形成技術。舉例而言，方法包含形成鰭片結構，其中鰭片結構包含設置在源極區及汲極區之間的通道區；形成閘極結構在鰭片結構之通道區上；形成固相擴散層在鰭片結構之源極區及汲極區上；以及進行微波退火製程，以自固相擴散層擴散摻質至鰭片結構之 源極區及汲極區中。在一些實施例中，固相擴散層係設置在鰭片結構上，使摻質橫向地及垂直地擴散至源極區及汲極區，以形成重摻雜源極/汲極特徵。
在一些實施例中，方法更包含在形成固相擴散層之前，形成間隙壁相鄰於閘極結構。在一些實施例中，方法更包含以金屬閘極取代閘極結構的虛擬閘極。在一些實施例中，無輕摻雜源極及汲極特徵形成在鰭片結構之源極區及汲極區中。在一些實施例中，方法更包含調整微波退火製程，以使摻質係根據盒形摻質曲線自固相擴散層擴散至源極區及汲極區。在一些實施例中，微波退火製程係在範圍實質為500℃至750℃之溫度及8千瓦至18千瓦之功率下，進行150秒至300秒的時間。在一些實施例中，摻雜特徵內的任意兩位置之摻雜濃度為彼此之±5%內。在一些實施例中，固相擴散層具有約1nm至約10nm之厚度。
另一種例示方法包含形成自基材向上延伸的凸出物，凸出物包含第一部分、第二部分及第三部分，其中第二部分係設置介於第一部分及第三部分之間。方法更包含形成固相摻質擴散層在第一部分及第三部分上，以使固相擴散層包覆第一部分及第三部分，並在固相擴散層上進行微波退火製程，藉以摻雜第一部分及第三部分。在一些實施例中，方法更包含形成閘極結構在第二部分上，以使閘極結構包覆第二部分。在一些實施例中，閘極結構包含虛擬閘極，且方法更包含在進行微波退火製程之後，以金屬閘極取代虛擬閘極。
在一些實施例中，形成固相擴散層係藉由進行選擇性磊晶成長製程，以成長半導體材料在第一部分及第三部分上。在一些實施例中，在選擇性磊晶成長製程時，原位摻雜該半導體材料。在一些實施例中，固相擴散層包含磷摻雜的矽，且微波退火製程導致磷擴散至第一部分及第三部分中。在一些實施例中，固相擴散層包含硼摻雜的矽鍺，且微波退火製程導致硼擴散至第一部分及第三部分。
再一例示方法包含形成鰭片結構在基材上。鰭片結構包含設置在源極區及汲極區之間的通道區。鰭片結構之源極區及汲極區包括本質半導體材料。方法更包含形成閘極結構在鰭片結構之通道區上，以使閘極結構插入於鰭片結構之源極區及汲極區之間。方法更包含磊晶成長摻雜半導體材料在鰭片結構之源極區及汲極區的本質半導體材料上。方法更包含進行微波退火製程，以自摻雜半導體材料擴散摻質至鰭片結構之源極區及汲極區的本質半導體材料中。
在一些實施例中，摻雜半導體材料係設置在源極區及汲極區之至少一側表面及至少一垂直表面上，以在微波退火製程時，使摻質橫向地及垂直地擴散至源極區及汲極區中。在一些實施例中，方法更包含調整微波退火製程，以根據盒形摻質曲線，使摻質自摻雜半導體材料擴散至源極區及汲極區之本質半導體材料中。在一些實施例中，方法更包含進行微波退火製程之後，進行閘極取代製程。
上述摘要許多實施例的特徵，因此本領域具有通常知識者可更了解本揭露的態樣。本領域具有通常知識者 應理解利用本揭露為基礎可以設計或修飾其他製程和結構以實現和所述實施例相同的目的及/或達成相同優勢。本領域具有通常知識者也應了解與此同等的架構並沒有偏離本揭露的精神和範圍，且可以在不偏離本揭露的精神和範圍下做出各種變化、交換和取代。
100‧‧‧方法
110‧‧‧形成鰭片結構，其中鰭片結構係包含設置在介於源極區及汲極區之間的通道區
120‧‧‧形成閘極結構在通道區上
130‧‧‧形成固相擴散層在源極區及汲極區上
140‧‧‧進行微波退火製程，以自固相擴散層擴散摻質至源極區及汲極區
150‧‧‧完成製作

Claims (10)

  1. 一種鰭式場效電晶體的製造方法，包含：形成一鰭片結構，其中該鰭片結構包括一通道區，且該通道區設置在一源極區及一汲極區之間；形成一閘極結構在該鰭片結構之該通道區上；形成一固相擴散(solid phase diffusion，SPD)層在該鰭片結構之該源極區的一最頂面及該汲極區的一最頂面上；以及在形成該固相擴散層之後，進行一微波退火(microwave annealing，MWA)製程，以自該固相擴散層擴散一摻質至該鰭片結構中，而使一摻雜特徵形成在該鰭片結構之該源極區及該汲極區內，其中該源極區及該汲極區更包括多個外側壁表面，且其中該固相擴散層設置在該些外側壁表面上，以使該摻質橫向地及垂直地擴散至該源極區及該汲極區中。
  2. 如請求項1所述之方法，更包含調整該微波退火製程，以使該摻質是根據一盒形摻質曲線自該固相擴散層擴散至該源極區及該汲極區中。
  3. 如請求項1所述之方法，其中該微波退火製程是在範圍實質為500℃至750℃的溫度及8千瓦至18千瓦的功率下，進行150秒至300秒的時間。
  4. 如請求項1所述之方法，其中該摻雜特徵 內的任意兩位置的摻雜濃度為彼此的±5%內。
  5. 一種鰭式場效電晶體的製造方法，包含：形成一鰭片結構在一基材上；形成一固相擴散源極/漏極特徵在該鰭片結構的一源極/汲極區上，其中形成該固相擴散源極/漏極特徵在該鰭片結構的該源極/汲極區上包括形成一第一固相擴散源極/漏極特徵在一第一源極/汲極區的一最頂面上及在該第一源極/汲極區的多個外側壁表面上；以及在形成該固相擴散源極/漏極特徵之後，在該固相擴散源極/漏極特徵上進行一微波退火製程，以自該固相擴散源極/漏極特徵擴散一摻質至該鰭片結構的該源極/汲極區中，其中該微波退火製程使該摻質自該第一固相擴散源極/漏極特徵橫向地及垂直地擴散至該第一源極/汲極區中。
  6. 如請求項5所述之方法，形成該固相擴散源極/漏極特徵包括進行一選擇性磊晶成長製程，以成長一半導體材料在該鰭片結構的該源極/汲極區上。
  7. 如請求項6所述之方法，形成該固相擴散源極/漏極特徵還包含在該選擇性磊晶成長製程時原位摻雜該半導體材料。
  8. 一種鰭式場效電晶體的製造方法，包含：形成一鰭片結構在一基材上，其中該鰭片結構包括設 置在一源極區及一汲極區的一通道區，且其中該鰭片結構的該源極區及該汲極區包括一本質半導體材料；形成一閘極結構在該鰭片結構的該通道區上，以使該閘極結構插入於該鰭片結構的該源極區及該汲極區之間；磊晶成長一摻雜半導體材料在該鰭片結構的該源極區及該汲極區的該本質半導體材料上，其中該摻雜半導體材料是設置在該源極區及該汲極區的至少一外側水平面及至少一外側垂直面上；以及進行一微波退火製程，以自該摻雜半導體材料橫向地及垂直地擴散一摻質至該鰭片結構的該源極區及該汲極區的該本質半導體材料中。
  9. 根據請求項8所述之方法，其中該摻雜半導體材料的一底面實質上對齊于該通道區的一頂面。
  10. 根據請求項8所述之方法，更包含在進行該微波退火製程之後，進行一閘極取代製程。
TW106119683A 2016-12-15 2017-06-13 鰭式場效電晶體的製造方法 TWI718311B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662434631P 2016-12-15 2016-12-15
US62/434,631 2016-12-15
US15/481,211 2017-04-06
US15/481,211 US10431670B2 (en) 2016-12-15 2017-04-06 Source and drain formation technique for fin-like field effect transistor

Publications (2)

Publication Number Publication Date
TW201824394A TW201824394A (zh) 2018-07-01
TWI718311B true TWI718311B (zh) 2021-02-11

Family

ID=62561901

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106119683A TWI718311B (zh) 2016-12-15 2017-06-13 鰭式場效電晶體的製造方法

Country Status (4)

Country Link
US (2) US10431670B2 (zh)
KR (1) KR102043909B1 (zh)
CN (1) CN108231885B (zh)
TW (1) TWI718311B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443948B2 (en) 2018-08-11 2022-09-13 Applied Materials, Inc. Doping techniques
CN110970303B (zh) * 2018-09-28 2024-06-21 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11282938B2 (en) 2018-09-28 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Capping layers in metal gates of transistors
US11133226B2 (en) * 2018-10-22 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. FUSI gated device formation
US10833167B2 (en) * 2018-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure and method for forming the same
US11373871B2 (en) * 2018-11-21 2022-06-28 Applied Materials, Inc. Methods and apparatus for integrated selective monolayer doping
US11315921B2 (en) * 2019-12-19 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with anti-punch through control
CN117637479A (zh) * 2022-08-15 2024-03-01 长鑫存储技术有限公司 鳍式晶体管结构及其制作方法
US20240072157A1 (en) * 2022-08-24 2024-02-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and forming method thereof
US20240203742A1 (en) * 2022-12-14 2024-06-20 Applied Materials, Inc. Contact layer formation with microwave annealing for nmos devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150318381A1 (en) * 2014-05-05 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for FinFET Device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363355A (ja) * 2003-06-05 2004-12-24 Hitachi Ltd 半導体装置及びその製造方法
KR100748261B1 (ko) 2006-09-01 2007-08-09 경북대학교 산학협력단 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8883597B2 (en) * 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8610240B2 (en) 2009-10-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with multi recessed shallow trench isolation
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US10094988B2 (en) * 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
KR20140042460A (ko) * 2012-09-28 2014-04-07 삼성전자주식회사 반도체 소자
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9184089B2 (en) 2013-10-04 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming a trench structure
US9236397B2 (en) * 2014-02-04 2016-01-12 Globalfoundries Inc. FinFET device containing a composite spacer structure
US9299587B2 (en) 2014-04-10 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microwave anneal (MWA) for defect recovery
US9508602B2 (en) * 2015-01-09 2016-11-29 Globalfoundries Inc. Temperature-controlled implanting of a diffusion-suppressing dopant in a semiconductor structure
US9786782B2 (en) * 2015-10-23 2017-10-10 International Business Machines Corporation Source/drain FinFET channel stressor structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150318381A1 (en) * 2014-05-05 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for FinFET Device

Also Published As

Publication number Publication date
US20200035812A1 (en) 2020-01-30
KR102043909B1 (ko) 2019-11-12
US10431670B2 (en) 2019-10-01
KR20180069706A (ko) 2018-06-25
CN108231885A (zh) 2018-06-29
US10872970B2 (en) 2020-12-22
US20180175170A1 (en) 2018-06-21
CN108231885B (zh) 2022-10-14
TW201824394A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
US12021082B2 (en) Enhanced channel strain to reduce contact resistance in NMOS FET devices
TWI718311B (zh) 鰭式場效電晶體的製造方法
KR102105116B1 (ko) 유전체 게이트 위의 콘택트를 갖는 finfet 디바이스를 위한 구조체 및 방법
US8609495B2 (en) Hybrid gate process for fabricating finfet device
CN105097546B (zh) 用于FinFET器件的方法
CN103578954B (zh) 具有金属栅极的半导体集成电路
KR101657852B1 (ko) 더미 게이트 구조를 가지는 반도체 장치 및 그 제조방법
KR101393781B1 (ko) 변형된 영역을 갖는 반도체 소자
KR101334465B1 (ko) 개선된 실리사이드 형성 및 연관된 장치
CN104916542B (zh) 半导体器件的结构及其制造方法
CN112599591B (zh) Finfet掺杂结构
CN106504990A (zh) 半导体装置以及制造鳍式场效晶体管装置的方法
CN106328589A (zh) 在氧化物衬底上的FinFET沟道和相关方法
US20250311303A1 (en) Isolation for Multigate Devices
CN113053818A (zh) 半导体结构的制造方法