[go: up one dir, main page]

TWI708389B - 帽蓋結構 - Google Patents

帽蓋結構 Download PDF

Info

Publication number
TWI708389B
TWI708389B TW107146837A TW107146837A TWI708389B TW I708389 B TWI708389 B TW I708389B TW 107146837 A TW107146837 A TW 107146837A TW 107146837 A TW107146837 A TW 107146837A TW I708389 B TWI708389 B TW I708389B
Authority
TW
Taiwan
Prior art keywords
sidewall spacers
covering material
stop layer
top surface
gate
Prior art date
Application number
TW107146837A
Other languages
English (en)
Other versions
TW201941432A (zh
Inventor
高金晟
丹尼爾 傑格
張志強
麥可 阿奎里諾
派翠克 卡本特
浚植 洪
米契爾 魯科斯基
黃海茍
明哈 高
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201941432A publication Critical patent/TW201941432A/zh
Application granted granted Critical
Publication of TWI708389B publication Critical patent/TWI708389B/zh

Links

Images

Classifications

    • H10W20/082—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D64/01354—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H10P50/283—
    • H10W20/057—
    • H10W20/069—
    • H10W20/077—
    • H10W20/081—
    • H10W20/089—
    • H10W20/435—
    • H10W20/4451—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明關於半導體結構，特別是關於帽蓋結構和製造方法。結構包含：由導電閘極材料所構成的閘極結構；在閘極結構上的側壁間隙壁，其延伸至導電閘極材料之上；以及在導電閘極材料上的覆蓋材料，其在閘極結構上的側壁間隙壁上延伸。

Description

帽蓋結構
本發明關於半導體結構，特別是關於帽蓋結構及製造方法。
隨著半導體製程的尺寸繼續下降(例如縮小)，特徵之間所需的間隔(即間距)也變得越來越小。為此目的，在較小的技術節點中，由於臨界尺寸(CD)縮放和處理能力，以及用於製造這種結構的材料，後段製程(BEOL)及中段製程(MOL)金屬化特徵(例如，互連)的製造變得更加困難。
舉例來說，為了製造用於源極和汲極接觸的互連結構，必須移除與閘極結構鄰近的介電材料。介電材料的移除是由蝕刻製程提供，而蝕刻製程也傾向於侵蝕閘極結構的間隙壁材料。也就是說，用於閘極結構的間隙壁或側壁的低k介電材料可能在用於形成汲極和源極接觸的開口的下游蝕刻製程中被侵蝕掉。此材料損失將暴露閘極結構的金屬材料，導致閘極結構的金屬材料與用於形成接觸的金屬材料本身之間的短路。
在本發明一態樣中，一結構包含：由導電閘極材料所構成的一閘極結構；在閘極結構上的側壁間隙壁，其延伸至導電閘極材料之上； 以及一覆蓋材料(capping material)，其在導電閘極材料上並在閘極結構上的側壁間隙壁上延伸。
在本發明一態樣中，一結構包含：由導電閘極材料所構成的一閘極結構；在閘極結構上的側壁間隙壁；在側壁間隙壁上的一蝕刻停止層；以及在導電閘極材料上並突出於側壁間隙壁之上的一T形雙層帽蓋。
在本發明一態樣中，一方法包含：在一基板上形成由導電閘極材料所構成的一閘極結構；在導電閘極材料上形成一覆蓋材料；在閘極結構及覆蓋材料上形成側壁間隙壁；使覆蓋材料凹陷至側壁間隙壁之下；以及在第一覆蓋材料上形成第二覆蓋材料，該第二覆蓋材料突出於側壁間隙壁之上。
10:結構
12:閘極結構
12a:虛設閘極結構
14:基板
16:覆蓋材料
18:側壁
20:源極和汲極區域
20a:矽化物接觸
22:接觸蝕刻停止層
24:層間介電材料
26:凹槽
26’:凹槽
26”:凹槽
28:材料
30:層間介電材料
32:T形犧牲帽蓋
34:接觸開口
36:接觸材料
在下面的詳細描述中，將透過本發明的範例性具體實施例的非限制性範例、參考所提到的複數個圖式來描述本發明。
圖1顯示根據本發明態樣的閘極結構及相應的製造程序；圖2顯示根據本發明態樣的在閘極結構上的凹陷覆蓋材料及相應的製造程序；圖3A顯示根據本發明態樣的在閘極結構上的擴大凹陷及相應的製造程序；圖3B顯示一選擇性具體實施例，其中CESL未被蝕刻或凹陷；圖4顯示根據本發明態樣的凹陷內的填充材料及相應的製造程序；圖5顯示根據本發明態樣的具有平面化結構的填充材料及相應的製造程序；圖6顯示根據本發明態樣的鄰近閘極結構的接觸開口及相 應的製造程序；以及圖7顯示根據本發明態樣的在接觸開口中的接觸及相應的製造程序。
本發明關於半導體結構，且更具體地關於帽蓋結構和製造方法。更特別地，本發明關於堅固的雙層T形犧牲帽蓋和製造方法。有利地，藉由實施本文所述的方法和結構，帽蓋結構將在下游蝕刻製程期間保護閘極結構的低k間隙壁，從而避免金屬閘極材料和源極/汲極接觸之間的短路。
在具體實施例中，帽蓋結構可為氮化物材料的T形犧牲帽蓋，其將在下游蝕刻製程期間保護閘極結構的低k間隙壁。在替代具體實施例中，T形犧牲帽蓋可為在下游蝕刻製程期間將保護閘極結構的低k間隙壁的其他材料。例如，T形犧牲帽蓋可由SiOC構成，其表現出對蝕刻製程(例如HF蝕刻製程)的抵抗力。在其他的具體實施例中，T形犧牲帽蓋可由氮化物和SiOC的雙層構成。
可使用多種不同的工具、以多種方式來製造本發明的結構。然而，一般而言，使用方法和工具係用以形成尺寸在微米及奈米尺度的結構。用以製造本發明的結構的方法(即技術)係採用自積體電路(IC)技術。舉例來說，結構建立於晶圓上並實現於在晶圓頂部上藉由微影製程而圖案化的材料薄膜中。特別地，結構的製造使用三個基本的建構部分：(i)在基板上沉積材料的薄膜，(ii)藉由光學微影成像在薄膜頂部施加圖案化光罩，以及(iii)對光罩選擇性地蝕刻薄膜。
圖1顯示了根據本發明態樣的結構和相應的製造程序。結構10包含形成在基板14上的複數個閘極結構12和虛設閘極結構12a。虛設閘極結構12a設置在鰭式結構的邊緣，例如基板14。在具體實施例中，閘極結構12可例如為由金屬材料和介電材料所構成的金屬閘極結構。在具體實施例 中，取決於閘極結構的期望特性及/或性能，導電材料(例如，金屬材料)可為鎢和其他功函數金屬。介電材料可為高k介電材料。在具體實施例中，作為示例，高k介電閘極材料可為鉿基介電質。在進一步的具體實施例中，這種高k介電質的範例包含但不限於：Al2O3、Ta2O3、TiO2、La2O3、SrTiO3、LaAlO3、ZrO2、Y2O3、Gd2O3、以及包含其多層的組合。
在具體實施例中，閘極結構12可為形成在平面基板14上的替換閘極結構或由基板14所構成的鰭式結構。如所知，替換閘極製造程序是眾所周知的，因此不需要進一步解釋來使所屬技術領域中具有通常知識者理解結構的實施。基板14可為任何半導體材料，包含但不限於Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其他III/V或II/VI化合物半導體。
可使用已知的側壁成像轉移(SIT)技術來製造鰭式結構。在SIT技術中，舉例來說，使用傳統的沉積、微影和蝕刻製程在基板14上形成心軸。在心軸材料上形成抗蝕劑，並暴露在光下以形成圖案(開口)。經由開口執行反應性離子蝕刻以形成心軸。在具體實施例中，取決於鰭式結構之間的期望尺寸，心軸可具有不同的寬度及/或間隔。間隙壁形成在心軸的側壁上，其較佳為與心軸不同的材料，且其使用所屬技術領域中具有通常知識者已知的傳統沉積製程形成。舉例來說，間隙壁可具有與鰭式結構的尺寸匹配的寬度。使用對心軸材料具有選擇性的傳統蝕刻製程來移除或剝除心軸。接著，在間隙壁的間隔內執行蝕刻以形成次微影特徵。接著，可將側壁間隙壁剝除。在具體實施例中，也可在這個或其他的圖案化製程期間、或經由其他傳統的圖案化製程來形成寬鰭式結構，如本發明所設想的。
仍參考圖1，閘極結構12(及虛設閘極結構12a)包含在金屬材料上的覆蓋材料16。舉例來說，覆蓋材料16可為使用傳統沉積製程(例如化學氣相沉積(CVD))進行沉積、接著進行圖案化製程的氮化物材料。在具體實施例中，覆蓋材料16可為包含SiN的其他材料或能夠抵抗後續蝕刻製程的其他材料。側壁或間隙壁18設置在閘極結構12、12a和覆蓋材料16的側面 上。側壁18具有延伸至閘極材料(例如導電材料)上方的一高度。側壁18也可由任何低k介電材料構成，例如SiOCN。在具體實施例中，側壁18藉由傳統的沉積製程(例如CVD)、並接著藉由傳統的圖案化製程(即等向性蝕刻製程)來形成。
源極和汲極區域20鄰近閘極結構12形成，其中源極或汲極在相鄰的閘極結構12之間共享。在具體實施例中，藉由傳統的離子佈植製程或摻雜製程形成源極和汲極區域20。矽化物接觸20a(區域)可形成於源極和汲極區域20上。如所屬技術領域中具有通常知識者應理解的，矽化物製程開始於在完全形成和圖案化的半導體裝置(例如，已摻雜或離子佈植的源極和汲極區域以及相應的裝置)上沉積薄的過渡金屬層(例如鎳、鈷或鈦)。在沉積材料之後，加熱結構，允許過渡金屬與半導體裝置的主動區域(例如源極、汲極、閘極接觸區域)中暴露的矽(或如本文所述的其他半導體材料)反應，形成低阻抗的過渡金屬矽化物。在反應之後，藉由化學蝕刻移除任何剩餘的過渡金屬，在裝置的主動區域中留下矽化物接觸20a。
接觸蝕刻停止層(CESL)22設置在相鄰的擴散區(例如源極/汲極區域)之間。CESL 22可包含氮化物或比層間介電材料24(例如，SiO2)更難以(更耐受)蝕刻的任何其他材料，層間介電材料24形成於CESL 22的頂部上和相鄰的閘柵極結構12之間。在具體實施例中，層間介電材料24可為TEOS，其可進行平坦化製程，例如化學機械研磨(CMP)。層間介電材料24的厚度可為約100nm至約500nm；然而基於特定技術節點也考慮了其他尺寸，例如110nm。
如圖2所示，覆蓋材料16在側壁18之間凹陷。在具體實施例中，可藉由使用例如不需要遮罩的選擇性蝕刻製程來提供凹槽26。覆蓋材料16可凹陷至側壁18的頂表面下方，更具體地，可移除覆蓋材料16的約2/3高度。所屬技術領域中具有通常知識者應認識到，此處也考慮了其他的凹陷深度。舉例來說，可移除多於或少於2/3的覆蓋材料16，注意到覆蓋材料 16應仍存在於閘極結構12、12a的金屬材料之上，以提供保護，使其免受後續下游製程的影響。可實施不同的氮化物RIE以具有不同的形狀，並因此具有覆蓋材料16的不同凹陷深度。
如圖3A所示，側壁18及選擇性的CESL 22可凹陷至與覆蓋材料16相同的水平。在具體實施例中，可藉由選擇性蝕刻製程使側壁18和CESL 22凹陷，而不需要遮罩。在具體實施例中，蝕刻製程造成擴大的凹槽26’。蝕刻製程可為遠距電漿輔助乾式蝕刻製程，其包含同時暴露於H2、NF3和NH3電漿副產物。在這類型的蝕刻製程中，氫和氟物質的遠距電漿激發允許無電漿損壞的基板處理。這類型的蝕刻對於氧化矽層也很大程度是共形和選擇性的，但是不容易蝕刻其他材料，例如多晶體等。
圖3B顯示了選擇性具體實施例，其中CESL 22未被蝕刻或凹陷。在此情況下，產生了較小的凹槽26”，其中圖4-圖7的步驟可由此直接跟隨。也就是說，圖4所示的材料28可沉積在由CESL 22定義的較小凹槽26”內(也如圖3B所示)，接著進行圖5至圖7中所示的其餘製程。
在圖4中，使用例如傳統的沉積製程將材料28沉積在凹槽26’內。在具體實施例中，材料28可為SiOC或抵抗後續的蝕刻製程的其他材料，且特別是在下游HF和其他蝕刻化學反應期間。舉例來說，材料28可為SPARC k4.9。較佳地，材料28為在沉積製程期間不會在帽蓋中形成裂縫的材料。在具體實施例中，可使用傳統CVD製程將材料28沉積至約20nm至約100nm、更佳為約40nm的厚度。可在材料28上沉積層間介電材料30(例如，SiO2)，然後進行CMP製程。在具體實施例中，層間介電材料30可為TEOS。
如圖5所示，層間介電材料30(在該圖中未示出)和材料28進行平坦化製程，例如CMP或非選擇性回蝕刻製程。在具體實施例中，平面化製程將在層間介電材料24的一高度處停止於材料28上。以此方式，舉例來說，形成由氮化物和SiOC構成的T形犧牲帽蓋32。然而，應認識到，T形犧牲帽蓋32可為單一材料或多種材料，具有對其他下游化學物質具有抗蝕 刻性的頂部材料。如進一步指出的，T形犧牲帽蓋32將突出於側壁18和CESL 22之上。
在圖6中，在閘極結構12、12a之間移除層間介電材料24以形成接觸開口34。在具體實施例中，層間介電材料24可藉由對層間介電材料24的材料具有選擇性的傳統RIE製程來移除。舉例來說，將形成於層間介電材料24上的抗蝕劑暴露於能量(光)以形成圖案(開口)。具有選擇性化學反應的蝕刻製程(例如，反應性離子蝕刻(RIE))將用以通過抗蝕劑的開口在層間介電材料24中形成一或多個接觸開口34。接著，可藉由傳統的氧灰化製程或其他已知的剝除程序(stripants)來移除抗蝕劑。
如圖6所示，T形犧牲帽蓋32且特別是T形犧牲帽蓋32的材料層28將在此蝕刻製程期間保護側壁18，使得閘極結構12的金屬材料不會暴露。以此方式，源極/汲極區域的接觸材料將不會與閘極結構12的金屬材料短路。
如圖7所示，在移除抗蝕劑之後，可藉由任何傳統的沉積製程(例如，化學氣相沉積(CVD))在接觸開口34內沉積接觸材料36。在具體實施例中，接觸材料36可為用於半導體製造程序的任何接觸材料，例如鎢，鋁等。可藉由傳統的化學機械研磨(CMP)製程來移除絕緣體材料表面上的任何殘餘材料。以此方式，在隨後的接觸形成步驟中，用於源極/汲極區域的接觸材料36將不會與閘極結構12的金屬材料短路。
上述方法用於積體電路晶片的製造。所產生的積體電路晶片可由製造者以原始晶片的形式(即作為具有多個未封裝晶片的單晶圓)作為裸晶粒分送、或以封裝形式分送。在後者情況中，晶片安裝於單一晶片封裝(例如塑料載體，具有固定至主機板或其他更高階載體的引線)中或安裝於多晶片封裝(如具有表面內連線或埋層內連線的其中一或兩者的陶瓷載體)中。在任何情況下，晶片接著與其他晶片、離散電路元件及/或其他信號處理裝置整合為(a)中間產品(例如主機板)、或(b)終端產品的部分。終端產 品可為包含積體電路晶片的任何產品，其範圍從玩具及其他低端應用到具有顯示器、鍵盤或其他輸入裝置、及中央處理器的高級電腦產品。
已出於說明目的提出本發明的各種具體實施例的描述，但其並不意圖為詳盡的或受限於所揭露的具體實施例。在不偏離所述具體實施例的範疇及精神下，許多修改及變化對所屬技術領域中具有通常知識者而言是明顯的。本文所使用的術語係選擇以最佳地解釋具體實施例的原理、實際應用或針對市場上所發現技術的技術改良、或使所屬技術領域中其他具有通常知識者能夠理解本文所揭露的具體實施例。
12:閘極結構
12a:虛設閘極結構
14:基板
16:覆蓋材料
18:側壁
20:源極和汲極區域
20a:矽化物接觸
22:接觸蝕刻停止層
24:層間介電材料
26’:凹槽
28:材料
32:T形犧牲帽蓋
36:接觸材料

Claims (23)

  1. 一種半導體結構，包含：一閘極結構，由導電閘極材料所構成；多個側壁間隙壁，在該閘極結構上並延伸至該導電閘極材料之上；一蝕刻停止層，與該等側壁間隙壁以及鄰近於該閘極結構的一源極/汲極區域直接接觸，且該蝕刻停止層延伸至該源極/汲極區域上方；一第一覆蓋材料，直接在該導電閘極材料上且包含在該閘極結構上之該等側壁間隙壁之間的一凹陷部分；一第二覆蓋材料，其在該第一覆蓋材料之該凹陷部分內並在該閘極結構上的該等側壁間隙壁的一頂表面上延伸且與該頂表面直接接觸。
  2. 如申請專利範圍第1項所述的結構，其中該第二覆蓋材料為T形。
  3. 如申請專利範圍第2項所述的結構，其中該第二覆蓋材料為一頂部材料，該頂部材料對蝕刻化學物質具有抗蝕性並突出於該等側壁間隙壁之上。
  4. 如申請專利範圍第3項所述的結構，其中該頂部材料為SiOC。
  5. 如申請專利範圍第3項所述的結構，其中該頂部材料突出於該等側壁間隙壁及在該等側壁間隙壁上的一蝕刻停止材料之上。
  6. 如申請專利範圍第3項所述的結構，其中該頂部材料為SiOC，且該第一覆蓋材料為一底部材料，其直接接觸該導電閘極材料並位於該等側壁間隙壁之間且為一氮化物材料。
  7. 如申請專利範圍第1項所述的結構，更包含與該閘極結構鄰近的多個接觸，該等接觸藉由至少該等側壁間隙壁及突出於該等側壁間隙壁之上的該覆蓋材料來與該閘極結構的該導電閘極材料分離。
  8. 如申請專利範圍第1項所述的結構，其中該蝕刻停止層在該等側壁間隙壁上，在相對於該導電閘極材料的一側上，其中該第二覆蓋材料與層間介電材料為平面，其中，該等側壁間隙壁與該第一覆蓋材料的一部分彼此為平面；該第一覆蓋材料的該凹陷部分是低於該蝕刻停止層的一頂表面與該等側壁間隙壁；以及該第二覆蓋材料直接在該蝕刻停止層的該頂表面與該等側壁間隙壁上，且直接接觸該層間介電材料的一側壁。
  9. 如申請專利範圍第1項所述的結構，更包含：一絕緣體材料，與該蝕刻停止層直接接觸而在該等側壁間隙壁與該源極/汲極區域之上，其中，該蝕刻停止層與該等側壁間隙壁具有多個共平面的頂表面；該第一覆蓋材料的該凹陷部分是低於該蝕刻停止層與該等側壁間隙壁的該等頂表面；以及該第二覆蓋材料突出於該蝕刻停止層的該頂表面之上且與該蝕刻停止層的該頂表面直接接觸，且具有與該絕緣體材料之一頂表面共平面的一頂表面。
  10. 一種半導體結構，包含：由導電閘極材料所構成的一閘極結構；在該閘極結構上的多個側壁間隙壁，其具有延伸於該導電閘極材料之一頂表面上方的一頂表面；在該等側壁間隙壁上的一蝕刻停止層，其在相對於該導電閘極材料的一側上，其中該蝕刻停止層與該等側壁間隙壁以及鄰近於該閘極結構的一源極/汲極區域直接接觸，且該蝕刻停止層延伸至該源極/汲極區域上方；以及在該導電閘極材料上的一T形雙層帽蓋，其包含一第一覆蓋材料與一第二覆蓋材料，該第一覆蓋材料位於該等側壁間隙壁之內且具有低於該等側壁間隙壁之一頂表面的一凹陷部分，該第二覆蓋材料位於該凹陷部分之內且更直接接觸該等側壁間隙壁並突出於該等側壁間隙壁之上。
  11. 如申請專利範圍第10項所述的結構，其中該第二覆蓋材料是一頂部材料，該頂部材料對蝕刻化學物質具有抗蝕性。
  12. 如申請專利範圍第11項所述的結構，其中該頂部材料突出於該等側壁間隙壁及該蝕刻停止層之上。
  13. 如申請專利範圍第11項所述的結構，其中該頂部材料由SiOC所構成。
  14. 如申請專利範圍第13項所述的結構，其中該第一覆蓋材料是該T形雙層帽蓋的一底部材料，且位於該等側壁間隙壁之間且與該導電閘極材料直接接觸。
  15. 如申請專利範圍第14所述的結構，其中該底部材料為氮化物。
  16. 如申請專利範圍第10項所述的結構，更包含多個源極及汲極接觸，其鄰近該閘極結構形成並至少藉由該等側壁間隙壁和該T形雙層帽蓋的一頂部而與該導電閘極材料分離。
  17. 如申請專利範圍第16項所述的結構，其中將該導電閘極材料與該等源極及汲極接觸分離的該T形雙層帽蓋的該頂部係突出於該等側壁間隙壁之上。
  18. 如申請專利範圍第16項所述的結構，其中該等源極及汲極接觸藉由在該等側壁間隙壁的側面上的該蝕刻停止層而與該導電閘極材料分離。
  19. 如申請專利範圍第10項所述的結構，其中，該蝕刻停止層與該等側壁間隙壁具有多個共平面的頂表面；該第一覆蓋材料的該凹陷部分是低於該蝕刻停止層與該等側壁間隙壁的該等頂表面；以及該第二覆蓋材料突出於該蝕刻停止層的該頂表面之上且與該蝕刻停止層的該頂表面直接接觸。
  20. 如申請專利範圍第19項所述的結構，更包含一絕緣體材料，與該蝕刻停止層直接接觸而在該等側壁間隙壁與該源極/汲極區域之上，其中該第二覆蓋材料包含與該絕緣體材料之一頂表面共平面的一頂表面。
  21. 一種製造一半導體結構的方法，包含：在一基板上形成由導電閘極材料所構成的一閘極結構；形成多個側壁間隙壁在該閘極結構上；形成一蝕刻停止層，其與該等側壁間隙壁以及鄰近於該閘極結構的一源極/汲極區域直接接觸，其中該蝕刻停止層延伸至該源極/汲極區域上方；直接在該導電閘極材料上形成一第一覆蓋材料；使該第一覆蓋材料凹陷至該等側壁間隙壁之下，使得該第一覆蓋材料包含在該閘極結構上之該等側壁間隙壁之間的一凹陷部分；以及在該第一覆蓋材料之該凹陷部分內形成一第二覆蓋材料，該第二覆蓋材料在該閘極結構上的該等側壁間隙壁的一頂表面上延伸且與該頂表面直接接觸。
  22. 如申請專利範圍第21項所述的方法，其中平坦化或回蝕該第二覆蓋材料以突出於該等側壁間隙壁之上，且形成由該第一覆蓋材料和該第二覆蓋材料所構成的一T形覆蓋結構。
  23. 如申請專利範圍第22項所述的方法，其中該第一覆蓋材料為氮化物材料且該第二覆蓋材料為不同於該氮化物材料的一抗蝕刻材料。
TW107146837A 2018-01-29 2018-12-24 帽蓋結構 TWI708389B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/882,291 US10460986B2 (en) 2018-01-29 2018-01-29 Cap structure
US15/882,291 2018-01-29

Publications (2)

Publication Number Publication Date
TW201941432A TW201941432A (zh) 2019-10-16
TWI708389B true TWI708389B (zh) 2020-10-21

Family

ID=67224284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107146837A TWI708389B (zh) 2018-01-29 2018-12-24 帽蓋結構

Country Status (4)

Country Link
US (2) US10460986B2 (zh)
CN (1) CN110098174B (zh)
DE (1) DE102018208451A1 (zh)
TW (1) TWI708389B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102737495B1 (ko) * 2020-01-10 2024-12-04 삼성전자주식회사 자기 정렬 컨택을 포함하는 반도체 소자 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160043186A1 (en) * 2014-08-08 2016-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US20170186849A1 (en) * 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
CN107452797A (zh) * 2016-04-28 2017-12-08 三星电子株式会社 半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7384838B2 (en) * 2005-09-13 2008-06-10 International Business Machines Corporation Semiconductor FinFET structures with encapsulated gate electrodes and methods for forming such semiconductor FinFET structures
US8772168B2 (en) 2012-01-19 2014-07-08 Globalfoundries Singapore Pte. Ltd. Formation of the dielectric cap layer for a replacement gate structure
US8871582B2 (en) * 2013-03-15 2014-10-28 Globalfoundries Inc. Methods of forming a semiconductor device with a protected gate cap layer and the resulting device
US9384988B2 (en) * 2013-11-19 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gate protection caps and method of forming the same
US9679813B2 (en) 2015-05-12 2017-06-13 United Microelectronics Corp. Semiconductor structure and process for forming plug including layer with pulled back sidewall part

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160043186A1 (en) * 2014-08-08 2016-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US20170186849A1 (en) * 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
CN107452797A (zh) * 2016-04-28 2017-12-08 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
TW201941432A (zh) 2019-10-16
US20200013672A1 (en) 2020-01-09
DE102018208451A1 (de) 2019-08-01
CN110098174A (zh) 2019-08-06
US10930549B2 (en) 2021-02-23
CN110098174B (zh) 2023-04-14
US20190237363A1 (en) 2019-08-01
US10460986B2 (en) 2019-10-29

Similar Documents

Publication Publication Date Title
TWI699865B (zh) 中段製程結構
TWI712142B (zh) 中段連線結構
US10937786B2 (en) Gate cut structures
US10790376B2 (en) Contact structures
US20240030059A1 (en) Single diffusion cut for gate structures
CN109119470B (zh) 边界间隔物结构以及集成
TWI729283B (zh) 接觸結構
US10651173B1 (en) Single diffusion cut for gate structures
US10083873B1 (en) Semiconductor structure with uniform gate heights
TWI708389B (zh) 帽蓋結構
CN110246804A (zh) 接触结构
US11721728B2 (en) Self-aligned contact
US20180350607A1 (en) Semiconductor structure
US20200335619A1 (en) Middle of line gate structures
US11908917B2 (en) Gate structures
CN113496942B (zh) 半导体器件的形成方法
CN108428633A (zh) 具有栅极高度缩放的半导体结构