TWI782345B - 雙微機電系統及其製造方法 - Google Patents
雙微機電系統及其製造方法 Download PDFInfo
- Publication number
- TWI782345B TWI782345B TW109137500A TW109137500A TWI782345B TW I782345 B TWI782345 B TW I782345B TW 109137500 A TW109137500 A TW 109137500A TW 109137500 A TW109137500 A TW 109137500A TW I782345 B TWI782345 B TW I782345B
- Authority
- TW
- Taiwan
- Prior art keywords
- mems
- mems structure
- dielectric layer
- layer
- circuit substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 230000009977 dual effect Effects 0.000 title description 20
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims description 22
- 238000012795 verification Methods 0.000 claims description 19
- 238000001312 dry etching Methods 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 5
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 51
- 229910052710 silicon Inorganic materials 0.000 description 51
- 239000010703 silicon Substances 0.000 description 51
- 239000003990 capacitor Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 15
- 238000001459 lithography Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000004020 conductor Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 230000005496 eutectics Effects 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010200 validation analysis Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910005898 GeSn Inorganic materials 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/04—Networks or arrays of similar microstructural devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
- B81B3/0067—Mechanical properties
- B81B3/0072—For controlling internal stress or strain in moving or flexible elements, e.g. stress compensating layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/03—Microengines and actuators
- B81B2201/033—Comb drives
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0136—Comb structures
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0307—Anchors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/04—Electrodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
- B81C1/00468—Releasing structures
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
- B81C1/00468—Releasing structures
- B81C1/00476—Releasing structures removing a sacrificial layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
- B81C1/00468—Releasing structures
- B81C1/00484—Processes for releasing structures not provided for in group B81C1/00476
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/038—Bonding techniques not provided for in B81C2203/031 - B81C2203/037
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Piezo-Electric Transducers For Audible Bands (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
根據本發明的一些實施例，一種微機電系統(MEMS)包含一電路基板、安置於該電路基板上方之一第一MEMS結構及安置於該第一MEMS結構上方之一第二MEMS結構。
Description
本發明實施例係有關雙微機電系統及其製造方法。
最近已開發微機電系統(MEMS)裝置。MEMS裝置包含使用半導體技術製造以形成機械及電氣特徵之裝置。MEMS裝置實施於壓力感測器、麥克風、致動器、反射鏡、加熱器及/或印表機噴嘴中。儘管用於形成MEMS裝置之既有裝置及方法一般已足以用於其預期目的，但其未在所有態樣中完全令人滿意。
根據本發明的一實施例，一種微機電系統(MEMS)包括：一電路基板；一第一MEMS結構，其安置於該電路基板上方；及一第二MEMS結構，其安置於該第一MEMS結構上方。
根據本發明的一實施例，一種微機電系統(MEMS)包括：一電路基板；一第一MEMS結構，其安置於該電路基板上方；一第一絕緣層，其安置於該電路基板與該第一MEMS結構之間；一第二MEMS結構，其安置於該第一MEMS結構上方；一第二絕緣層，其安置於該第一MEMS結構與該第二MEMS結構之間；及一覆蓋，其安置於該第二MEMS結構上方，其中該第一MEMS包含用於偵測一第一方向上之移動之一電容感測器，且該第一MEMS及該第二MEMS經組態以偵測垂直於該第一方向之一第二方向上之移動。
根據本發明的一實施例，一種製造一微機電系統(MEMS)之方法包括：在安置於一第一基板上之一第一介電層上形成用於一第一MEMS結構之第一MEMS圖案；經由一第二介電層將該等第一MEMS圖案附接至一電路基板；在該第一基板中形成用於一第二MEMS結構之第二MEMS圖案；及藉由使用一化學乾式蝕刻移除該第一介電層之部分及該第二介電層之部分來釋放該等第一MEMS圖案及該等第二MEMS圖案。
應瞭解，以下揭露內容提供用於實施本揭露之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實施例或實例以簡化本揭露。當然，此等僅為實例且不意在限制。例如，元件之尺寸不受限於所揭露之範圍或值，而是可取決於程序條件及/或裝置之所要性質。而且，在以下描述中，使一第一構件形成於一第二構件上方或一第二構件上可包含其中形成直接接觸之該第一構件及該第二構件之實施例，且亦可包含其中額外構件可形成於該第一構件與該第二構件之間使得該第一構件及該第二構件可不直接接觸之實施例。為簡單及清楚起見，可以不同比例任意繪製各種構件。
此外，為方便描述，可在本文中使用空間相對術語(諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者)來描述一元件或構件與另一(些)元件或構件之關係，如圖中所繪示。除圖中所描繪之定向之外，空間相對術語旨在涵蓋裝置在使用或操作中之不同定向。可依其他方式定向設備(旋轉90度或依其他定向)，且亦可因此解譯本文中所使用之空間相對描述詞。另外，術語「由…製成」可意謂「包括」或「由…組成」。在本揭露中，A、B及C之至少一者意謂「A」、「B」、「C」、「A及B」、「A及C」、「B及C」或「A、B及C」且不意謂來自A之一者、來自B之一者及來自C之一者，除非另有指示。
一當前MEMS裝置一般包含僅一個MEMS結構(層)來形成一驗證質量結構、一支撐彈簧及感測器電極，且MEMS結構安置於一基板上方。單MEMS裝置包含由X及Y感測電極及安置於基板上之MEMS結構及底部電極形成之電容器。然而，在單MEMS裝置中，由歸因於不想要電極間隙之電容移位引起之偏移容易改變。此係因為MEMS結構及底部電極全部直接連接至基板，因此，其等在MEMS裝置經受來自封裝程序及周圍環境之機械或熱負載時一起變形或移動。
另外，在單MEMS結構中，藉由電漿乾式蝕刻使安置於基板上方之一矽層圖案化有一間隙來形成MEMS圖案。電漿進入間隙且引起MEMS圖案之底面上之損壞。此外，當基板包含一CMOS電路時，電漿亦引起CMOS電路損壞。而且，當採用一濕式蝕刻操作來移除一介電層以釋放MEMS圖案時，歸因於一濕式蝕刻劑之表面張力，重而大圖案(諸如一驗證質量結構)可黏附至基板。
本發明之實施例解決一單MEMS裝置中之上述問題。
圖1A展示根據本發明之一實施例之一雙MEMS裝置之一示意性橫截面圖。圖1B展示根據本發明之一實施例之一第一MEMS結構之一平面圖，且圖1C展示根據本發明之一實施例之一第二MEMS結構之一平面圖。
如圖1A中所展示，雙MEMS裝置包含一基板100、安置於基板上方之一第一MEMS結構200、安置於第一MEMS結構上方之一第二MEMS結構300及安置於第二MEMS結構300上方之一覆蓋層400。一第一介電層15安置於基板100與第一MEMS結構200之間以連接基板100及第一MEMS結構200，且一第二介電層25安置於第一MEMS結構200與第二MEMS結構300之間以連接第一MEMS結構200及第二MEMS結構300。
在一些實施例中，第一介電層15及/或第二介電層25由氧化矽製成。在一些實施例中，其他介電材料(諸如氮氧化矽、氮化矽或氧化鋁)用作第一介電層及/或第二介電層。
在一些實施例中，基板100包含由CMOS電路系統形成之電子電路系統110，諸如一信號處理電路及/或一放大器電路。在一些實施例中，電子電路系統110自第一MEMS結構200及/或第二MEMS結構300接收信號且處理該等信號。
如圖1B中所展示，在一些實施例中，第一MEMS結構200由圖1A中所展示之一第一基板20形成，且包含一或多個第一錨定器結構210 (錨定器)及一第一驗證質量結構(驗證質量) 230。在一些實施例中，第一基板20係一摻雜矽結晶基板。在一些實施例中，一框架結構290包圍第一驗證質量結構230。
在一些實施例中，第一驗證質量結構230由分別連接至錨定器結構210之四個彈簧支撐結構240支撐。在一些實施例中，連接至彈簧支撐結構240之四個第一錨定器結構210彼此分離。
在一些實施例中，第一驗證質量結構230具有一框架形狀。在其他實施例中，第一驗證質量結構230包含兩個或更多個分開結構。在一些實施例中，分開驗證質量結構之各者具有一矩形形狀。在一些實施例中，驗證質量結構230透過第一錨定器結構210及形成於錨定器結構210中之一第一通路電極50電連接至基板100之電子電路系統110。
在一些實施例中，彈簧支撐結構240具有一脈衝波形狀，如圖1B中所展示。在其他實施例中，彈簧支撐結構240具有一或多個薄矩形結構。
第一MEMS結構200進一步包含一第一電容器結構220X，其包含梳狀電極221X及梳狀電極222X，如圖1B中所展示。第一電容器結構220X經提供用於將驗證質量結構沿X方向之移動偵測為一電容變化(例如，由加速度及/或力引起)。在一些實施例中，兩個第一電容器結構220X提供於相對於第一MEMS結構之中心之點對稱位置處。在一些實施例中，梳狀電極221X自在Y方向上延伸之一X臂結構223X在X方向上突出作為固定電極，且梳狀電極222X自第一驗證質量結構230在X方向上突出作為移動電極。X臂結構223X連接至一第一錨定器結構210，且第一錨定器結構210透過形成於錨定器結構210中之一第一通路電極50電連接至基板100之電子電路系統110。驗證質量結構之移動改變梳狀電極221X與222X之間的面向面積，其繼而引起第一電容器結構220X之一電容。
類似地，第一MEMS結構200進一步包含一第二電容器結構220Y，其包含梳狀電極221Y及梳狀電極222Y，如圖1B中所展示。第二電容器結構220Y經提供用於將驗證質量結構沿Y方向之移動偵測為一電容變化。在一些實施例中，兩個第二電容器結構220Y提供於相對於第一MEMS結構之中心之點對稱位置處。在一些實施例中，梳狀電極221Y自在X方向上延伸之一Y臂結構223Y在Y方向上突出作為固定電極，且梳狀電極222Y自第一驗證質量結構230在Y方向上突出作為移動電極。Y臂結構223Y連接至一第一錨定器結構210，且第一錨定器結構210透過形成於錨定器結構210中之一第一通路電極50電連接至基板100之電子電路系統110。
如圖1A中所展示，在一些實施例中，第一驗證質量結構230面向電路基板100之一底面包含一或多個停止器圖案22。停止器圖案22係形成於驗證質量結構230之底面中之一凹口及/或一凹槽。停止器圖案22經組態以防止一浮動大結構(諸如驗證質量結構)在製造操作期間黏附至面向浮動大結構之一基板(例如電路基板100)。類似地，第二驗證質量結構330面向第一MEMS結構200之一底面包含一或多個停止器圖案。
如圖1C中所展示，在一些實施例中，第二MEMS結構300由圖1A中所展示之一第二基板30形成，且包含一或多個第二錨定器結構310 (錨定器)及一或多個驗證質量結構(驗證質量) 330。在一些實施例中，第二基板30係一摻雜矽結晶基板。在一些實施例中，一框架結構390包圍驗證質量結構330。
在一些實施例中，第二錨定器結構310透過一第一通路電極50實體及電連接至第一MEMS結構200之第一錨定器結構210。第二MEMS結構300之第二驗證質量結構330透過一或多個第二通路電極55實體及電連接至第一MEMS結構200之第一驗證質量結構230。在一些實施例中，第二驗證質量結構330沿Y方向延伸，如圖1C中所展示。
在一些實施例中，一X臂結構330X及一Y臂結構330Y自第二錨定器結構310延伸，如圖1C中所展示。在一些實施例中，梳狀電極320在兩個X方向(+X及-X)上自Y臂結構突出，如圖1C中所展示。另外或替代地，在其他實施例中，梳形電極在兩個Y方向上自X臂結構突出。在一些實施例中，第二MEMS結構之梳狀電極320與第一電容器結構220X及/或第二電容器結構220Y之移動梳狀電極222X及/或222Y重疊，使得第二MEMS結構之梳狀電極320及第一電容器結構220X及/或第二電容器結構220Y之移動梳狀電極222X、222Y構成用於將Z方向移動偵測為一電容變化之一電容器。
在其他實施例中，梳狀電極自驗證質量結構330突出。在此一情況中，第二MEMS結構之梳狀電極及第一MEMS結構之固定梳狀電極221X、221Y構成用於將Z方向移動偵測為一電容變化之一電容器。
如圖1A中所展示，在一些實施例中，第二通路電極55穿過第二驗證質量結構330、第二介電層25且穿透至第一MEMS結構200之第一驗證質量結構230中。在一些實施例中，第二通路電極55之底部位於第一驗證質量結構230之中間處。此處，「中間」意謂自與第一驗證質量結構230之底面之第一驗證質量結構230之厚度之10%至與第一驗證質量結構230之頂面之第一驗證質量結構230之厚度之10%之一範圍。
在一些實施例中，覆蓋層400由結晶矽製成。在一些實施例中，結晶矽係摻雜結晶矽。覆蓋層400包含一主體40及一腿部42，如圖1A中所展示。覆蓋層400透過腿部42附接至第二MEMS結構300。在一些實施例中，第二MEMS結構300之框架390包含一第一接合層35且覆蓋層400之腿部42包含一第二接合層45。在一些實施例中，第二接合層45藉由共晶接合接合至第一接合層35。在一些實施例中，第一接合層包含Al或鋁合金(諸如AlCu)。在一些實施例中，銅、金、銀及其合金亦用於第一接合層。在一些實施例中，第二接合層45包含Ge或Ge合金。
在一些實施例中，覆蓋層400沒有開口，因此，覆蓋層400依一氣密方式密封第一MEMS結構200及第二MEMS結構300。在其他實施例中，覆蓋層400包含一或多個開口，使得第一MEMS結構及第二MEMS結構之移動部分與MEMS裝置外部連通以自MEMS裝置外部接收壓力(例如氣壓、聲壓)。
圖2至圖13展示根據本發明之一實施例之一MEMS裝置之製造操作之各個階段。應瞭解，可在由圖2至圖13展示之程序之前、由圖2至圖13展示之程序期間及由圖2至圖13展示之程序之後提供額外操作，且方法之額外實施例可替換或消除下文將描述之一些操作。操作/程序之順序可互換。
如圖2中所展示，在一些實施例中，提供一絕緣體上矽(SOI)基板5。SOI基板5包含一基底層30、一絕緣體層25及一頂層20。在一些實施例中，頂層20係一摻雜矽層作為一第一矽層20，且基底層30亦係一摻雜矽層作為一第二矽層30。在一些實施例中，絕緣體層25係氧化矽層作為一第二介電層25 (參閱圖1A)。在其他實施例中，基底層30及頂層20之至少一者由金剛石或鍺、IV族化合物半導體(矽鍺(SiGe)、碳化矽(SiC)、碳化矽鍺(SiGeC)、GeSn、SiSn、SiGeSn)、III-V族化合物半導體(例如砷化鎵(GaAs)、砷化銦鎵(InGaAs)、砷化銦(InAs)、磷化銦(InP)、銻化銦(InSb)、磷化鎵砷(GaAsP)或磷化鎵銦(GaInP))或其類似者製成。在其他實施例中，第二介電層25包含氮化矽、SiOC、SiOCN或SiON。在一些實施例中，第一矽層20之厚度係在自約300 nm至約3000 nm之一範圍內，其取決於MEMS裝置之功能。在一些實施例中，第二介電層25之厚度係在自約100 nm至約5000 nm之一範圍內。
接著，如圖3中所展示，執行包含一或多個微影及蝕刻程序之一圖案化操作以在其中隨後形成第一MEMS結構200之一驗證質量結構、一錨定器結構及/或一臂結構之區域處之第一矽層20中形成一或多個停止器圖案22。停止器圖案22係凹口及/或凹槽。
接著，如圖4A中所展示，藉由使用一或多個微影及蝕刻操作來圖案化第一矽層20以形成用於錨定器結構210、電容器結構220及驗證質量結構230之第一MEMS圖案。在一些實施例中，執行一或多個電漿乾式蝕刻及/或濕式蝕刻操作以圖案化第一矽層20。蝕刻操作實質上停止於第二介電層25處。由於在製造操作之此階段中第一MEMS圖案之底部由第二介電層25覆蓋，所以可避免原本由電漿乾式蝕刻對第一MEMS圖案之底部引起之損壞。
在一些實施例中，在形成第一MEMS圖案之後，在圖案化第一MEMS圖案上方形成一或多個額外介電層27作為一第三介電層，如圖4B中所展示。在一些實施例中，第三介電層27包含由化學汽相沈積(CVD)、原子層沈積(ALD)、物理汽相沈積(PVD)或任何其他適合膜形成方法形成之氧化矽。在其他實施例中，執行一熱氧化程序以形成第三介電層。
圖5A至圖5C展示根據本發明之一實施例之一電路基板100之製造操作之各個階段。
電路基板10包含諸如一矽基板之一基板10，且包含形成於基板10之表面區域上之電子電路系統。電子電路系統包含由一CMOS技術形成之一或多個放大器、信號處理器及/或I/O電路。
如圖5A中所展示，在電路基板100上方形成一或多個襯墊電極12。襯墊電極12電連接至形成於電路基板中之電子電路系統之一或多個電極。襯墊電極12由Al或Al合金(諸如AlCu)製成。在一些實施例中，銅、金、銀及其合金亦用於襯墊電極12。襯墊電極12由CVD、PVD、電鍍或任何其他膜形成方法及一或多個微影及蝕刻操作形成。
進一步言之，如圖5B中所展示，在襯墊電極12及電路基板100之上表面上方形成一介電層15作為一第一介電層。在一些實施例中，第一介電層15包含由CVD、PVD、ALD或任何其他膜形成方法形成之氧化矽。在一些實施例中，第一介電層15之厚度係在自約100 nm至約5000 nm之一範圍內。在一些實施例中，在形成第一介電層15之後，執行一平坦化操作(諸如一化學機械拋光操作)以平坦化第一介電層15之表面。
接著，如圖5C中所展示，藉由使用一或多個微影及蝕刻操作來圖案化第一介電層15以形成電路基板100 (參閱圖1A)。圖案化第一介電層15包含在襯墊電極12上方具有一開口之一電極覆蓋層14及一或多個支撐層16。支撐層16用於在一隨後附接程序期間支撐第一MEMS圖案之大圖案。
在形成圖4A及圖5C中所展示之結構之後，將圖5C中所展示之電路基板100及圖4A中所展示之圖案化SOI基板5附接在一起。在一些實施例中，翻轉圖4A中所展示之圖案化SOI基板5且將其放置於電路基板100上方，如圖6中所展示。接著，藉由使用已知氧化矽接合技術(氧化物熔合接合)，圖案化SOI基板5透過第一介電層15接合至電路基板100，如圖7中所展示。在一些實施例中，如圖7中所展示，一或多個支撐層16在其中未形成停止器圖案22之區域處附接至第一驗證質量結構230。在一些實施例中，電極覆蓋層14之部分附接至錨定器結構210，如圖7中所展示。由於大圖案(諸如錨定器結構、驗證質量結構及X臂、Y臂)由支撐層16支撐，所以可避免大圖案不良彎曲。儘管圖7中未展示，但一或多個額外支撐層安置於第一MEMS圖案之梳狀電極與電路基板100之表面之間。
接著，如圖8中所展示，薄化第二矽層30之背面。在一些實施例中，執行一研磨程序以減小第二矽層30之厚度。在某些實施例中，執行一CMP操作作為研磨程序。在一些實施例中，薄化第二半導體層30之厚度係在自約200 nm至約2000 nm之一範圍內，其取決於MEMS裝置之功能。在一些實施例中，薄化第二半導體層30之厚度等於或小於第一矽層20之厚度。
隨後，在薄化第二矽層30上方形成一光阻層90，且藉由使用一或多個微影操作來圖案化光阻層90。在一些實施例中，微影操作包含紫外線(UV)微影、深UV (DUV)微影或電子束微影。光阻圖案包含對應於第一通路電極50之一或多個第一開口92及對應於第二通路電極55之一或多個第二開口94。
在形成光阻圖案90之後，圖案化第二矽層30、第二介電層25、第一矽層及第一介電層15以形成一第一通路孔51及一第二通路孔56，如圖9中所展示。在一些實施例中，圖案化包含一個電漿乾式蝕刻操作。一個蝕刻操作意謂在無需自一蝕刻室移除一蝕刻目標之情況下執行之一蝕刻操作。
在一些實施例中，用於第一通路電極50之光阻圖案90之第一開口92之一大小(例如直徑)大於用於第二通路電極55之光阻圖案90之第二開口94之一大小(例如直徑)。由於一小開口之一蝕刻速率小於一大開口之一蝕刻速率，所以當第一開口92下方之蝕刻到達襯墊電極12時，第二開口94下方之蝕刻停止於第一矽層20之中間處。
在一些實施例中，第一開口92之直徑係在自約1 μm至約10 μm之一範圍內，且第二開口94之直徑係在自約0.1 μm至約2 μm之一範圍內。當第一開口92及/或第二開口94之形狀不是圓形時，直徑係開口之一平均直徑。
在一些實施例中，第二介電層25與第二矽層30之間的界面處之第二矽層之表面處之第一通路孔51之直徑係在自約1 μm至約10 μm之一範圍內，且第二介電層25與第二矽層30之間的界面處之第二矽層之表面處之第二通路孔56之直徑係在自約0.1 μm至約2 μm之一範圍內。在一些實施例中，第二通路孔56之一面積係第二矽層之表面處或第二介電層25與第二矽層30之間的界面處之第一通路孔之一面積之約30%至約80%。當第一開口92與第二開口94之間的大小差太大時，第二通路孔56將穿過第一矽層，且當第一開口92與第二開口94之間的大小差太小時，第二通路孔56不會到達第一矽層20。
第二通路孔56之底部位於第一矽層之中間處。當第一矽層之厚度係T1時，第二通路孔56之底部位於自第一矽層20之上表面量測之0.1×T1至0.9×T1處。在形成第一通路孔及第二通路孔之後，由一適當光阻移除操作移除光阻層90。
如上文所闡述，在本發明實施例中，執行一個蝕刻操作以形成具有不同深度之通路孔且因此可降低製造成本。
隨後，第一通路孔51及第二通路孔56由一導電材料填充。在一些實施例中，導電材料包含W、Cu、Al、Ni、Co或其合金或任何其他適合導電材料之一或多者。在某些實施例中，使用W。可由CVD、PVD (包含濺鍍)、電鍍或任何其他適合膜形成方法形成導電層。在一些實施例中，形成導電材料以填充通路孔且在第二矽層30之表面上方形成導電材料且藉由使用一或多個微影及蝕刻操作來圖案化導電材料。第一通路電極50連接至電路基板100上之襯墊電極12。在一些實施例中，如圖10中所展示，第一通路電極50及第二通路電極55包含形成於第二矽層30之表面上之一橫向延伸部分。
在形成第一通路電極50及第二通路電極55之後，如圖11中所展示，藉由使用一或多個微影及蝕刻操作來圖案化第二矽層30以形成用於錨定器結構310、電容器結構320及驗證質量結構330之第二MEMS圖案。在一些實施例中，執行一或多個電漿乾式蝕刻及/或濕式蝕刻操作以圖案化第二矽層30。蝕刻操作實質上停止於第二介電層25處。由於在製造操作之此階段中第二MEMS圖案之底部由第二介電層25覆蓋，所以可避免原本由電漿乾式蝕刻對第二MEMS圖案之底部引起之損壞。
接著，如圖12中所展示，藉由移除第二介電層25及第一介電層15之部分來釋放第二MEMS圖案及第一MEMS圖案。在一些實施例中，藉由使用一化學乾式蝕刻來移除第二介電層及第一介電層。在一些實施例中，當第二介電層及第一介電層由氧化矽製成時，使用HF(氟化氫)蒸汽移除矽層。在一些實施例中，不執行濕式蝕刻來移除第二介電層及第一介電層。
在本發明實施例中，由於使用一化學乾式蝕刻，所以可抑制由一濕式蝕刻劑之表面張力引起之圖案黏附且避免MEMS圖案受電漿損壞。而且，由於在大圖案之底面處形成停止器圖案22，所以亦可抑制大圖案之圖案黏附。
在一些實施例中，在釋放MEMS圖案之前或釋放MEMS圖案之後，在第二MEMS結構300之框架390上形成一第一接合層35。第一接合層35由CVD、PVD (包含濺鍍)、電鍍或任何其他適合膜形成方法及一或多個微影及蝕刻操作形成。
接著，如圖13中所展示，在一些實施例中，藉由共晶接合將在腿部42之底面上具有一第二接合層45之一覆蓋層400附接至第二MEMS結構300。
圖14及圖15展示根據本發明之另一實施例之一MEMS裝置之製造操作之各個階段。應瞭解，可在由圖14及圖15展示之程序之前、由圖14及圖15展示之程序期間及由圖14及圖15展示之程序之後提供額外操作，且方法之額外實施例可替換或消除下文將描述之一些操作。操作/程序之順序可互換。可在以下實施例中採用相同於或類似於參考2至圖13所描述之上述實施例之材料、組態、尺寸及/或程序，且可省略其詳細說明。
在形成圖4B中所展示之結構之後，類似於圖7，將具有第三介電層27之SOI基板5接合至電路基板100，如圖14中所展示。由於提供第三介電層(例如由氧化矽製成)，所以可提高氧化物熔合接合強度。
接著，執行相對於圖8至圖12所說明之操作且釋放第一MEMS結構及第二MEMS結構，如圖15中所展示。在第二介電層25及第一介電層15之化學乾式蝕刻期間，亦移除第三介電層27之部分。如圖15中所展示，第三介電層27保留於框架290之底部及第一介電層15處及第一錨定器結構210之底部及第一介電層15處。隨後，一覆蓋層400附接至第二MEMS結構，類似於圖14。
圖16A至圖16C展示根據本發明之實施例之一停止器圖案22之平面圖且圖16D、圖16E及圖16F展示根據本發明之實施例之一停止器圖案之橫截面圖。
在一些實施例中，停止器圖案22具有沿第一驗證質量結構230及/或第一錨定器結構之一縱向方向延伸之一線圖案(長矩形圖案)。在一些實施例中，當第一驗證質量結構具有一框架形狀時，停止器圖案22亦具有一框架形狀。在一些實施例中，停止器圖案22具有離散圖案，如圖16B及圖16C中所展示。在一些實施例中，離散圖案沿第一驗證質量結構230及/或第一錨定器結構之一縱向方向延伸之一線配置，如圖16B中所展示。在其他實施例中，離散圖案經二維配置，如圖16C中所展示。
在一些實施例中，停止器圖案之橫截面形狀係如圖16D中所展示般呈矩形、如圖16E中所展示般呈梯形及/或如圖16F中所展示般呈V形。
在一些實施例中，一支撐層16亦具有類似於圖16A至圖16C中所展示之停止器圖案之圖案(線及/或離散圖案)。支撐層16安置於對應於其中未形成停止器圖案22之區域之第一驗證質量結構230之區域上。
圖17展示根據本發明之一實施例之一信號處理電路之一電路圖。信號處理電路包含由CMOS電晶體構成之一或多個放大器。
圖18展示繪示本發明實施例之效應的一示意性橫截面圖。如上文所闡述，第一MEMS結構200及第二MEMS結構300之電容結構之電極機械地浮動於電路基板100上方。如圖18中所展示，即使電路基板100彎曲或變形，但第一MEMS結構200及第二MEMS結構300之電容結構之梳狀電極之間的間隙實質上不變。因此，可抑制由電路基板100之變形引起之一偏移信號。
根據本揭露之MEMS裝置可為一加速度計、一陀螺儀、一壓力感測器、一麥克風、一RF諧振器、一RF開關或一超音波傳感器之任何一者。取決於MEMS裝置之功能而修改第一MEMS結構及/或第二MEMS結構之組態。例如，就一壓力感測器或一麥克風而言，第二MEMS結構300之梳狀電極變成一或多個板狀電極。
本文中所描述之各種實施例或實例提供相較於既有技術之若干優點，如上文所闡述。應瞭解，本文中未必討論所有優點，非所有實施例或實例需要特定優點，且其他實施例或實例可提供不同優點。
根據本揭露之一態樣，一種微機電系統(MEMS)包含：一電路基板；一第一MEMS結構，其安置於該電路基板上方；及一第二MEMS結構，其安置於該第一MEMS結構上方。在以上及以下實施例之一或多者中，該MEMS進一步包含安置於該第二MEMS結構上方之一覆蓋。在以上及以下實施例之一或多者中，該第一MEMS結構包含一第一錨定器，該第二MEMS結構包含一第二錨定器，且該MEMS進一步包括穿過該第一錨定器及該第二錨定器而電連接至該電路基板之一主通路電極。在以上及以下實施例之一或多者中，該第一MEMS結構包含一第一驗證質量，該第二MEMS結構包含一第二驗證質量，且該MEMS進一步包括連接該第一驗證質量及該第二驗證質量之一通路。在以上及以下實施例之一或多者中，該通路之一底部位於該第一驗證質量之一中間處。在以上及以下實施例之一或多者中，該第一MEMS結構包含用於偵測由一第一方向移動引起之一電容變化之一第一電容感測器及用於偵測由一第二方向移動引起之一電容變化之一第二電容感測器。
根據本揭露之另一態樣，一種MEMS包含：一電路基板；一第一MEMS結構，其安置於該電路基板上方；一第一絕緣層，其安置於該電路基板與該第一MEMS結構之間；一第二MEMS結構，其安置於該第一MEMS結構上方；一第二絕緣層，其安置於該第一MEMS結構與該第二MEMS結構之間；及一覆蓋，其安置於該第二MEMS結構上方。該第一MEMS包含用於偵測一第一方向上之移動之一電容感測器，且該第一MEMS及該第二MEMS經組態以偵測垂直於該第一方向之一第二方向上之移動。在以上及以下實施例之一或多者中，該第一MEMS結構包含一或多個第一錨定器及一第一驗證質量，該第二MEMS結構包含一第二錨定器及一第二驗證質量，該第二錨定器由一第一通路電極連接至該一或多個第一錨定器之一者，且該第二驗證質量由一第二通路電極連接至該第一驗證質量。在以上及以下實施例之一或多者中，該第一通路電極之一面積大於該第二絕緣層之一橫截面處所量測之該第二通路電極之一面積。在以上及以下實施例之一或多者中，該第二通路電極之該面積係該第一通路電極之該面積之30%至80%。在以上及以下實施例之一或多者中，該第一通路電連接至該電路基板。在以上及以下實施例之一或多者中，該第二通路電極之一底部位於該第一驗證質量之一中間處。在以上及以下實施例之一或多者中，該第一MEMS結構進一步包含一第三通路，其耦合至不同於包含該第一通路電極之該一或多個第一錨定器之該一者之該一或多個第一錨定器之一者，且該第三通路電連接至該電路基板。在以上及以下實施例之一或多者中，一或多個凹口形成於面向該電路基板之該第一驗證質量之一底部處。在以上及以下實施例之一或多者中，該第一驗證質量由各連接至該一或多個第一錨定器之一者之一或多個彈簧支撐。在以上及以下實施例之一或多者中，該一或多個彈簧之各者在平面圖中具有一脈衝波形狀。
根據本揭露之另一態樣，一種MEMS包含：一電路基板；一第一MEMS結構，其安置於該電路基板上方；一第二MEMS結構，其安置於該第一MEMS結構上方；及一覆蓋，其安置於該第二MEMS結構上方。該電路基板包含用於處理自該第一MEMS結構或該第二MEMS結構之至少一者傳輸之一信號之一信號處理電路。在以上及以下實施例之一或多者中，該第一MEMS結構包含一第一錨定器、一第二錨定器、一第一驗證質量、耦合至該第二錨定器之第一梳狀電極及耦合至該第一驗證質量之第二梳狀電極，該第二MEMS結構包含一第三錨定器、一第二驗證質量及耦合至該第二錨定器之第三梳狀電極，該第三錨定器及該第一錨定器由一第一通路電極耦合至該信號處理電路，且該第二錨定器由一第二通路電極耦合至該信號處理電路。在以上及以下實施例之一或多者中，該第二驗證質量由一第三通路電極連接至該第一驗證質量。在以上及以下實施例之一或多者中，該第三通路未穿過該第一驗證質量。
根據本揭露之一態樣，在一種製造一微機電系統(MEMS)之方法中，在安置於一第一基板上之一第一介電層上形成用於一第一MEMS結構之第一MEMS圖案，經由一第二介電層將該等第一MEMS圖案附接至一電路基板，在該第一基板中形成用於一第二MEMS結構之第二MEMS圖案，且藉由使用一化學乾式蝕刻移除該第一介電層之部分及該第二介電層之部分來釋放該等第一MEMS圖案及該等第二MEMS圖案。在以上及以下實施例之一或多者中，該第一介電層及該第二介電層由氧化矽製成，且該化學乾式蝕刻利用蒸汽HF。在以上及以下實施例之一或多者中，藉由使用共晶接合來進一步附接一覆蓋。在以上及以下實施例之一或多者中，在該電路基板上形成該第二介電層，且該第二介電層包含與包含於該等第一MEMS圖案中之一錨定器接觸之一支撐圖案。在以上及以下實施例之一或多者中，該錨定器在不與該支撐圖案接觸之一區域處具有一停止器圖案。在以上及以下實施例之一或多者中，由該化學乾式蝕刻移除該支撐圖案。在以上及以下實施例之一或多者中，藉由使用電漿乾式蝕刻蝕刻該第一介電層上之一第二基板來形成該等第一MEMS圖案且該電漿乾式蝕刻停止於該第一介電層處。在以上及以下實施例之一或多者中，藉由使用電漿乾式蝕刻蝕刻該第一基板來形成該等第二MEMS圖案且該電漿乾式蝕刻停止於該第一介電層處。在以上及以下實施例之一或多者中，在將該等第一MEMS圖案附接至該電路基板之前，在該等第一MEMS圖案上方形成一第三介電層。
根據本揭露之另一態樣，在一種製造一MEMS之方法中，在安置於一第二基板上之一第一介電層上之一第一基板中形成用於一第一MEMS結構之第一MEMS圖案，經由一第二介電層將該等第一MEMS圖案附接至一電路基板，形成穿過該第二基板、該第一介電層、該第一基板及該第二介電層之一第一通路孔，且形成穿過該第二基板及該第一介電層之一第二通路孔。該第二通路孔之一底部位於該第一基板中。藉由用一導電材料填充該第一通路孔來形成一第一通路電極，且藉由用該導電材料填充該第二通路孔來形成一第二通路電極。在該第二基板中形成用於一第二MEMS結構之第二MEMS圖案，且藉由使用一化學乾式蝕刻移除該第一介電層之部分及該第二介電層之部分來釋放該等第一MEMS圖案及該等第二MEMS圖案。在以上及以下實施例之一或多者中，該第一介電層及該第二介電層由氧化矽製成，且該化學乾式蝕刻利用蒸汽HF。在以上及以下實施例之一或多者中，該第一通路孔之一直徑大於該第二通路孔之一直徑。在以上及以下實施例之一或多者中，該第一通路孔及該第二通路孔藉由一個蝕刻操作形成。在以上及以下實施例之一或多者中，藉由使用共晶接合來附接一覆蓋。在以上及以下實施例之一或多者中，該電路基板包含一電極，且該第一通路接點經形成以接觸該電極。在以上及以下實施例之一或多者中，在將該等第一MEMS圖案附接至該電路基板之前，在該等第一MEMS圖案上方形成一第三介電層。
根據本揭露之另一態樣，在一種製造一MEMS之方法中，在一絕緣體上矽(SOI)基板之一第一矽層中形成第一MEMS圖案。該SOI基板包含一第二矽層、該第二矽層上之一第一介電層及該第一介電層上之該第一矽層。經由一第二介電層將該等第一MEMS圖案附接至一電路基板。薄化該第二矽層。在該薄化第二矽層中形成第二MEMS圖案。藉由使用一化學乾式蝕刻移除該第一介電層之部分及該第二介電層之部分來釋放該等第一MEMS圖案及該等第二MEMS圖案。一覆蓋附接至該第二矽層。在以上及以下實施例之一或多者中，在該第一矽層中形成一停止器圖案，且該停止器圖案比該等第一MEMS圖案淺。在以上及以下實施例之一或多者中，在將該等第一MEMS圖案附接至該電路基板之後，形成穿過該第二矽層、該第一介電層、該第一矽層及該第二介電層之一第一通路孔及穿過該第二矽層及該第一介電層之一第二通路孔，該第二通路孔之一底部位於該第一矽層中。藉由用一導電材料填充該第一通路孔來形成一第一通路電極，且藉由用該導電材料填充該第二通路孔來形成一第二通路電極。在以上及以下實施例之一或多者中，該第一通路孔之一直徑大於該第二通路孔之一直徑，且該第一通路孔及該第二通路孔由一個蝕刻操作使用一個光阻圖案形成。
上文概述若干實施例或實例之特徵，使得熟習技術者可較佳理解本揭露之態樣。熟習技術者應瞭解，其可易於將本揭露用作用於設計或修改用於實施相同目的及/或達成本文中所引入之實施例或實例之相同優點之其他程序及結構之一基礎。熟習技術者亦應認知，此等等效建構不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇之情況下對本文作出各種改變、替換及更改。
5:絕緣體上矽(SOI)基板
10:電路基板
12:襯墊電極
14:電極覆蓋層
15:第一介電層
16:支撐層
20:第一基板/頂層/第一矽層
22:停止器圖案
25:第二介電層/絕緣體層
27:第三介電層/額外介電層
30:第二基板/基底層/第二矽層/第二半導體層
35:第一接合層
40:主體
42:腿部
45:第二接合層
50:第一通路電極
51:第一通路孔
55:第二通路電極
56:第二通路孔
90:光阻圖案/光阻層
92:第一開口
94:第二開口
100:電路基板
110:電子電路系統
200:第一微機電系統(MEMS)結構
210:第一錨定器結構
220:電容器結構
220X:第一電容器結構
220Y:第二電容器結構
221X:梳狀電極
221Y:梳狀電極
222X:梳狀電極
222Y:梳狀電極
223X:X臂結構
223Y:Y臂結構
230:第一驗證質量結構
240:彈簧支撐結構
290:框架結構
300:第二MEMS結構
310:第二錨定器結構
320:梳狀電極/電容器結構
330:第二驗證質量結構
330X:X臂結構
330Y:Y臂結構
390:框架/框架結構
400:覆蓋層
自結合附圖閱讀之以下詳細描述最佳理解本揭露。應注意，根據標準工業實踐，各種構件未按比例繪製且僅用於說明。事實上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1A展示根據本發明之一實施例之一雙MEMS裝置之一示意性橫截面圖。圖1B展示根據本發明之一實施例之一第一MEMS結構之一平面圖，且圖1C展示根據本發明之一實施例之一第二MEMS結構之一平面圖。
圖2展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖3展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖4A展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。圖4B展示根據本發明之另一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖5A、圖5B及圖5C展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之示意性橫截面圖。
圖6展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖7展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖8展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖9展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖10展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖11展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖12展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖13展示根據本發明之一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖14展示根據本發明之另一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖15展示根據本發明之另一實施例之一雙MEMS裝置之一製造操作之各個階段之一者之一示意性橫截面圖。
圖16A、圖16B及圖16C展示根據本發明之實施例之一停止器圖案之平面圖。
圖16D、圖16E及圖16F展示根據本發明之實施例之一停止器圖案之橫截面圖。
圖17展示根據本發明之一實施例之一信號處理電路之一電路圖。
圖18展示繪示本發明實施例之效應的一示意性橫截面圖。
10:電路基板
12:襯墊電極
14:電極覆蓋層
15:第一介電層
20:第一基板/頂層/第一矽層
22:停止器圖案
25:第二介電層/絕緣體層
30:第二基板/基底層/第二矽層/第二半導體層
35:第一接合層
40:主體
42:腿部
45:第二接合層
50:第一通路電極
55:第二通路電極
100:電路基板
110:電子電路系統
200:第一微機電系統(MEMS)結構
210:第一錨定器結構
220:電容器結構
230:第一驗證質量結構
290:框架結構
300:第二MEMS結構
310:第二錨定器結構
320:梳狀電極/電容器結構
330:第二驗證質量結構
390:框架/框架結構
400:覆蓋層
Claims (10)
- 一種微機電系統(MEMS)，其包括：一電路基板；一第一MEMS結構，其安置於該電路基板上方；及一第二MEMS結構，其安置於該第一MEMS結構上方，其中該第一MEMS結構包含用於偵測由一第一方向移動引起之一電容變化之一第一電容感測器及用於偵測由一第二方向移動引起之一電容變化之一第二電容感測器。
- 如請求項1之MEMS，其進一步包括安置於該第二MEMS結構上方之一覆蓋。
- 如請求項2之MEMS，其中：該第一MEMS結構包含一第一錨定器，該第二MEMS結構包含一第二錨定器，且該MEMS進一步包括穿過該第一錨定器及該第二錨定器而電連接至該電路基板之一主通路電極。
- 如請求項2之MEMS，其中：該第一MEMS結構包含一第一驗證質量，該第二MEMS結構包含一第二驗證質量，且該MEMS進一步包括連接該第一驗證質量及該第二驗證質量之一通 路。
- 如請求項4之MEMS，其中該通路之一底部位於該第一驗證質量之一中間處。
- 一種微機電系統(MEMS)，其包括：一電路基板；一第一MEMS結構，其安置於該電路基板上方；一第一絕緣層，其分隔該電路基板與該第一MEMS結構；一第二MEMS結構，其安置於該第一MEMS結構上方；一第二絕緣層，其分隔該第一MEMS結構與該第二MEMS結構；及一覆蓋，其覆蓋該第二MEMS結構，其中：該第一MEMS結構包含一電容感測器，其用於偵測由一第一方向移動引起之一電容變化，且該第一MEMS結構及該第二MEMS結構經組態以偵測垂直於該第一方向之一第二方向上之移動。
- 如請求項6之MEMS，其中：該第一MEMS結構包含一或多個第一錨定器及一第一驗證質量，該第二MEMS結構包含一第二錨定器及一第二驗證質量，該第二錨定器由一第一通路電極連接至該一或多個第一錨定器之一者，且該第二驗證質量由一第二通路電極連接至該第一驗證質量。
- 如請求項7之MEMS，其中該第一通路電極之一面積大於該第二絕緣層之一橫截面處所量測之該第二通路電極之一面積。
- 一種製造一微機電系統(MEMS)之方法，其包括：在一電路基板上形成一第一介電層；在安置於一第一基板上之一第二介電層上形成用於一第一MEMS結構之第一MEMS圖案；經由該第一介電層將該等第一MEMS圖案附接至該電路基板；在該第一基板中形成用於一第二MEMS結構之第二MEMS圖案；及藉由使用一化學乾式蝕刻移除該第一介電層之部分及該第二介電層之部分來釋放該等第一MEMS圖案及該等第二MEMS圖案。
- 如請求項9之方法，其中：該第一介電層及該第二介電層由氧化矽製成，且該化學乾式蝕刻利用氟化氫蒸汽。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962928048P | 2019-10-30 | 2019-10-30 | |
| US62/928,048 | 2019-10-30 | ||
| US16/937,710 US11274037B2 (en) | 2019-10-30 | 2020-07-24 | Dual micro-electro mechanical system and manufacturing method thereof |
| US16/937,710 | 2020-07-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202116662A TW202116662A (zh) | 2021-05-01 |
| TWI782345B true TWI782345B (zh) | 2022-11-01 |
Family
ID=75686951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109137500A TWI782345B (zh) | 2019-10-30 | 2020-10-28 | 雙微機電系統及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US11274037B2 (zh) |
| TW (1) | TWI782345B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230348259A1 (en) * | 2022-04-28 | 2023-11-02 | Vanguard International Semiconductor Corporation | MICRO-ELECTRO-MECHANICAL SYSTEM (MEMS) DEVICE and fabrication method thereof |
| CN115321475B (zh) * | 2022-10-13 | 2023-01-31 | 苏州敏芯微电子技术股份有限公司 | 声波感测结构的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102753931A (zh) * | 2009-12-31 | 2012-10-24 | 迈普尔平版印刷Ip有限公司 | 电容式感测系统 |
| TW201532287A (zh) * | 2014-01-16 | 2015-08-16 | 台灣積體電路製造股份有限公司 | 微機電系統元件及其製造方法 |
| TW201830598A (zh) * | 2016-09-14 | 2018-08-16 | 台灣積體電路製造股份有限公司 | 具有虛設連接器的半導體封裝及其形成方法 |
| US10333047B2 (en) * | 2011-03-30 | 2019-06-25 | Ambatrue, Inc. | Electrical, mechanical, computing/ and/or other devices formed of extremely low resistance materials |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4919750B2 (ja) | 2006-09-27 | 2012-04-18 | 富士通株式会社 | マイクロ構造体製造方法およびマイクロ構造体 |
| CN101173958A (zh) | 2007-10-19 | 2008-05-07 | 杭州电子科技大学 | 双向微惯性传感器及其制作方法 |
| US8056415B2 (en) * | 2008-05-30 | 2011-11-15 | Freescale Semiconductor, Inc. | Semiconductor device with reduced sensitivity to package stress |
| CN102064021B (zh) | 2009-11-17 | 2013-03-20 | 北京大学 | 一种微机械梳齿电容器 |
| JP2010107521A (ja) | 2010-02-01 | 2010-05-13 | Panasonic Electric Works Co Ltd | 微小電気機械デバイス |
| US8513746B2 (en) | 2010-10-15 | 2013-08-20 | Rohm Co., Ltd. | MEMS sensor and method for producing MEMS sensor, and MEMS package |
| US8610222B2 (en) * | 2011-04-18 | 2013-12-17 | Freescale Semiconductor, Inc. | MEMS device with central anchor for stress isolation |
| US9778039B2 (en) * | 2011-10-31 | 2017-10-03 | The Regents Of The University Of Michigan | Microsystem device and methods for fabricating the same |
| JP2013250133A (ja) | 2012-05-31 | 2013-12-12 | Seiko Epson Corp | 電子デバイス及びその製造方法、並びに電子機器 |
| US9006015B2 (en) | 2013-01-24 | 2015-04-14 | Taiwan Semiconductor Manfacturing Company, Ltd. | Dual layer microelectromechanical systems device and method of manufacturing same |
| US9079763B2 (en) * | 2013-04-22 | 2015-07-14 | Freescale Semiconductor, Inc. | MEMS device with stress isolation and method of fabrication |
| US9567206B2 (en) * | 2013-11-19 | 2017-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structures and formation methods of micro-electro mechanical system device |
| US9386380B2 (en) * | 2014-10-27 | 2016-07-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for the integration of a microelectromechanical systems (MEMS) microphone device with a complementary metal-oxide-semiconductor (CMOS) device |
| JP6279464B2 (ja) * | 2014-12-26 | 2018-02-14 | 株式会社東芝 | センサおよびその製造方法 |
| TWI610880B (zh) | 2015-09-22 | 2018-01-11 | 村田製作所股份有限公司 | 半撓性的驗證質量 |
| WO2017061638A1 (ko) | 2015-10-06 | 2017-04-13 | 주식회사 스탠딩에그 | Mems 장치, 이를 포함하는 mems 패키지 및 사용자 단말기 |
| US10087071B2 (en) * | 2016-10-25 | 2018-10-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| US10250998B2 (en) * | 2016-10-26 | 2019-04-02 | Solid State Systems Co., Ltd. | Micro-electro-mechanical systems (MEMS) device and method for fabricating the MEMS |
| DE112018005378T5 (de) * | 2017-09-22 | 2020-06-18 | Robert Bosch Gesellschaft mit beschränkter Haftung | Mems-mikrofonsystem |
| US11186481B2 (en) | 2017-11-30 | 2021-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sensor device and manufacturing method thereof |
| US10865099B2 (en) * | 2018-08-29 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company Ltd. | MEMS device and method for forming the same |
| US10968097B2 (en) * | 2019-08-16 | 2021-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Support structure for MEMS device with particle filter |
| US10941034B1 (en) * | 2019-08-16 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Particle filter for MEMS device |
-
2020
- 2020-07-24 US US16/937,710 patent/US11274037B2/en active Active
- 2020-10-28 TW TW109137500A patent/TWI782345B/zh active
-
2022
- 2022-03-14 US US17/694,296 patent/US11993512B2/en active Active
-
2024
- 2024-04-19 US US18/640,142 patent/US20240262681A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102753931A (zh) * | 2009-12-31 | 2012-10-24 | 迈普尔平版印刷Ip有限公司 | 电容式感测系统 |
| US10333047B2 (en) * | 2011-03-30 | 2019-06-25 | Ambatrue, Inc. | Electrical, mechanical, computing/ and/or other devices formed of extremely low resistance materials |
| TW201532287A (zh) * | 2014-01-16 | 2015-08-16 | 台灣積體電路製造股份有限公司 | 微機電系統元件及其製造方法 |
| TW201830598A (zh) * | 2016-09-14 | 2018-08-16 | 台灣積體電路製造股份有限公司 | 具有虛設連接器的半導體封裝及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11274037B2 (en) | 2022-03-15 |
| US11993512B2 (en) | 2024-05-28 |
| TW202116662A (zh) | 2021-05-01 |
| US20220194783A1 (en) | 2022-06-23 |
| US20240262681A1 (en) | 2024-08-08 |
| US20210130167A1 (en) | 2021-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10138118B2 (en) | Structure to reduce backside silicon damage | |
| TWI591013B (zh) | 混合整合構件及其製造方法 | |
| JP6093788B2 (ja) | デバイスを作る方法、半導体デバイス及び前駆構造物 | |
| US10160633B2 (en) | MEMS devices and fabrication methods thereof | |
| TWI710519B (zh) | 感測器裝置及其製造方法 | |
| TWI709524B (zh) | 微機電系統封裝體及抗靜摩擦裝置的製造方法 | |
| US7851975B2 (en) | MEMS structure with metal protection rings | |
| US9452920B2 (en) | Microelectromechanical system device with internal direct electric coupling | |
| US20130307095A1 (en) | Composite Wafer Semiconductor | |
| US9450109B2 (en) | MEMS devices and fabrication methods thereof | |
| KR20170053550A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20240262681A1 (en) | Dual micro-electro mechanical system and manufacturing method thereof | |
| KR102125914B1 (ko) | 패터닝된 점착방지층에 의한 점착 방지 방법 | |
| TWI733711B (zh) | 半導體結構以及其製造方法 | |
| US11708262B2 (en) | Manufacturing method of semiconductor structure | |
| US10131533B1 (en) | Microelectromechanical system device and method for manufacturing the same | |
| US9254997B2 (en) | CMOS-MEMS integrated flow for making a pressure sensitive transducer | |
| CN112744779B (zh) | 微机电系统及其制造方法 | |
| US8729713B2 (en) | Via structure and method thereof | |
| TWI783346B (zh) | 微機電系統及其製造方法 |